JPS5870352A - システムコンソ−ル装置 - Google Patents

システムコンソ−ル装置

Info

Publication number
JPS5870352A
JPS5870352A JP56167117A JP16711781A JPS5870352A JP S5870352 A JPS5870352 A JP S5870352A JP 56167117 A JP56167117 A JP 56167117A JP 16711781 A JP16711781 A JP 16711781A JP S5870352 A JPS5870352 A JP S5870352A
Authority
JP
Japan
Prior art keywords
console
system console
cpu
display
crt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56167117A
Other languages
English (en)
Other versions
JPH0247769B2 (ja
Inventor
Kazuo Kaira
和郎 解良
Toshio Usui
臼井 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56167117A priority Critical patent/JPS5870352A/ja
Publication of JPS5870352A publication Critical patent/JPS5870352A/ja
Publication of JPH0247769B2 publication Critical patent/JPH0247769B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシステムコンソール装置に係り、特に、マルチ
計算機システムあるいはネットワーク計算機システムに
用いるに最適なシステムコンソール装置に関する。
マルチ計算機システムあるいはネットワークシステム等
の複合計算機システムには、システムの運転状態、入出
力機器の接続状態等の表示及びシステムの構成切替等の
指示を行なうだめのシステムコンソールと呼ばれる表示
装置を含んだ操作卓が不可欠となっている。
第1図は従来のシステムコンソールの一例ヲ示すブロッ
ク図である。運転状態の異なる中央処理装置(CPU)
1.’ 2,3の各々にはプロセス入出力装置4,5.
6の各々が接続され、システムコンソール10に接続さ
れる。プロセス入出力装置4,5.6の各々はシステム
コンソール10内の各系固有部11,12.13の各々
に接続される。さらにCPU1,2,3の各々は切換ス
イッチ7を介して共通プロセス入出力装置8に接続され
、この共通プロセス入出力装置8はシステムコンソール
10内のシステムコンソール共通部14に接続される。
システム全体としての表示は、システムコンソール共通
部14に切換スイッチ7で選択されだCPU(通常はオ
ンラインの主となる系)に関する表示が行なわれている
。このような構成をとるためにプロセス入出力装置を個
別に有している。
このため全体に対し、システムコンソール関係の占める
割合いが大きく経済性が悪かった。
システムによっては、ごく簡単な表示のみで済ませる場
合もあるが、大規模な複合計算機システムにおいて表示
無しで入力指示を暗号(符号)のみで行なうと問題があ
る。すなわち、もともとシステムコンソールの指示情報
がシステムの構成を左右するものであるため、誤ってシ
ステムダウンに至らしめる危険性があり、オペレータに
大きな負担をかける恐れがある。システム規模が巨大化
するにともない従来のプロセス人出カ方式は経済的に不
利となる。かといって表示情報の削減等を行って機能を
低下させれば、オペレーションミスを誘発しやすくなり
、信頼性を悪化させることになる。
まだ、表示上の矛盾(例えば、ダウンした系は自己によ
る表示変更ができないだめに、誤った情報がシステムコ
ンソール上に残ったままと々る)を解消するため、通常
は複雑々リレーロジック等によりインターロックを行な
わねばならなかった。
本発明の目的は、インターフェースを単純化し信頼性を
向上させたシステムコンソール装置を提供するにある。
本発明は、CRTを表示器とするシステムコンソールに
プロセスインターフェースを介することなく選択しだC
PUを接続し、各基を直接表示変更fることなく仮想シ
ステムコンソール上で情報変更すると共にインタロック
をソフトウェア上で行なうようにしだものである。
第2図は本発明の実施例を示す概略ブロック図である。
CPUI、2,3の相互間はリンケージライン15によ
って接続され、まだCPUI、2゜3の各々に共通して
用いられる共有メモリ16が設けられる。システムコン
ソール9は表示器としてCB、T(カソードレイチュー
ブ)が用いられ、各CPUとの連結は切換スイッチ7を
介して行なわれる。このようにCRT型コンノールを用
いることにより、表示をグラフィカルに行なうことがで
き、システム構成の変更時等の拡張性に富み、またマン
ーマシンコミュニケーション上モオペレータの理解しや
すいように情報を編集することが可能である。例えば、
常時は、全体構成のみを表示しておき、異常発生時には
異常発生部(例えばシステム構成切換部)のみを拡大し
て表示することができる。まだ入力設定のときには、そ
の入力に関係する情報を一括して表示することにより、
オペレーションガイドが可能となる。特に、システム構
成の変更に係わる重要人力を行なう際には、このオペレ
ーションガイドは非常に有効である。
ちなみに従来においては、盤面が固定しているだ(5) めに、前記の如き表示変更は困難であった。CPU間相
互リンケージライン15は通常のマルチ計算機システム
に具備されているものとし、その主たる機能は第1表の
如くである。また、共有メモリ16は仮想のシステムコ
ンソールとして使用される。
第3園fdCRT型システムコンソール9の表示画面の
一例を示すものである。画面は大別して、表示エリアと
入カニリアに分けられる。図示の如く表示エリアは各系
固有表示部、オンラインAとなる系が表示するエリア、
オンラインB系の表示するエリア及び共通の表示エリア
(構成制御土工となる系が表示する)から構成される。
CRTを用いたことによって、このようにシステム14
成イメージを画面上に描き、オペレータに理解しゃすい
ように表示することができる。
(6) 表示について具体的に説明する。各計算機はシステムコ
ンソールを直接アクセスできないので、共有メモリ16
上に仮想のシステムコンソールを作成し、それに対して
仮の表示(共有メモリへの書込み)を行なって、システ
ムコンソールの接続される系(通常構成制御上の主系)
へCPU間相互リンケージライン15を通して割込みを
かける。
割込み信号を受けたシステムコンソール接続系は、仮想
システムコンソール上の情報(共有メモリ16の内容)
を(、RTに表示出力する。
第4図ニ仮想システムコンソールの内容を示す。
各系固有部とオンラインA部、オンラインB部、共通部
(主系の書込むエリア)に分け、夫々担当CPU表示レ
ジスタ19と具体的表示情報とに分かれる。担当CPU
レジスタ19は夫々物理的なCPU番号が格納され、シ
ステムの構成切替があるたびに書替えられる。例えば、
オンラインB部は3系のCPU3が担当し、常時3系の
CPU3が、「制御4二実行中、制御5−実行中」の如
く書込みを行っている。これらの表示に内容を書替える
たびに3系CPU3は、システムコンソール接続系の2
系CPU2に対し、CPU間割込み18をかける。割込
みをかけられだ2系CPU2は、仮想システムコンソー
ルの内容を読込んでCRT型システムコンソール10に
表示出力する。
このような表示形態をとる場合、解決せねばならない問
題として、成る系のCPUが表示情報を更新できぬまま
ダウンした際、過渡的な状態で矛盾した表示が行なわれ
る可能性がある。しかしながら本発明によれば、システ
ムコンソール接続系は該当系の状態(ダウン又は正常)
をCPU間相互リンケージライン15を読込み、仮にダ
ウン中であればダウン中として矛盾の無いように表示情
報を自動修正してやることによシ解決できる。例えば、
オンラインB担当の3系CPU3がダウン中であれば、
仮に仮想システムコンソル上の表示が1制御4」、「制
御5」ともに実行中であったとしてもCRTへの表示は
「中断」として表示するように処理する。
第5図(a)、 (b)、 (C)は本発明の表示70
−チャートである。第5図(a)はイニシャル時または
構成切換時のフローを示すもので、管理宣言処理の実行
であり、該当系の書込み、担当CPUの表示、レジスタ
の書替えを行なうステップと、表示エリア。
イニシャル更新等を行なうステップより成る。第5図(
b)はシステムコンソール10への表示の場合(正しく
は仮想システムコンソールへの表示)の処理フローであ
り、仮想コンソール(共有メモリ上)への誉込みステッ
プおよびシステムコンソール接続系(主系)へ割込みを
かけるステップ(該商機が接続されている他系へ切換え
るため割込み出力)より成る。第5図(C)はシステム
コンソール接続系へフローであり、ステップ51で全表
示情報を更新し、ステップ52で該当CPUがダウンか
否かを判定する。ダウンであれば当該CPUをダウンで
あるとみなしてステップ53で表示し、一方、正常であ
ればステップ54において仮想コンソールの内容に従っ
た表示を実施する。ステップ53と54の各処理に対し
ては、ステップ55で全表示情報が完了したか否かを判
定し、完了で(9) あれば全処理を終了し、完了でなければステップ51に
戻る。以上のプログラムはCPUI〜3の各々に設定さ
れている。
第6図は入力指示における処理の流れを示す説明図であ
る。共有メモリ16の表示エリア(第4図に図示)とは
別にエリアを設定し、このエリアに入力指示エリアを各
系別に設ける。いずれの系に対する指示もCRT型コン
ソールを介して入力されるので、システムコンソール接
続系では、CRT入力情報をCPU2に取込むルート2
1゜CPU2から共有メモリの入力指示エリア20に書
込むルー)22.CPU2からCPU3への割込みルー
ト23.入力指示エリア20からCPU3への読込みル
ート24.情報受取完了の旨を連絡するためにCPU3
からCPU2に発せられる割込みルート25.CRT型
コンソールに対しCP’U 2より情報受取完了の旨応
答表示するだめの応答ルート26の各々が設けられてい
る。
第7図および第8図は入力指示に対するフローチャート
を示すものであり、第7図はCRT型コ(10) ンソール、稼動CPU、共有メモリに至る区間の処理を
示すもので、第8図は他のCPUの処理を示すものであ
る。これらの処理は第6図で説明した処理のフローチャ
ート化であp、C,PU3における処理を第8図に分離
して示しだものである。
ステップ71によシコンソールよシの入力指示を読込み
、ステップ72で指示を受信したCPUがダウンである
か否かを判定する。ダウンであれば入力指示の受取りが
不可であることをCR型コンソール9に応答し、また、
正常であれば、ステップ73に進んで共有メモリ16内
の入力指示エリア20への書込みを実行すると共にステ
ップ74で当該CPUに割込みをかけ、ステップ75で
WAIT状態に入る。一方、ステップ81で他のCPU
は共有メモリ16に書き込まれた内容を読込み、ついで
ステップ82で該CPUは受取りの完了したことをステ
ップ76に割込み信号をもって連絡する。
ところで、システムコンソール用CRTは特別なCRT
ではなく通常のCRTとし、アプリケーー’     
(11) ジョンとの共用も可能である。更にアプリケーションで
使用するCRTは通常2〜3台を使用するのが普通であ
り、前述の如くにシステムコンソール機能をいずれのC
RTにおいても可能としておくことにより、相互バック
アップが可能となる。
従って、従来の如く1台しかないシステムコントロール
のダウンによってシステム全体の運転続行が不可となり
、システム全体がダウンするが、本発明によればかかる
不都合は解消され、システムの信頼度を向上させること
ができる。
まだ、共有メモリまたはCPU間相互のリンケージライ
ンもシステムコンソール専用のものは用いる必要が無く
、通常のマルチ計算機システムの基本装備でよい。
以上詳述した如く本発明の実施例によれば、特別なハー
ドウェアを要するとと々く、システムの構成に関する情
報をオペレータに理解しやすいように図示することがで
き、極めてコストパーフォーマンスニ優れたシステムコ
ンソール機能ルことができる。
(12) なお、前述の実施例においては、マルチ計算機システム
を例に述べたが、共有メモリを持たないデータウェイシ
ステム等のネットワークシステムであっても各系計算機
に仮想システムコンソールを有し、それを更新したとき
にシステムコンソール系がメモリ直接読込み機能等を用
いてCPUの運転状態と共に読込むことにより、CRT
表示が可能である。この場合には、遠隔地に分散したシ
ステムを一ケ所で集中コントロールすることが可能であ
るというメリットがある。
以上より明らかな如く本発明によれば、システムコンソ
ールにおけるインターフェイスが単純化サレ、マン・マ
シンコミュニケーショ74Uil[実することができる
【図面の簡単な説明】
第1図は従来のシステムコンソールの一例を示すブロッ
ク図、第2図は本発明の実施例を示す概略ブロック図、
第3図は本発明に係るCRT型システムコンソールの表
示の一例を示す表示面面図、第4図は仮想システムコン
ソールの概念図、第5(13) 図(aL (b)、 (C)は本発明における表示処理
フローチャート、第6図は本発明における入力指示の処
理の流れを示す説明図、第7図および第8図は入力指示
に対するフローチャートである。 1.2.3・・・CPU、7・・・切換スイッチ、9・
・・CR,TWシステムコンソール、15・・・リンケ
ージライン、16・・・共有メモリ、20・・・入力指
示エリ(14)

Claims (1)

  1. 【特許請求の範囲】 1、相互にコミュニケーションが可能な複数の計算機の
    各々の運転状態の表示およびシステム全体の運転状態の
    表示を行なうシステムコンソール装置において、CR,
    Tを有し該CRTに前記各計算機に関する情報を表示す
    るシステムコンソールと、前記各計算機の表示すべき内
    容が仮に書込まれるエリアを有して仮想コンソール機能
    を果す共有メモリと、該共有メモリの内容を選択された
    前記計算機の1台を介して前記システムコンソールK 
    転送し前記CR,T画面上に表示する処理手段とを具備
    スルシステムコンソール装置。 2、前記共有メモリに更に入力指示エリアを有し、選択
    された前記計算機の1台を介して前記入力指示エリアに
    前記システムコンソールよりの入力指示を格納すると共
    に、選択された前記計算機の他の1台を介して前記指示
    エリアの内容を読出し其の受取完了を前記システムコン
    ソールに返信することを特徴とする特許請求の範囲第1
    項記載のシステムコンソール装置。
JP56167117A 1981-10-21 1981-10-21 システムコンソ−ル装置 Granted JPS5870352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56167117A JPS5870352A (ja) 1981-10-21 1981-10-21 システムコンソ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56167117A JPS5870352A (ja) 1981-10-21 1981-10-21 システムコンソ−ル装置

Publications (2)

Publication Number Publication Date
JPS5870352A true JPS5870352A (ja) 1983-04-26
JPH0247769B2 JPH0247769B2 (ja) 1990-10-22

Family

ID=15843747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56167117A Granted JPS5870352A (ja) 1981-10-21 1981-10-21 システムコンソ−ル装置

Country Status (1)

Country Link
JP (1) JPS5870352A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174030A (ja) * 1984-09-19 1986-04-16 Nec Corp コンソ−ル装置
JPS61194555A (ja) * 1985-02-21 1986-08-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション コンピユ−タシステムにおける装置従属情報変更方法
JPS63271568A (ja) * 1987-01-23 1988-11-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 複数の動作パホーマンスを表わすデータを同時に表示する方法
JPH05143558A (ja) * 1991-11-18 1993-06-11 Toshiba Corp マンマシン装置
JP2016222188A (ja) * 2015-06-03 2016-12-28 株式会社日立製作所 列車制御検知用送受信装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6174030A (ja) * 1984-09-19 1986-04-16 Nec Corp コンソ−ル装置
JPS61194555A (ja) * 1985-02-21 1986-08-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション コンピユ−タシステムにおける装置従属情報変更方法
JPH0531181B2 (ja) * 1985-02-21 1993-05-11 Intaanashonaru Bijinesu Mashiinzu Corp
JPS63271568A (ja) * 1987-01-23 1988-11-09 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 複数の動作パホーマンスを表わすデータを同時に表示する方法
JPH05143558A (ja) * 1991-11-18 1993-06-11 Toshiba Corp マンマシン装置
JP2016222188A (ja) * 2015-06-03 2016-12-28 株式会社日立製作所 列車制御検知用送受信装置

Also Published As

Publication number Publication date
JPH0247769B2 (ja) 1990-10-22

Similar Documents

Publication Publication Date Title
US5892939A (en) Emulator for visual display object files and method of operation thereof
JP2610812B2 (ja) データ処理システムのエミユレーシヨン
US4212059A (en) Information processing system
EP0458715B1 (en) A method and apparatus for assisting in the presentation and removal of windows
JPH0283601A (ja) プログラマブル・コントローラ
JP2644780B2 (ja) 処理依頼機能を持つ並列計算機
US4392208A (en) Data processing system and diagnostic unit
EP0308805B1 (en) Full-screen input/output application program interface
EP0297772B1 (en) Mouse pointer with switchable emulation mode
JPH06337834A (ja) ネットワークからのデータをオープン・システムへ転送するためにインターフェイスを得る方法
US6289394B1 (en) Agent management system capable of readily monitoring and controlling agent
JP2531856B2 (ja) カ―ソル依存型スクロ―リングを制御する方法
JPS5870352A (ja) システムコンソ−ル装置
US5339450A (en) Computer system including a terminal operable as a service processor and a work station
JPS6155129B2 (ja)
JPH0518138B2 (ja)
EP1380954B1 (en) Computer system and data processing method
JPH08194506A (ja) 制御装置
JP2725837B2 (ja) グラフィックディスプレイ装置に於けるメモリカードとのデータ転送装置
EP0471681B1 (en) Real-time adjustable-transform device driver for physical devices
JPH0670781B2 (ja) ワークステーションへの選択フィールド表示装置及び選択フィールド処理装置ならびに処理方法
JPH04351149A (ja) 電子交換機システムにおけるデータ通信制御方式
JPS59174957A (ja) 性能評価デ−タ表示制御方式
JPS59108148A (ja) コンピユ−タの保守及びデバツグ方式
JPH04114231A (ja) 情報処理装置