JPH08194506A - 制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 デバッグの作業効率を向上できる制御装置を
提供する。 【構成】 プログラマブルコントローラ２のＣＰＵ２
０,内部バス２１とパソコン１のＣＰＵ１０,内部バス１
１を同一のアーキテクチャにする。上記パソコン１で作
成されたユーザープログラムとプログラマブルコントロ
ーラ２の制御用通信回路２６,ＩＯ制御回路２８を制御
する入出力制御のタスクとをマルチタスクＯＳ上で実行
する。また、開発支援用の画面制御タスクにより、プロ
グラマブルコントローラ２の入出力制御のタスクの制御
対象を模擬する。こうして、上記パソコン１において、
パソコン１で作成されたプログラムを変更することな
く、プログラマブルコントローラ２でのユーザープログ
ラムの動作をシュミレーションできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プログラム開発支援
装置と、そのプログラム開発支援装置により作成された
プログラムに基づいて動作するプログラマブルコントロ
ーラとを有する制御装置に関する。

【０００２】

【従来の技術】従来、制御装置としては、図８に示すよ
うに、パーソナルコンピュータ(以下、パソコンという)
５１と、そのパソコン５１で作成されたプログラムに基
づいてＩＯ(入出力)装置を制御するプログラマブルコン
トローラ５２とを有するものがある。なお、上記パソコ
ン５１とプログラマブルコントローラ５２とは、異なる
アーキテクチャ(中央処理装置や内部バス等の構成)であ
る。

【０００３】図９は、上記パソコン５１とプログラマブ
ルコントローラ５２によるプログラム作成とデバッグ
(誤りを調べて取り除く作業)の手順を示すフローチャー
トである。

【０００４】まず、ステップＳ４１でパソコン５１によ
り、プログラミング言語(アセンブラ、ラダー図、ＳＦ
Ｃ(Sequential Function Chart)、独自言語等)でプログ
ラムの作成を行う。

【０００５】次に、ステップＳ４２でコンパイルすなわ
ちプログラム言語を実行可能な機械語等に翻訳して、ダ
ウンロード可能な形式に変換する。このとき、作成され
たプログラムの文法上のチェック等を行う。

【０００６】次に、ステップＳ４３で開発システム(パ
ソコン５１)からプログラマブルコントローラ(図９では
ＰＬＣとする)５２へダウンロードする。

【０００７】次に、開発システムのデバッグモニタ機能
を使い、ダウンロードされたユーザープログラムをデバ
ッグする。すなわち、上記パソコン５１のブレーク、ス
テップ実行、トレース等の操作により、プログラマブル
コントローラ５２のプログラムの動作を確認するのであ
る。

【０００８】そして、ステップＳ４５で作成されたプロ
グラムに誤りが有る場合、ステップＳ４１に戻り、プロ
グラムに誤りが無い場合は、このプログラム作成とデバ
ッグを終了する。

【０００９】こうして、上記パソコン５１で作成され、
実行可能な形式に変換されたプログラムをプログラマブ
ルコントローラ５２に転送して、プログラマブルコント
ローラ５２でそのプログラムのデバッグを行う。

【００１０】

【発明が解決しようとする課題】ところで、上記パソコ
ン５１とプログラマブルコントローラ５２は、異なるア
ーキテクチャであるため、ユーザーが作成したプログラ
ムは、パソコン５１でデバッグするには、パソコン５１
のアーキテクチャに合わせてプログラムを変更しなけれ
ばならない。したがって、上記パソコン５１で、作成さ
れたプログラムをそのままデバッグすることができず、
パソコン５１からプログラマブルコントローラ５２に一
旦転送して、実機ベースでデバッグを行わなければなら
ない。このため、プログラムが複雑になればなるほど、
プログラム修正毎にパソコン５１からプログラマブルコ
ントローラ５２へプログラムを転送するので、動作確認
に時間がかかり、プログラムデバッグの作業効率が悪い
という欠点がある。

【００１１】そこで、この発明の目的は、短時間でプロ
グラムのデバッグができる制御装置を提供することにあ
る。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の制御装置は、制御手順を表わすプログラ
ムを作成するプログラム作成手段と上記プログラムを送
信する第１の通信手段とを有するプログラム開発支援装
置と、上記プログラム開発支援装置の第１の通信手段か
らの上記プログラムを受信する第２の通信手段と入出力
手段とを有するプログラマブルコントローラとを備えた
制御装置において、上記プログラム開発支援装置は、上
記プログラム開発支援装置において、上記プログラムの
タスクと上記プログラマブルコントローラの上記入出力
手段を制御する入出力制御のタスクとを実行可能にする
と共に、第１の共有メモリを介して上記各タスク間のデ
ータの交換を行う第１のマルチタスク実行手段と、上記
プログラマブルコントローラの上記入出力制御のタスク
が制御する上記入出力手段を模擬し、上記プログラマブ
ルコントローラでの上記プログラムの動作をシュミレー
ション可能とするシュミレーション手段と、上記プログ
ラム作成手段と上記第１の通信手段と上記第１のマルチ
タスク実行手段と上記シュミレーション手段とを制御す
る第１の制御手段とを備えると共に、上記プログラマブ
ルコントローラは、上記プログラム開発支援装置から受
信した上記プログラムのタスクと上記入出力手段を制御
する入出力制御のタスクとを実行可能にすると共に、第
２の共有メモリを介して上記各タスク間のデータの交換
を行う第２のマルチタスク実行手段と、上記第２の通信
手段と上記第２のマルチタスク実行手段とを制御し、上
記プログラム開発支援装置の上記第１の制御手段の中央
処理装置と内部バスにアーキテクチャが同一の中央処理
装置と内部バスを有する第２の制御手段とを備えたこと
を特徴としている。

【００１３】また、請求項２の制御装置は、請求項１の
制御装置において、上記プログラム開発支援装置は、上
記第１の共有メモリの内容を格納する共有メモリ格納手
段と、上記共有メモリ格納手段に格納された上記第１の
共有メモリの内容に基づいて、上記プログラマブルコン
トローラの上記第２の共有メモリの内容から動作状態を
表わす情報を上記第２の通信手段から送信させ、上記第
１の通信手段に受信された上記動作状態を表わす情報に
基づいて、上記プログラマブルコントローラの動作状態
をモニタするモニタ手段とを備えたことを特徴としてい
る。

【００１４】

【作用】上記請求項１の制御装置によれば、上記プログ
ラム開発支援装置のプログラム作成手段によりユーザー
が所望の制御手順を表わすプログラムを作成した後、プ
ログラム開発支援装置において、そのプログラムのタス
クと上記プログラマブルコントローラの上記入出力手段
を制御する入出力制御のタスクとを第１のマルチタスク
実行手段により実行する。このとき、上記各タスク間の
データの交換は、第１の共有メモリを介して行われる。
つまり、上記各タスクの起動や必要なデータの交換を第
１の共有メモリを介して行うのである。次に、上記シュ
ミレーション手段は、プログラマブルコントローラの入
出力手段を模擬して、入出力制御のタスクの制御対象と
なる。そして、上記パソコンにおいて、プログラマブル
コントローラでの上記プログラムの動作をシュミレーシ
ョンする。

【００１５】そして、シュミレーション結果で誤りがあ
れば、再度、プログラム開発支援装置のプログラム作成
手段によりプログラムを修正して、シュミレーションを
繰り返す。一方、シュミレーション結果が正しければ、
その作成されたプログラムを第１の通信手段からプログ
ラマブルコントローラの第２の通信手段に送信する。そ
して、上記プログラマブルコントローラにおいて、第２
の通信手段で受信したプログラムのタスクと入出力手段
を制御する入出力制御のタスクとを第２のマルチタスク
実行手段により実行する。このとき、上記プログラム開
発支援装置の第１の制御手段とプログラマブルコントロ
ーラの第１の制御手段は、中央処理装置と内部バスが同
一のアーキテクチャであるので、プログラム開発支援装
置で作成され、シュミレーションにより動作デバッグさ
れたプログラムをそのままプログラマブルコントローラ
で実行することができる。

【００１６】したがって、上記プログラム開発支援装置
のみでプログラマブルコントローラでのプログラムの動
作のシュミレーションを行って、プログラムのデバッグ
することができ、プログラムの修正毎にプログラム開発
支援装置からプログラマブルコントローラにプログラム
を転送する必要がなく、デバッグの作業時間を短縮でき
る。

【００１７】また、上記請求項２の制御装置によれば、
上記プログラム開発支援装置の共有メモリ格納手段に、
上記プログラマブルコントローラでの上記プログラムの
動作をシュミレーションしたときの第１の共有メモリの
内容を格納する。そして、上記プログラム開発支援装置
のモニタ手段は、共有メモリ格納手段に格納された第１
の共有メモリの内容に基づいて、上記プログラマブルコ
ントローラの共有メモリの内容から動作状態を表わす情
報を第２の通信手段から送信させる。つまり、上記プロ
グラム開発支援装置で作成されたプログラムをシュミレ
ーションするとき、プログラマブルコントローラに接続
される入出力装置や制御対象の装置を設定しておき、実
際にプログラマブルコントローラでプログラムを動作さ
せるときは、接続された各装置に応じて必要なデータの
みをプログラマブルコントローラの第２の通信手段から
プログラム開発支援装置に送信させるのである。そし
て、上記プログラム開発支援装置は、第１の通信手段に
受信して動作状態を表わす情報に基づいて、プログラマ
ブルコントローラの動作状態をモニタする。

【００１８】したがって、シュミレーションで使用した
内部データすなわち第１の共有メモリの内容に基づき、
プログラマブルコントローラの動作確認に必要なデータ
のモニタを行うことができるので、デバッグ時間をさら
に短縮できる。

【００１９】

【実施例】以下、この発明の制御装置を一実施例により
詳細に説明する。

【００２０】図１はこの発明の一実施例の制御装置のパ
ソコンとプログラマブルコントローラとを示す概略図を
示しており、１はプログラム開発支援装置の一例として
のパソコン、２は上記パソコン１とイーサネット(Ether
net)等のＬＡＮインターフェースで接続されたプログラ
マブルコントローラ、３Ａ,３Ｂは上記プログラマブル
コントローラ２と制御用の通信ラインで接続された制御
機器である。また、上記プログラマブルコントローラ２
に図示しないセンサまたはアクチュエータ等の入出力装
置を接続している。

【００２１】また、図２は上記パソコン１とプログラマ
ブルコントローラ２のブロック図を示している。上記パ
ソコン１は、内部バス１１と接続されたＣＰＵ(中央処
理装置)１０を備えると共に、上記ＣＰＵ１０に内部バ
ス１１を介して夫々接続されたメインメモリ１２,ＢＩ
ＯＳＲＯＭ(ベーシック・インプット・アウトプット・シス
テム・リード・オンリー・メモリー)１３,第１の通信手
段としてのＬＡＮ(ローカル・エリア・ネットワーク)制
御回路１４,ＣＲＴ(カソード・レイ・チューブ)等の表
示部(図示せず)にビデオ信号を出力するビデオ出力回路
１５,キーボード等から入力されたデータを入力するシ
リアルＩＯ(入出力)制御回路１６,パラレルＩＯ制御回
路１７,ＯＳ(オペレーション・システム)等のシステム
ソフトウェアやプログラム作成用のソフトウェア等が格
納されたＨＤＤ(ハード・ディスク・ドライブ)１８およ
びＦＤＤ(フロッピー・ディスク・ドライブ)１９を備え
ている。上記ビデオ出力回路１５,シリアルＩＯ制御回
路１６およびＨＤＤ(ハード・ディスク・ドライブ)１８
でプログラム作成手段を構成すると共に、ＣＰＵ１０,
内部バス１１,メインメモリ１２およびＢＩＯＳＲＯＭ
１３で第１の制御手段を構成している。

【００２２】また、上記プログラマブルコントローラ２
は、内部バス２１と接続されたＣＰＵ２０を備えると共
に、上記ＣＰＵ２０に内部バス２１を介して夫々接続さ
れたメインメモリ２２,ＢＩＯＳＲＯＭ２３,第２の通信
手段としてのＬＡＮ制御回路２４,ユーザープログラム
を格納する不揮発性メモリ２５,制御機器３Ａ,３Ｂに制
御用の通信ラインを介して接続される入出力手段の一例
としての制御用通信回路２６,ファームウェア(基本ソフ
トウェア)を格納するＲＯＭ２７およびセンサ,アクチュ
エータ等の入出力装置と接続される入出力手段の一例と
してのＩＯ制御回路２８を備えている。上記ＣＰＵ２
０,内部バス２１,メインメモリ２２,ＢＩＯＳＲＯＭ２
３およびＲＯＭ２７で第２の制御手段を構成している。

【００２３】以下、上記パソコン１におけるプログラム
の作成とデバッグと、プログラマブルコントローラ２に
おける実機デバッグについて図３のフローチャートに従
って説明する。

【００２４】まず、ステップＳ１でパソコン１において
指定のプログラム言語(例えばｃ言語等)を使って、ユー
ザープログラムを作成する。次に、ステップＳ２に進
み、ステップＳ１で作成されたユーザープログラムをコ
ンパイルして、実行ファイルを作成する。次に、ステッ
プＳ３に進み、ステップＳ２で作成された実行ファイル
をパソコン１に組み込む。すなわち、上記パソコン１の
第１のマルチタスク実行手段としてのマルチタスクＯＳ
により上記実行ファイルと他の入出力制御のタスクとを
実行して、プログラマブルコントローラ２での上記プロ
グラムの動作をシュミレーションする。そして、そのシ
ュミレーションによりユーザープログラムの動作を調べ
たり、誤りを訂正したりするデバッグを行う。

【００２５】次に、ステップＳ４でデバッグ結果がよけ
れば、ステップＳ５に進む一方、デバッグの結果が悪け
れば、ステップＳ１に戻り、ステップＳ１〜ステップＳ
３でプログラムを修正してデバッグを繰り返す。

【００２６】次に、ステップＳ５でプログラマブルコン
トローラ(図３ではＰＬＣとする)２へ実行ファイルをダ
ウンロードする。すなわち、上記パソコン１で作成され
た実行ファイルを、パソコン１のＬＡＮ制御回路１４か
らプログラマブルコントローラ２のＬＡＮ制御回路２４
に転送し、不揮発性メモリ２５に格納する。

【００２７】次に、プログラマブルコントローラ２と開
発支援システム(パソコン１)を接続して、プログラマブ
ルコントローラ２で実機デバッグを行う。つまり、上記
プログラマブルコントローラ２の動作状態をパソコン１
でモニタしながら、プログラマブルコントローラ２の動
作を確認する。

【００２８】そして、ステップＳ７で実機デバッグの結
果がよければ、この処理を終了する一方、実機デバッグ
の結果が悪ければ、ステップＳ１に戻り、ステップＳ１
〜ステップＳ３でプログラム修正とシュミレーションに
よるデバッグを繰り返す。

【００２９】また、図４は上記パソコン１とプログラマ
ブルコントローラ２のソフトウェアの構成を示すソフト
ウェア構成図である。なお、後述するパソコン１の３１
〜３６は、プログラマブルコントローラ２と同一のソフ
トウェア構成であって、この３１〜３６のソフトウェア
構成によって、パソコン１でプログラマブルコントロー
ラ２の動作をシュミレーションする。

【００３０】上記パソコン１において、３１は第２のマ
ルチタスク実行手段としてのマルチタスクＯＳ、３２は
プログラマブルコントローラ２でＬＡＮ制御回路２４を
制御するＬＡＮ制御タスク、３３はプログラマブルコン
トローラ２で制御用通信回路２６を制御する制御用通信
タスク、３４はプログラマブルコントローラ２でＩＯ制
御回路２８を制御するＩＯ制御タスク、３５は作成され
たユーザープログラムのタスク、３６は上記ＬＡＮ制御
タスク３２,制御用通信タスク３３,ＩＯ制御タスク３４
およびユーザープログラムのタスク３５との間でデータ
の交換を行うための第１の共有メモリ、３７はシュミレ
ーション時にＬＡＮ制御タスク３２,制御用通信タスク
３３,ＩＯ制御タスク３４の制御対象であるハードウェ
アを模擬すると共に、実機デバッグ時にプログラマブル
コントローラ２の内部情報を表示部(図示せず)に表示す
るシュミレーション手段およびモニタ手段としての開発
支援用の画面制御タスク、３８は上記第１の共有メモリ
３６を格納する保存ファイルである。

【００３１】また、上記プログラマブルコントローラ２
において、４１は第２のマルチタスク実行手段としての
マルチタスクＯＳ、４２は上記ＬＡＮ制御回路２４を制
御するＬＡＮ制御タスク、４３は上記制御用通信回路２
６を制御する制御用通信タスク、４４はＩＯ制御２８を
制御するＩＯ制御タスク、４５はパソコン１からダウン
ロードされたユーザープログラムのタスク、４６は上記
ＬＡＮ制御タスク３２,制御用通信タスク３３,ＩＯ制御
タスク３４およびユーザープログラムのタスク４５との
データの交換を行うための第２の共有メモリである。

【００３２】図５は上記パソコン１の開発支援用の画面
制御タスク３７の処理を示すフローチャートを示し、図
５のフローチャートに従って、開発支援用の画面制御タ
スク３７の処理を以下に説明する。

【００３３】まず、この開発支援用の画面制御タスク３
７がスタートすると、ステップＳ１１でシュミレーショ
ンモードか否かを判別して、シュミレーションモードで
あると判別すると、ステップＳ１２に進む一方、シュミ
レーションモードでないと判別すると、ステップＳ１２
をスキップする。

【００３４】次に、ステップＳ１２で各タスクへシュミ
レーションモードコマンドを送信する。すなわち、各タ
スクに割り当てられた第１の共有メモリ３６のエリアに
コマンドを表わすデータを書き込むと、各タスクは、そ
の第１の共有メモリ３６の割り当てられたエリアのデー
タを夫々読み出して、動作モードをシュミレーションモ
ードにするのである。

【００３５】次に、ステップＳ１３でキーボードのボタ
ンによる表示モードの切り換えを行い、ステップＳ１４
に進み、ＩＯの表示モードすなわち入出力状態を表示す
るモードか否かを判別する。そして、ステップＳ１４で
ＩＯの表示モードであると判別すると、ステップＳ１５
に進む一方、ＩＯの表示モードでないと判別すると、図
６に示すステップＳ２１に進む。

【００３６】そして、ステップＳ１５で第１の共有メモ
リ３６の内容からＩＯ状態の表示を行う。すなわち、現
在値の表示とトレンドログ(傾向を示す過去の値の記録)
を表示するのである。

【００３７】次に、ステップＳ１６でシュミレーション
モードか否かを判別して、シュミレーションモードであ
ると判別すると、ステップＳ１７に進む一方、シュミレ
ーションモードでないと判別すると、ステップＳ１８に
進む。

【００３８】そして、ステップＳ１７でキーボード、マ
ウス入力または入力データの自動発生によりＩＯデータ
を第１の共有メモリ３６に書き込む。なお、入力データ
の自動発生は、予め作成された時系列データやプログラ
マブルコントローラ２の実際の入力データを保存した時
系列データ等を、対象となるタスクに対応する第１の共
有メモリ３６のエリアに書き込む。一方、ステップＳ１
８でキーボード、マウス入力により、ＩＯデータをコマ
ンド化し、プログラマブルコントローラ２に対して送信
する。次に、ステップＳ１９で保存したファイルからＩ
Ｏの接続状態を読み出し、プログラマブルコントローラ
２に対して状態要求コマンドを発行し、プログラマブル
コントローラ２から接続状態を表わす信号を受信した
後、ステップＳ１３に戻る。すなわち、上記プログラマ
ブルコントローラ２にどの入出力装置が接続されている
かを保存したファイルから判別して、プログラマブルコ
ントローラ２に接続されている入出力装置に関するデー
タのみを受信するのである。

【００３９】次に、図６に示すステップＳ２１で制御バ
ス(制御用の通信ライン)の通信コマンドモードか否かを
判別して、通信コマンドモードであると判別すると、ス
テップＳ２２に進む。次に、ステップＳ２２で第１の共
有メモリ３６から制御バスの状態表示を行う。すなわ
ち、上記プログラマブルコントローラ２の制御用の通信
ラインに接続された制御機器の状態を表示するのであ
る。そして、ステップＳ２３に進み、シュミレーション
モードか否かを判別する。

【００４０】次に、ステップＳ２３でシュミレーション
モードであると判別すると、ステップＳ２４に進み、キ
ーボード、マウス入力または入力データの自動発生によ
り、制御バスに接続されている機器のデータを第１の共
有メモリ３６へ書き込んだ後、ステップＳ１３に戻る。

【００４１】一方、ステップＳ２３でシュミレーション
モードでないと判別すると、ステップＳ２５に進み、キ
ーボード、マウス入力により、制御バスに接続されてい
る機器のデータをコマンド化し、プログラマブルコント
ローラ２に対して送信する。次に、ステップＳ２６で保
存したファイルからＩＯの接続状態を読み出し、プログ
ラマブルコントローラ２に対して状態要求コマンドを発
行し、プログラマブルコントローラ２から接続状態を表
わす信号を受信した後、ステップＳ１３に戻る。すなわ
ち、上記プログラマブルコントローラ２にどの制御機器
が接続されているかを保存したファイルから判別して、
プログラマブルコントローラ２に接続されている制御機
器に関するデータのみを受信するのである。

【００４２】また、ステップＳ２１で制御バスの通信コ
マンドモードでないと判別すると、ステップＳ２７に進
み、内部データの保存モードか否かを判別して、内部デ
ータの保存モードであると判別すると、ステップＳ２８
に進む一方、内部データの保存モードでないと判別する
と、ステップＳ２８をスキップする。そして、ステップ
Ｓ２８で第１の共有メモリ３６の情報をファイルに保存
する。

【００４３】図７は上記ＬＡＮ制御タスク３２,制御用
通信タスク３３,ＩＯ制御タスク３４の処理を示すフロ
ーチャートを示し、図７のフローチャートに従って各タ
スクの動作を以下に説明する。

【００４４】まず、ステップＳ３１で開発支援用の画面
制御タスク３７からのモードコマンドを待ち、モードコ
マンドを受信すると、ステップＳ３２に進み、そのコマ
ンドがシュミレーションモードか否かを判別する。そし
て、ステップＳ３２でコマンドがシュミレーションモー
ドであると判別すると、ステップＳ３３に進み、ハード
ウェアの初期化を行う一方、コマンドがシュミレーショ
ンモードでないと判別すると、ステップＳ３３をスキッ
プする。

【００４５】次に、ステップＳ３４に進み、タイマ、ハ
ードウェア割り込み、他のタスクからのイベントを待
ち、イベントが発生すると、ステップＳ３５に進む。そ
して、ステップＳ３５でタイムアップか否かを判別し
て、タイムアップであると判別すると、ステップＳ３６
に進む一方、タイムアップでないと判別すると、その他
のイベント処理に進む。

【００４６】次に、ステップＳ３６でシュミレーション
モードか否かを判別して、シュミレーションモードであ
ると判別すると、ステップＳ３７に進む一方、シュミレ
ーションモードでないと判別すると、ステップＳ３４に
戻る。

【００４７】そして、ステップＳ３７でハードウェアの
アクセスを行った後、ステップＳ３８に進み、第１の共
有メモリ３６への書き込みを行い、ステップＳ３４に戻
る。

【００４８】このように、上記パソコン１とプログラマ
ブルコントローラ２の中央処理装置と内部バスが同一の
アーキテクチャであるので、パソコン１において、作成
されたプログラムを変更することなく、プログラマブル
コントローラ２でのプログラムの動作をシュミレーショ
ンすることによって、実機ベースのデバッグと変わらな
いプログラムデバッグ環境をパソコン１に作ることがで
きる。したがって、パソコンとプログラマブルコントロ
ーラのアーキテクチャが異なる場合に比べて、プログラ
ム修正毎にパソコンからプログラマブルコントローラに
プログラムを転送することがなく、デバッグ時間を大幅
に短縮することができ、デバッグの作業効率を向上する
ことができる。

【００４９】また、上記パソコン１のシュミレーション
で使用した内部データすなわち第１の共有メモリ３６の
内容に基づいて、プログラマブルコントローラ２の動作
確認に必要なデータのみをモニタすることができので、
デバッグ時間をさらに短縮することができる。

【００５０】上記実施例では、プログラム開発支援装置
としてパソコン１を用いたが、プログラム開発支援装置
はこれに限らず、ハンドヘルドコンピュータや専用のプ
ログラムローダを用いてもよい。

【００５１】また、上記実施例では、プログラマブルコ
ントローラ２に入出力手段として制御用通信回路２６と
ＩＯ制御回路２８を用いたが、入出力手段は制御用通信
回路２６またはＩＯ制御回路のいずれか一方でもよい。

【００５２】

【発明の効果】以上より明らかなように、請求項１の発
明の制御装置は、制御手順を表わすプログラムを作成す
るプログラム作成手段と上記プログラムを送信する第１
の通信手段とを有するプログラム開発支援装置と、上記
プログラム開発支援装置の第１の通信手段からの上記プ
ログラムを受信する第２の通信手段と入出力手段とを有
するプログラマブルコントローラとを備えた制御装置に
おいて、プログラム開発支援装置の第１のマルチタスク
実行手段は、プログラム開発支援装置において、上記プ
ログラムのタスクとプログラマブルコントローラの入出
力手段を制御する入出力制御のタスクとを実行可能にす
ると共に、第１の共有メモリを介して上記各タスク間の
データの交換を行い、上記プログラム開発支援装置のシ
ュミレーション手段は、プログラマブルコントローラの
入出力制御のタスクが制御する入出力手段を模擬し、プ
ログラマブルコントローラでのプログラムの動作をシュ
ミレーション可能とし、プログラム開発支援装置の第１
の制御手段は、プログラム作成手段と第１の通信手段と
第１のマルチタスク実行手段とシュミレーション手段と
を制御する共に、プログラマブルコントローラの第２の
マルチタスク実行手段は、プログラム開発支援装置から
受信したプログラムのタスクと入出力手段を制御する入
出力制御のタスクとを実行可能にすると共に、第２の共
有メモリを介して上記各タスク間のデータの交換を行
い、プログラマブルコントローラの第２の制御手段は、
第２の通信手段と第２のマルチタスク実行手段とを制御
し、その第２の制御手段とプログラム開発支援装置の第
１の制御手段は、中央処理装置と内部バスのアーキテク
チャが同一のものである。

【００５３】したがって、請求項１の発明の制御装置に
よれば、プログラム開発支援装置とプログラマブルコン
トローラの中央処理装置と内部バスが同一のアーキテク
チャであるので、プログラム開発支援装置で第１のマル
チタスク実行手段によりプログラムのシュミレーション
を行うことによって、実機ベースのデバッグと変わらな
いプログラムのデバッグを行うことができる。したがっ
て、プログラム開発支援装置とプログラマブルコントロ
ーラのアーキテクチャが異なる場合に比べて、デバッグ
時間を大幅に短縮することができ、デバッグの作業効率
を向上することができる。

【００５４】また、請求項２の発明の制御装置は、請求
項１の制御装置において、上記プログラム開発支援装置
の共有メモリ格納手段は、上記第１の共有メモリの内容
を格納すると共に、上記プログラム開発支援装置のモニ
タ手段は、共有メモリ格納手段に格納された上記第１の
共有メモリの内容に基づいて、プログラマブルコントロ
ーラの上記第２の共有メモリの内容から動作状態を表わ
す情報を上記第２の通信手段から送信させ、プログラム
開発支援装置は、上記第１の通信手段に受信された動作
状態を表わす情報に基づいて、プログラマブルコントロ
ーラの動作状態をモニタするものである。

【００５５】したがって、請求項２の発明の制御装置に
よれば、プログラム開発支援装置のシュミレーション時
の内部データすなわち第２の共有メモリの内容に基づい
て、プログラマブルコントローラの動作時にプログラマ
ブルコントローラに接続された入出力装置等のデータの
みをモニタすることができ、デバッグ作業を容易に行う
ことができる。したがって、デバッグ時間をさらに短縮
することができる。

【図面の簡単な説明】

【図１】 図１はこの発明の一実施例のパソコンとプロ
グラマブルコントローラの概略図である。

【図２】 図２は上記パソコンとプログラマブルコント
ローラのハードウェア構成図である。

【図３】 図３は上記パソコンとプログラマブルコント
ローラによるプログラム開発の手順を示す図である。

【図４】 図４は上記パソコンとプログラマブルコント
ローラのソフトウェア構成図である。

【図５】 図５は上記パソコンによる開発支援用画面制
御タスクを示すフローチャートである。

【図６】 図６は上記パソコンによる開発支援用画面制
御タスクを示すフローチャートである。

【図７】 図７は上記パソコンの各タスクの処理を示す
フローチャートである。

【図８】 図８は従来のパソコンとプログラマブルコン
トローラの概略図である。

【図９】 図９は上記パソコンとプログラマブルコント
ローラのプログラム開発の手順を示す図である。

【符号の説明】

１…パソコン、２…プログラマブルコントローラ、３
Ａ,３Ｂ…制御機器。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０５Ｂ 23/02 Ｈ 7531−3Ｈ ３０１ Ｌ 7531−3Ｈ Ｇ０６Ｆ 9/46 ３４０ Ａ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 制御手順を表わすプログラムを作成する
   プログラム作成手段(１５,１６,１８)と上記プログラム
   を送信する第１の通信手段(１４)とを有するプログラム
   開発支援装置(１)と、上記プログラム開発支援装置(１)
   の第１の通信手段(１４)からの上記プログラムを受信す
   る第２の通信手段(２４)と入出力手段(２６,２８)とを
   有するプログラマブルコントローラとを備えた制御装置
   において、 上記プログラム開発支援装置(１)は、 上記プログラム開発支援装置(１)において、上記プログ
   ラムのタスク(３５)と上記プログラマブルコントローラ
   (２)の上記入出力手段(２６,２８)を制御する入出力制
   御のタスク(３３,３４)とを実行可能にすると共に、第
   １の共有メモリ(３６)を介して上記各タスク(３３,３
   ４,３５)間のデータの交換を行う第１のマルチタスク実
   行手段(３１)と、 上記プログラマブルコントローラ(２)の上記入出力制御
   のタスク(３３,３４)が制御する上記入出力手段(２６,
   ２８)を模擬し、上記プログラマブルコントローラ(２)
   での上記プログラムの動作をシュミレーション可能とす
   るシュミレーション手段(３７)と、 上記プログラム作成手段(１５,１６,１８)と上記第１の
   通信手段(１４)と上記第１のマルチタスク実行手段(３
   ０)と上記シュミレーション手段(３７)とを制御する第
   １の制御手段(１０,１１,１２,１３)とを備えると共
   に、 上記プログラマブルコントローラ(２)は、 上記プログラム開発支援装置(１)から受信した上記プロ
   グラムのタスク(４５)と上記入出力手段(２６,２８)を
   制御する入出力制御のタスク(４３,４４)とを実行可能
   にすると共に、第２の共有メモリ(４６)を介して上記各
   タスク(４３,４４,４５)間のデータの交換を行う第２の
   マルチタスク実行手段(４１)と、 上記第２の通信手段(２４)と上記第２のマルチタスク実
   行手段(４１)とを制御し、上記プログラム開発支援装置
   (１)の上記第１の制御手段(１０,１１,１２,１３)の中
   央処理装置(１０)と内部バス(１１)にアーキテクチャが
   同一の中央処理装置(２０)と内部バス(２１)とを有する
   第２の制御手段(２０,２１,２２,２３,２７)とを備えた
   ことを特徴とする制御装置。
2. 【請求項２】 請求項１に記載の制御装置において、上
   記プログラム開発支援装置(１)は、上記第１の共有メモ
   リ(３６)の内容を格納する共有メモリ格納手段(３８)
   と、上記共有メモリ格納手段(３８)に格納された上記第
   １の共有メモリ(３６)の内容に基づいて、上記プログラ
   マブルコントローラ(２)の上記第２の共有メモリ(４６)
   の内容から動作状態を表わす情報を上記第２の通信手段
   (２４)から送信させ、上記第１の通信手段(１４)に受信
   された上記動作状態を表わす情報に基づいて、上記プロ
   グラマブルコントローラ(２)の動作状態をモニタするモ
   ニタ手段(３７)とを備えたことを特徴とする制御装置。