JPS60501382A - プロセス間通信を行うマイクロコンピュ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 プロセス間通信を行なうマイクロコンピュータ本発明はプロセッサ間通信を行う マイクロコンピュータに関するものであり、かつ本願出願人が行っているそれぞ れ未決のヨー四ツバ特許出願８３３０７０７８．２、特許出願昭和５８年第２２ １４４号、米国特許出願Ｎｏａ５５２６０１．５５２６０２，５５３０２７，５ ５３０２８，５５３０２９に記述されているマイクロコンピュータに関連する改 良に関するものである。

発明の背景 上記の特許出願は、プロセッサと、同じ集積回路上のＲＡＭの形態のメモリとを 有する単一の集積回路を備え、プロセッサは機能セットから選択された諸機能に 従って動作するように構成された改良したマイクロコンピュータについて記述し ている。前記機能セットは直接機能と間接機能を含む。間接機能は各種の「動作 」のうちの１つを選択するために用いられる。それらの動作には、２つのプロセ スを交信できるようにするために用いられる動作「同期」が含まれる。それら２ つのプロセスは同じマイクロコンピュータで行われることもあれば、独立したそ れぞれのマイクロコンピュータで行われることもある。前記したいくつかの特許 出願かられかるように、動作「同期」を使用するには、同じマイクロコンピータ においてプロセス開通信を行えるようにするチャネルを設けるためにメモリ内に ２つの語場所を必要としていた。チャネルの１語はチャネルの状態を示すために 用いられ、他の語はチャネルを介して通信を行うためのデータを保持するために 用いられていた。更に、２つのプロセスがそれぞれのプログラム順序中の対応す る段階にある時にメツセージ伝送が行われるようにするために、各プロセスが各 メツセージごとに２つの「同期」動作をそれぞれのプログラム順序中に含むこと をプロセス間通信はめている。ある状況においては、このために、同期されたメ ツセージ伝送を行うためにプロセスを２回デスケジュール（ｄｅｓｃｈθｄｕｌ ｅｄ）させることがある。

発明の目的 本発明の目的は、プロセス間のデータ伝送を命令の使用により行うことができ、 しかもプロセス間の通信中に使用する命令の数が少いために性能向上という結果 を得ることができるような改良したマイクロコンピュータを得ることである。本 発明の別の目的は、より少い記憶スペースを用いて通信チャネルを構成すること である。

好適な実施例においては、前記諸特許出願にお℃・て言及されている「同期」動 作の代りに、以下に説明するように「入力」動作および「出力」動作を用いるこ とができる。

発明の概要 本発明は、メモリと、複数の同時プロセスを実行するように構成されたプロセッ サとを備え、前記各プロセスはプロセッサにより逐次実行するための複数の命令 より成るプログラムに従い、各命令はプロセッサにより実行されるべきめられて いる檜能を指定し、前記プロセッサは（１）複数のレジスタと、それらのレジス タとの間のデータの転送に使用するためのデータ転送器と、（２）各命令を受け 、その命令に関連する値をプロセッサ・レジスタの１つに四−ドするための手段 と、（３）受けた各命令に応答して前記データ転送器と前記レジスタを制御し、 プロセッサを命令に従って動作させる制御器と、を備えるマイクロコンピュータ において、 （ａ）プロセッサがそれの処理時間を複数の同時プロセスの間で分割できるよう にするためのスケジューリング手段と、 （ｂ）２つのプロセッサがそれぞれのプログラム順序中の対応する段階、すなわ ち、それのプログラム中の出力命令に応答してデータを出力するように動作する 出力プロセスと、それのプログラム中における入力命令に応答してデータを入力 するように動作する入力プロセスとである段階にある時に一方のプロセスから他 方のプロセスへデータの転送を行えるようにする通信手段と、 を備え、前記スケジューリング手段は、（１）プログラムによるコレクション待 機実行を形成する１つまたはそれ以上のプロセスを識別するための手段と、 （ｌｉ）現在のプロセスに割込むことによりプロセスをデスケジューリングする ための手プロセスをデスケジューリングするための手段と、 （ｌｉｔ）プロセスに前記コレクションを加えることによりそのプロセスをスケ ジユーリングするための手段と、 を備え、 前記通信手段は、 （１）チャネルと、 （ｌｉ）データ転送に含まれている１つのプロセスが前記チャネルの内容をテス トするための現在のプロセスである時に、前記１つのプロセスによる入力命令ま たは出力命令の実行に応答して前記チャネルの内容をテストし、そのチャネルが 、データ転送に含まれている他のプロセスが対応するプルグラム段階に達したこ とを示す値を含んでいないとすると、「記手段を動作させて現在のプロセスなデ スケジュールするための手段と、 を備え、前記チャネルはプロセスがそのチャネルを用いてデータ転送命令を実行 したかどうかを示す値を保持するための格納手段を備え、 通信手段は、出力プロセスかそれのプログラム順序中にただ１つの出力命令を要 求し、かつ入力プロセスがそれのプログラム順序中にただ１つの出力命令を侠求 するように構成され、それにより、そのようブエデータ通信を行うためには、い ずれかのプロセスが２回以上はデスケジュールされないようなマイクロコンピュ ータを提供するものである。

マイクロコンピータという用語は、一般に集積回路装置をペースとする小型コン ビーータを指すものであるが、コンビーータがどれほど小型であるかについての 制約は課すものではないことがわかるであろう。

スケジューリング手段は、プロセッサにより実行されている現在のプロセスを指 示する手段を含み、通信手段は、現在のプロセスがチャネル内容の前記テストの 結果としてデスケシ−ルされているものであれば、その現在のプロセスの識別を ｍ１記チヤネルにロードする手段を含むようにすることが好ましい。

前記識別は、現在のプロセスのメモリ作業域のアドレスを識別するポインタ値に することが好ましい。

前記チャネルは複数のチャネルのうちの１つとし、各チャネルはアドレス可能な 格納場所を有するようにすると好適である。また、同じマイクロコンピュータで 実行されるプロセスの間でデータ伝送を行えるようにマイクロコンピュータを構 成することが好ましく、そのためにチャネルまたは各チャネルは記憶場所な有す るようにするとりい。異なるマイクロコンピュータで実行されるプロセスの間の 外部データ伝送を行えるようにマイクロコンピュータを構成することが好ましい 。この場合には、チャネルまたは各チャネルは、外部通信リンクの部分を構成す る第１のレジスタを有することができる。

好適な実施例においては、マイクロコンピュータは複数のチャネルを含む集積回 路装置を有する。それらのチャネルのうちのいくつかはレジスタとして構成され 、あるものは、プロセッサが構成されている集積回路と同じ集積回路上のメモリ 内の記憶場所により構成される。記憶場所により構成されるチャネルはなるべく １語場所とする。

以下、ざｘ附図面を参照して本発明の詳細な説明する。

第１図はマイクロコンピュータの主な特徴を示すブロック図、第２図はマイクロ コンピュータにおけるメモリ作業域、レジスタ、メモリチャネルおよび直列リン クの構成を示し、第３図は１つのマイクロコンピュータにおけるプロセス間通信 中の２つの作業域場所と１つのメモリチャネルの一連の状態を示し、第４図は一 方のマイクロコンピュータから他方のマイクロコンピュータへプロセス間通信を 行えるようにする相互に７ 接続された２つのマイクロコンピュータのネットワークを示し、第５図は２個の マイクロコンピュータの間のプロセス間通信中における第４図に示すマイクロコ ンピュータ中のプロセスレジスタとデータレジスタの一連の状態を示す。

この例で峻明するマイクロコンピュータは、プロセッサと、ＲＡＭであるメモリ と、外部通信を行わせるリンクとを有し、１つのシリコンチップに形成された集 積回路装置を有する。このマイクロコンピュータの主な要素が第１図にＰ形井戸 相補ＭＯＥＩ技術を用いている１つのシリコンチップ１１上に示されている。中 央処理装置（ｃｐｏ）１２にある読取り専用メモリ（ＲＯＭ）１．３が設けられ る。このＲＯＭ１３はメモリインターフェイス１４に結合される。メモリインタ ーフェイス１４はインターフェイス制御ロジックエ５により制御される。ｃｐｏ １２は算術論理装置（ＡＬＵ）と、レジスタと、データ路とを含む。それらのう ちのいくつかが第２図に示されている。ｃ、ｐｏ１２とメモリインターフェイス １４はバス１６に接続される。バス１６はチップ１１上の素子の間の相互接続を 行う。サービそ装置１７に複数の入力ピン１８が設けられる。このマイクロコン ピュータにはランダムアクセスメモリ（ＲＡＭ）１９とＲＯＭ２０が設けられる 。プロセッサー２が外部メモリなしに動作できるように、チップにおけるメモリ の容量はＩＸバイトより小さくない。なるべくチップ上のメモリは少くとも４に バイトにする。

外部メモリインターフェイス２３が設けられ、必要に応じて設けられる外部メモ リへ接続するための複数のピン２４に接続される。ネットワークを構成するため にマイクロコンピュータを他のマイクロコンピュータリンクの入力ピンと出力ピ ンは１本の紳により、非共用単向接続、他のマイクロコンピュータの直列リンク の対応する出力ピンと入力ピンに接続できる。各直列リンクはプロセス・スケジ ェーリングロジックを含む同期論理器１０に接続される。

第１０図に示すブロック図は前記ヨーロッパ特許出願Ｎｏ　８３３０７０７１２ と、特許出願昭和５８年第２２１４５５号と、米国特許出願Ｎｏｓ　５５２６０ １，５５２６０２．５５３０２７，５５３０２８，５５３０２９に含まれている ブロック図に対応する。説明の不必要なくり返えしを避けるために、そのマイク ロコンピュータの構造ト動作の詳細は以下には述べないが、上記諸特許出願にお ける説明を参考としてここに含ませている。

前記諸特許出願に記載されているように、ｃｐｏ１２は複′数のレジスタを含む 。それらのレジスタのうち下記のものが第２図に示されている。

略記号　レジスタ ＩＢ　現在のプロセス・プログラムからの命令なメモリから逐次受けるだめの命 令バッファ０ ０ＲＥＧＴＲ命令バッファ３０内の命令からとり出されたデータを受けるための オペランド・レジスタ３１ ＷＰＴＲＲＥＧ　現在のプロセスの作業域ポインタ（ＷＰＴＲ）を保持するため のレジスタ３２ ＩＰＴＲＲＥＧ　現在のプロセスのプログラム段階を示す命令ポインタ（ＩＰＴ Ｒ）を保持するレジスタ３ＬＰＴＲＲＩＩＣＧ　実行されることを待っているプ ロセスのりストにおける最後のプロセスの作業域のポインタを保持するためのレ ジスタ３４ ＡＲＥＧＴＲＡＬＵのためのオペランドを保持するための第１の（７Ｉ）レジス タ３５ ＢＲＦｉＧＴＲＡＬＵのためのオペランドを保持するためにムＲ］ＩＧＧＴＲと のスタックとして構成される第２の（Ｂ）レジスタ３６ ｃ、　ｐ　ｏは算術論理装置３７も含む。ＣＰＵの内容は相互に接続されて、マ イクロ命令ＲＯＭ１３（第４図参照）に保持されているマイクロプログラムの制 御の下に、データを前記レジスタとの間でやりとりできるようにする。ＲＯＭ１ ３は下記に定義した「入力」オペレーションと「出力」オペレーションに応答ス るように構成される。

第２図は、プロセスＸのためにメモリ１９に設けられて℃・る作業域領域４０と 、プロセスＹのための作業域領域４１とを示すものである。各作業域は図示のよ うに複数のアドレス可能な場所を有する。それらの場所は、プロセスに関連する 複数の変数と、プロセッサによる実行を待っているプロセスの集りの中の次のプ ロセスのＷＰＴＲに対するポインタとともにそのプロセスが次に再スケシ−ルさ れた時に、そのプロセスのためのプログラム段階を指示する値ＩＰＴＲとを保持 するように構成される。第２図は４つのメモリチャネル５０．５１，５２．５３ も示す。各メモリチャネルはメモリ１９内に１語アドレス可能な場所を含む。チ ャネルの数は４に限定されず、必要に応じて任意の数のチャネルを設けることが できることがわかるであろう。

第２図は直列リンクレジスタが設けられていることも示す。各リンクレジスタは メモリチャネルまたは他の記憶場所と同様にしてアドレスできる。各直列リンク ２５は入力データレジスタ６０と、入力プロセス・レジスタ６１と、出力データ レジスタ６２と、出力プロセス・レジスタ６３とを含む。第４図は、相互に接続 されたマイクロコンピュータｌｌａ、ｌｌｂを有するネットワークを示す。簡単 にするため゛に、それらの各マイクロコンピュータではただ１つの直列リンクが ブロックで示されている。各リンクの出力プロセス・レジスタが出力チャネルを 形成する。その出力チャネルには出力データレジスタと出力制御ローシック７０ が組合わされる。出力制御ロジック７０は出力制御状態マシン７１と出力データ 状態マシン７２を含む。入力プロセスレジスタは入力チャネルを形成する。その 入力チャネルには入力データレジスタと入力９ｉ（ｊ　御ロジック７３が組合わ される。入力制御ロジック７３は入力制御状態マシン７４と入力データ状態マシ ン７５を含む。

制御ロジック７０．７３と制御状態マシンおよびデータ状態マシンは、制御状態 マシンの一連の状態を除き、前記諸特許出願に記載されているようにして構成さ れ、動作させられる。それＫついては以下に説明する。

第４図かられかるように、出力データレジスタ６２は出力ピン８０に接続される 。その出力ピン８０は１本の非分割単向線８１により入力ピン８２に接続される 。その入力ビン８２は入力データレジスタ６６に接続される。同様に、出力デー タレジスタ６４は出力ピン８３と、１本の非分割単向線８４を介して入力ピン８ ５に接続される。その入力ビン８５は入力データレジスタ６０に接続される。

各プロセスのためのプログラム系列は、前記諸特許出願に記載されている諸機能 と諸ｉ作を含む一連の命令を含む。

同じマイクロコンピュータにおけるプロセスの間、または異なるマイクロコンピ ュータのプロセスの間のメツセージ伝送を行うために、前記諸特許出願は、オペ レーションリスト中でコード番号１１を有する「同期」と呼ばれるオペレーショ ンを用いる。

ここで説明している実施例は、通信を処理するためのプロセス中により少いオペ レーションを使用すること、および前記諸特許出願のチャネル４０〜４３が２語 場所′を有しているのに対して、前記各チャネル５０〜５３が１語場所のみを有 するために通信チャネルの実現に必要な記憶スペースが少いことにょら、性能が 向上した改良したマイクロコンピュータを提供するものである。それらの変更は 、ここで説明している例においては、マイクロコンピュータが「１ｎｐｕｔ」、 「ｏｕｔｐｕｔＪという標題が付けられている付加オペレーションに応答するよ うに構成することによって行われる。それらの付加オペレーションは前記諸特許 出ＭＥおいて与えられているオペレーションのリストニ加えることができる。そ れらの付加オペレーションにはコード番号１６．１７を付けることができる。英 国所在のインモス社（工ｎ　ｍｏｓ　Ｌｉｍ１．ｔｅａ）により１９８３年に出 版および配布された［プログラミング・マニュアル（Ｐｒｏｇｒａｍｍｉｎｇ　 Ｍａｎｕａｌ）−ｏｃＯＡＭ　Ｊという標題の小冊子と、エレクト四二りス（Ｉ Ｃ１’ｅｃ−ｔｒｏｎｉｃｓ）誌（１９８２年１１月３１日号）所載の「プロセ ス向は言語は分散処理の需要に適合する（Ｐｒｏｃｅｓｓ−Ｏｒｉｅｎｔｅｄ　 Ｌａｎｇｕａｇｅ　ＭｅｅｔｓＤｅｍａｎｄｓ　ｏｆ　Ｄｉｓｔｒｉｂｕｔｅｄ 　Ｐｒｏｃｅｓｓｉｎｇ３ ）」という論文（参考のためにそれらをここに含めた）Ｋ記憶されているＯＯＣ ＡＭ言語記法を用いて、オペレーション［ｏｕｔｐｕｔＪ、「１ｎｐｕｔＪ　お よび手続き「ｖｒａ　ｉ　ｔ　（）Ｊ、「ｒｕｎ（ＯＲＥＧ）Ｊは次のように定 義される。

／ ／ ２　０ＲＥＧ　：＝　ｍｅｍｏｒｙ　（ＡＲＥＧ、１３　工Ｆ ４　０ＲＥＣ＝　ＲＥＡＤＹ ９　０ＲＥＧ−疋Ｌ １０　３ＥＱ １４　ＴＲＵＥ １５　３ＥＱ ４　０ＲＥＧ＝ＲＥＡＤＹ １２　ＴＲ１ＪＥ 手続き「ｗａ目（月は次のように定義されるＰＲＯＣｗａｌｔ　（） ２　ｍｅｍｏｒｙ　ｃＷＰＴＲ−１）　：、＝工ＰＴＲ３ｆｏｒ　ｅａｃｈ　ｅ ｘｔｅｒｎａｌ　１ｎｐｕｔ　ｒｅｑｕｅｓｔ　ｆｒｏｍ　ａ　ｌｉｎｋｇ　ｆ ｏｒ　ｅａｃｈ　ｅｘｔｅｒｎａｌ　ｏｕｔｐｕｔ　ｒｅｃｒ、ｘｅｓｔ　ｆｒ ｏｍ　ａ　１ｉｎｋ手続き「ｒｕｎ（ＯＲＦＪＧ）　Ｊは次のように定義される ＰＲＯＣｒｕｎ　（ＯＲＦ、Ｇ　） ２　０ＲＥＧぐ＞ＲＥＡＤＹ ６　α妊り±ｍ苑ＤＹ ７　８ＫＩＰ 上記のように、出力制御状態マン７７１と入力制御状態マシン７４の一連の状態 は、下記の一連の状態表に従って前記諸特許出願に記載されているものを変更す る必要がある。

／ ７ ｗａｉｔｓｃｈｅｄ　Ｐｒｅｇｒｅａｄｙ　ｗａｉｔｄａｔａ次に、プロセスが 入力命令と出力命令でどのようにして動作するかについて説明する。それらの命 令は、同じマイクロコンピュータまたは異なるマイクロコンピュータにおけるプ ロセス間通信に等しく適用できる。

４・ずれの場合にも、プロセスはメツセージ伝送に使用するためのチャネルを職 別し、そのチャネルはメモリチャネル（５０〜５３のよう）のアドレス、または プコセス・レジスタ（６１または６３のような）により与えられる直列リンクの アドレスを有する。入力と出フおよび手続きｗａｉｔとｒｕｎについての前記の 定義においては、参照を容易にするために行番号を定義の各段につけ加えている が、それらの行番号は定義の部みではない。入力命令と出力命令においては、１ 行目ニー達の事象が起き、そｔらの事象のうちの最初のも〕が行番号２で定義さ れることを示している。通信にＨ用されるチャネルのアドレスは、表現ｍｅｍｏ ｒｙ　（ＲＲＧ）がそのチャネルを識別するようにＡＲＩＧＴＲ５にロードされ る。そのチャネルの内容は、そのチネルの状態を決定するためにそのチャネルの 値がマクロコンピュータによりテストされるように、０ＲＥＴＲ３１にロードさ れる。入力命令と出力命令におい３行目は、０ＲＲＧＴＲの内容のテストの結果 に応じ追従できる枠々の代りのものを示す。ＯＲＥ、ＧＴＲの容は、第１の特殊 な値ＮＩＬ、または第２の特殊な値凡ＡＤＹ、あるいはそのチャネルを用（・て データ伝送を行うために命令を既に実行しているデスケジュールされているプロ セスの作業域ポインタを表す第３の特殊な値を既に保持していることを示すこと ができる。

出力命令の場合には、チャネルのテストにより特殊な値Ｎ工りが見出されたとす ると、プロセッサは出力命令の行１１．１２．１３に示されているシーケンスを 実行する。そのチャネルが第２の特殊な値ＲＥＡＤＹを含んでいるとすると、出 力定義の６．７．８行に指定されているシーケンスをプロセッサが実行する。一 方、デスケジュールされたプロセスの作芸域ポインタをチャネルが保持している ことが見出されたとすると、それは１４行における条件ＴＲＵＥを表すから、プ ロセッサは出力定義の１６．１７．１８として述べられている３行のシーケンス を実行する。同様に、入力命令の実行において、チャネルが特殊な値ＲＥＡＤＹ を有することが０ＲＢＧＴＲのテストにより示されたとすると、プロセッサは入 力定義の６，７行に示されているオペレーションを行う。チャネルが特殊な値Ｎ ＩＬ　を有すると、プロセッサは入力定義の１０．１１行に示されている命令を 実行する。チャネルがデスケシ−ルされたプロセスの作業域ポインタを有する時 は、プロセッサは入力定義の１４〜１６行に示されている命令をこの場合には、 メツセージ通信において使用すべきチャネルは、１語場所のような単一アドレス を有する複数のビット位置を有する単一の記憶場所である。後で説明するように 、そのチャネルは、デスケジュールされたプロセスの第１の特殊な値Ｎ工りまた はＷＰＴＲを含むことができるだけである。これについて、同じコンピュータに おけるプロセスＹとチャネル５０を介して通信することを望んでいるプロセスＸ と、ソノプロセスＹとの間のメツセージ伝送について次に説明する。第２図に示 すのと同じ記憶場所アドレスを用いて、プロセスＸは変数のための作業域場所９ ０を有し、プロセスＹは変数のための作業域場所９１を有する。チャネル５０は 第２図に示されているのと同じアドレスを有する。チャネル５０はメモリ内の単 一語であって、１時に２つの、そしてただ２つのプロセスにより共用される単向 通信チャネルを構成する。プロセスＸが出力命令を実行するものとすれば、プロ セスＸはチャネル５０のアドレスをまず識別してチャネル５０のアドレスをＡＲ ＥＧＴＲ［ｏ−ドし、伝送すべきデータをＢＲＥＧＴＨにロードする。プロセス Ｘによる出力命令の実行においては、チャネル５０の内容がテストされ、第３図 に従って第１の特殊な値Ｎ工りを表すことが見出される。第３図は下添え字ａ、 ｂ、ｃをそれぞれ添えられた一連の段階を示し、条件ＮＩＬは５（ＭＬで表され ている。そのチャネルはデータを受けることを待っているプロセスＹの作業域ポ インタを有しないから、出力定義の１１〜１３行が続き、したがってプロセスＸ はデータなりＲＢＧＴＲからそれ自身の作業域（９０ｂで示されている）の場所 ９０へ転送させ、それの作業域ポインタがチャネルにロードされる（５０ｂで示 すように）。それから、プロセスＸはプわセスＹヲｆスケシ−ルする［ｗａｉｔ Ｊ　手続きを実行する。ここで、プロセスＹがデータを入力できるようになるま で待つ。プロセスＹがそれのプログラムの対応する段階に近づくと、プロセスＹ はチャネル５０を識別してチすネル５０のアドレスをＡＲＲＧＴＨにロードし、 入力定義の実行行２，３においてチャネル５０内にプロセスＸの作業域ポインタ を置く入力命令を実行する。これは入力定義の１２行における条件ＴＲＯＮｊ　 に適合するから、プロセスＹは入力定義の１４〜１６行を実行する。これにより 、プロセスＸの作業域場所９０に格納されているデータが、９１０に示されてい るように、プロセスＹの場所９１に複写される。また、それにより、５０Ｃで示 されているように、第１の特殊な値Ｎ工りがチャネル５０にロードされる。それ から、プロセスＸのための「実行（ｒｕｎ）Ｊ手続きを行わせ、それによってプ ロセスＸをプロセス・オペレーションを待っているリストの終りに加える。これ は第３図に示すシーケンスの終りに示されている位置であって、プロセスＹは割 込みなしで継続され、プロセス又はリストにおいて待っている。

手続きの定義かられかるように、定義の２行目　［ｗａｉｔＪはプロセスの現在 のプログラム段階の指示を、そのプロセスのための作業域ポインタから１だけず れている（第２図の９２で示すように）作業域場所に格納させる作用を行う。［ ｗａｉｔＪ　の定義の３〜１３行は外部通信を指すものである。［ｗａ　ｉ　ｔ Ｊ　の定義の１４４行目ＷＰＴＲＲＩＧ３２に、実行を待っているリスト上の次 のプロセスへのポインタ（場所９３からとり出される。その場所９３は、第２図 に示すように、ＷＰＴＲ場所からオフセット２を有する）をロードさせ、１５５ 行目、そのプロセスが現在のプロセスとなると、直ちにそのプロセスのプログラ ム段階指示をレジスタ３３にロードする。「ｒｕｎ」の定義かられかるように、 ２行目は２つの別の状況の可能性について述べているものである。それらの状況 のうちの第１のものは２行目における条件であって、それにおいてはＯＲＥ；Ｇ ＴＲの内容はＲＥＡＤＹではない。その場合には、４．５行目のクーケンスが続 く。あるいは、０ＲＥＧＴＲは６行目に示されているように値ＲＥＡＤＹを有す る。

この場合には何の動作も行われない。これは外部通信において起る。これについ ては後で説明する。実行（ｒｕｎ）の定義の４行目の効果はスケジュールすべき プロセスをリストの終りに加えて、そのリストの最後として現在示されているプ ロセスの作業域に格納されているそれの作業ポインタに加えることである。これ は、第２図のアドレス１０９９８に示されているように、プロセスのＷＰＴＲか らオフセット２の所において行われる。ｒｕｎ　の定義の５行目に従って、スケ ジュールされているプロセスのＷＰＴＲはＬＰＴＲＲＩＧ　３４　に入れられて 、いまはそれがリストの最後のものであることを示す。

第２の特殊な値［ＲＥＡＤＹＪ　は異なるマイクロコンピュータにおけるプロセ スの間の通信に適用できるだけである。これについては以下に説明する。

異するマイクロコンピュータにおけるプロセス間の通信これについては、メツセ ージを線８１を介してマイクロコンピュータＩｌ’ｂにおける入力プロセスＹへ 送るマイクロコンピュータＩｌａにおける出力プロセスＸを表す第５図に示され ているシーケンスを参照して説明する。第５図において、レジスタの連続スる段 に下添字ａ　％　（ｌが添えられる。外部通信が同一の入力オペレーションと出 力オペレーションを用いて全体として類似のやり方で行われる。もつとも、直列 リンクのための制御四シックはプロセス・レジスタを第２の特殊な値ＲＥＡＤＹ にセットでき、かつそれらの直列リンクは、デスケジュールされた任意のプロセ スをスケジュールするために、入力要求または出力要求を線９４゜９５を介して 各マイクロコンピュータのｃｐｏ　１２へ与えることもできる。制御状態マシン からの出力を示す表かられかるように、各出力プロセス・レジスタはＲＥＡＤＹ にリセットされ、各入力プロセス・レジスタは通常はＮＩＬ　にリセットされる 。これは、第５図のレジスタ６３ａとレジスタ６７ａに対して示す東件である。

プロセスＸかデータを出力するためには、プロセスＸはチャネル（この場合には 出力プロセス・レジスタ６３である）のアドレスなＡＲＥＧＴＨにまずロードし 、かつ出力すべきデータをＢ、ＲＥＧＴＨにロードする。出力命令の実行におい てチャネルの内容は０ＲＢＧＴＲにロードされ、テストされて、第５図に６３ａ で示すように、これは、出力制御状態マシン７１によりひき起されたリセット状 態のために、第２の特殊な値ＲＢＡＤＹを検出する。データレジスタ６２仝はＥ ＭＰＴＹとして示されている。これは関連するデータがまだレジスタにロードさ れていないことを示すものである。

データレジスタに記入されているＥＭＰＴＹという語は、そのレジスタの内容が 意味を持たないことを意味することがわかるであろう。出力命令の定義に従って 、その定義の６．７．８行はデータをＢＲＢＧＴＲかも出力データレジスタ６２ へ転送させる。というのは、これはプロセス・レジスタ６３から１だけオフセッ トされているアドレスを有し、プロセスＸの作業域ポインタをチャネル６３１１ Ｃ格納して、プロセメｘをデスケジュールする［ｗａｉｔＪ　手続きを実行する 。これは第５区で６３１）、６２ｂにおいて示されている位置である。

出力制御ロジック７０は、状態マシンの状態変化のために、データを線８１に沿 ってマイクロコンピュータ１１１）の入力データレジスタ６６に出力させる。第 ５図のために、プロセスＹは、データレジスタ６６内のデータを受ける前に、入 力命令を既に実行していたと仮定する。プロセスＹが入力命令を実行した時には 、プロセス・レジスタ６７は特殊な値ＮＩＬ　を保持している。というのは、こ れは制御状態マシンの動作によりひき起されるリセット状態だったからである。

プロセスＹはそのチャネル内の値をテストし、ＮＩＬを見つけると入力定義の９ ，１０行目を実行する。いいかえると、プロセスＹの作業域ポインタはプロセス ・レジスタ６７にロードされており、プロセスＹはＷａｉｔ手続きによりデスケ ジュールされている。これは第５図の６７ｔｌ、６６１１に示す位置であり、か つデータが線８１を介して入力データレジスタ６６に受けられた時の位置と仮定 される。それから、マイクロコンピュータ１１ｂにおける入力制御ロジック７３ がデータの受信により状態を変え、ＣＰ０１２に対する入力要求をマイクロコン ピュータ１１１）の線９４に生ずる。これの効果を理解するためには、手続き［ ｗａｉｔＪ　の定義の３〜７行を考察する必要がある。マイクロコンピュータＩ ｌｂにより実行されるあるプロセスがｗａｉｔ手続きによりデスケジュールされ ると、マイクロコンピータ１１１］のＣＰＵは、手続き［ｗａｉｔｊ　の定義の ３行目により要求されるように、直列リンクから任意の外部入力要求を探す。も し入力要求がなければ、ｃｐａは定義の９行目へ移動して、そこで任意の外部出 力要求を探す。「ｗａｉｔＪ　の定義においては、１ｉｎｋ（ｐｒｏｃｅｓｓ〕 は直列リンクのプロセス・レジスタの内容を示し、１１ｎｋ［ｄａｔａ］は直列 リンクのデータレジスタの内容を示す。ＣＰＵは、待機リストにおける次のプロ セスを実行する前に、線９４．９５上の任意の入力要求または出力要求をサービ スする。いまの場合には、マイクロコンピュータ１１１）の０１口　１２がプロ セスの実行を次に止めると、ｃｐｏはチャネル６７からの入力要求を見出し、そ れによりＣＰＵは手続き「ｗａ　ｉ　ｔＪ　の定義の５〜８行を実行させられる 。

これは、５行と８行のために、プロセスＹがリスケジューリングされ、６行が６ ７ｂで示されているように値Ｎ工りをプロセスレジスタにロードさせ、７行が入 力データレジスタ６６からのデータをプロセスＹの作業域へ転送させるという効 果を有する。また、入力制御ロジック７３は出力信号を出力制御ロジックへ与え る。その出力制御ロジックは出力チャネ／Ｉ／６５に確認応答信号を線８４を介 してマイクロ“コンピュータ１１ａへ送らせる。マイクロコンピュータｌｌａの 入力制御四シック７３は出力を出力制御ロジック７０へ与えて、マイクロコンピ ュータ１１１）のＣＰＵ　１２に出力要求をさせる。マイクロコンピュータｌｌ ＆のプロセッサが現在のプロセスを次にデスケシ−ルすると、そのプＵセッサは 、前記したように、リンクロジックから任意の入力要求または出力要求を探し、 出力レジスタ６３に関連するロジックから出力要求を見出すから、手続き「ｗａ ｉｔＪ　の定義の１１〜１３行に定義されているシーケンスに従う。このために プロセスＸの作業域ポインタが０ＲＩＩＣＧＴＨにロードされ、特殊な値ＲＦｉ ＡＤＹがプロセス・レジスタ６３にロードされて、プロセスＸが再スケジュール される。このシーケンスにおいては、出カプロ七スとデータレジスタ６３．６２ は第５図に下添字ａ、ｂ、ｃで示されている変化を行い、入力プロセスとデータ レジスタは第５図に下添字ａ　％　ｄで示されているシーケンスを行う。

上記の例において、プロセスＹが入力命令を実行する前にデータが線８１を介し てマイクロコンピュータ１１１）の入力データレジスタ６６へ転送されていたと すると、マイクロコンピュータ１１１）の入力制御ロジックが、入力制御状態マ シンに対する上記の表に従って、プロセスＹにより行われる入力命令の以後の実 行が特殊な値ＲＢＡＤＹを置き、かつプロセスＹが入力の定義の６，７行に従っ てシーケンスを実行するように、入力プロセス・レジスタ６７の値を特殊な値Ｒ ＥＡＤＹに変える。このことは、データが入力データレジスタ６６からプロセス Ｙの作業域へ転送され、特殊な値ＮＩＬがプロセス・レジスタ６７にロードされ て、プロセスＹが割込みなしに継続することを意味する。

上記の精側においては、両方のプロセスがそれぞれのプログラム系列における対 応する段階にある時に、プロセス間の通信を行うようにマイクロコンピュータは 構成される。一方のプロセスが対応する状態にない時に他方のプロセスがデータ を送ろうとしたとすると、両方のプロセスが対応する状態になるまでは、伝送を 行おうとするプロセスは保持される。通信に関与する各プロセスは、データ伝送 を行うためにいずれのプロセスも２回以上はデスケジュールされないように、そ れぞれのプログラム系列においてただ１つの入力命令または出力命令を要求する 。更に１同じマイクロコンピュータにおけるプロセスの間の通信を行うために、 通信チャネルにより占められる記憶スペースは、各チャネルごとにメモリのただ １つの語を要求するので、狭くなる。入力命令と出力命令は作業域の場所をアド レスすることを認める。これは、プロセス間通信を行わせるために要求される命 令またはオペレーションの数が減少し、かつプロセス作業域場所へのデータのよ り効率的な伝送を行えるようにするから有利である。

図面の簡単な説明 浄書（内容に変更なし） 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．メモリと、複数の同時プロセスを実行するように構成されたプロセッサとを 備え、前記各プロセスはプロセッサにより逐次実行するための複数の命令より成 るプログラムに従い、各命令はプロセッサにより実行されるべくめられている機 能を指定し、前記プロセッサは（１）複数のレジスタと、それらのレジスタとの 間のデータの転送に使用するためのデータ転送器と、（２）各命令を受け、その 命令に関連する値をプロセッサ・レジスタの１つにロードするための手段と、（ ３）受けた各命令に応答して前記データ転送器と前記レジスタを制御し、プロセ ッサを命令に従って動作させる制御器と、を備えるマイクロコンピュータにおい て、 （ａ）プロセッサがそれの処理時間を複数の同時プロセスの間で分割できるよう にするためのスケシ−リング手段と、 （ｂ）２つのプロセッサがそれぞれのプログラム順序中の対応する段階、すなわ ち、それのプログラム中の出力命令に応答してデータを出力するように動作する 出力プロセスと、それのプログラム中における入力命令に応答してデータを入力 するように動作する入カブ四セスとである段階にある時に一方のプロセスから他 方のプロセスへデータの転送を行えるよ０ うにする通信手段と、 を備え、前記スケジューリング手段は、（１）プログラムによるコレクション待 機実行を形成する１つまたはそれ以上のプロセスを識別するための手段と、 （１１）現在のプロセスに割込むことによりプロセスをデスケシ−リングするた めの手段と、（１ｉ）プロセスに前記コレクションを加えることによりそのプロ セスをスケジユーリングするための手前記通信手段は、 （１）チャネルと、 （−）データ転送に含まれている１つのプロセスが前記チャネルの内容をテスト するための現在のプロセスである時に、前記１つのプロセスによる入力命令また は出力命令の実行に応答して前記チャネルの内容をテストし、そのチャネルが、 データ転送に含まれている他のプセセスが対応するプログラム段階に達したこと を示す値ｔで含んでいないとすると、前記手段を動作させて現在のプロセスをデ スケシ−ルするための手段と、 を備え、前記チャネルはプロセスがそのチャネルを用いてデータ転送命令を実行 したかどうかを示す値を保持するための格納手段を備え、 通信手段は、出力プロセスがそれのプログラム順序中にただ１つの出力命令を要 求し、かつ入力プロセスがそれのプログラム順序中にただ１つの出力命令を要求 するように構成され、それにより、そのようなデータ通信を行うためには、いず れかのプロセスが２回以上はデスケジー−ルされないことを特徴と−ｒるマイク ロコンピュータ。 ２、請求の範囲第１項記載のマイクロコンピュータであって、スケジェーリング 手段はプロセッサにより実行されている現在のプロセスを示すための手段を含み 、通信手段は、現在のプロセスがチャネルの内容の前記テストの結果としてデス ケジュールされるものとすると、その現在のプロセスの諧別を前記チャネルにロ ードするための手段を含むことを特徴とするマイクロコンピュータ。 ３、請求の範囲第３項に記載のマイクロコンビーータであって、前記メモリは、 プロセスに関連する変数を記録するための場所を含む複数のアドレス可能な場所 を有する作業域を各プロセスに与え、前記プロセッサ・レジスタの１つは、現在 のプロセスの作業域のアドレスを識別する作業域ポインタ値を保持するために構 成されることを特徴とするマイクロコンビニーり。 ４、請求の範囲第３項に記載のマイクロコンピュータであって、前記チャネルに ロードすべき前記識別は前記作業域ポインタ値であることを特徴とするマイクロ コンピュータ。 ５、請求の範囲第１〜４項のいずれかに記載のマイクロコンピュータであって、 前記チャネルは複数のチャネルのうちの１つであり、各チャネルはアドレス可能 な格納場所を備えることを％徴とするマイクロコンピュータ。 ６Ｌ　請求の範囲第１〜５項のいずれかに記載のマイクロコンピュータであって 、通信手段は、同じマイクロコンピュータで実行されるプロセスの間でデータ伝 送を行わせるように構成され、前記チャネルは記憶場所を備えることを特徴とす るマイクロコンピュータ。 ７、請求の範囲第６項に記載のマイクロコンピュータであって、このマイクロコ ンビーータは集積回路装置を含み、チャネルはプロセッサの集積回路装置と同じ 集積回路装置上のメモリ内に記憶場所を有することを特徴とするマイクロコンビ ーータ。 ８、請求の範囲第６項または７項に記載のマイクロコンピュータであって、チャ ネルを形成する格納手段は、別の記憶場所のアドレスを保持するために必要なビ ットサイズに等しいビットサイズを有する１つの記憶場所より成ることを特徴と するマイクロコンピュータ。 ９、請求の範囲第２〜８項のいずれかに記載のマイク３ 四コンヒーータであって、チャネルの内容をテストするための手段は、前記チャ ネル内のデスケジュールされたプロセスの識別を検出した時に、前記識別により 識別されたプロセスをスケジュールする前記手段を動作させるように構成される ことを特徴とするマイクロコンピュータ。 １０、請求の範囲の第６〜９項のいずれかに記載のマイクロコンピュータであっ て、前記通信手段は、現在のプロセスに関連する第１の記憶場所に、その現在の プロセスが、出力命令の実行に続く前記チャネルの内容についてのテストの結果 としてデスケジュールされるようＫなったとすると、現在の出力プロセスにより 出力すべきデータを格納するように構成されることを％徴とするマイクロコンピ ュータ。 １１、請求の範囲第１０項に記載のマイクロコンピュータであって、デスケシ− ルされたプロセスに関連する前記第１の記憶場所に関連するプロセスの指示を前 記チャネルに置く入力プロセスによる入力命令の実行に応答して、前記第１のメ モリからの格納されているデータを現在の入力プロセスに関連する第２の記憶場 所へ転送するための手段を含むことを特徴とするマイクロコンピュータ。 １２、請求の範囲第６〜９項のいずれかに記載のマイクロコンビーータであって 、前記通信手段は、チャネルを用いて入力命令を実行した結果として入力プロセ スがデスケシ−ルされたとすると、現在のプロセスにより同じチャネルを通じて 出力されたデータを、その入力プロセスに関連する記憶場所に格納するように構 成されることを特徴とするマイクロコンピュータ。 １３、請求の範囲第４項または第８項に記載のマイクロコンピュータであって、 各チャネルは、デスケジュールされたプロセスに対する作業域ポインタ値、また はそのチャネルを用いて入力命令または出力命令をどのプロセスもまだ実行して いないことを示す第１の特殊な値を保持するように構成され、そのチャネルを用 いてデスケジュールされた出力プロセスに関連する記憶場所に出力データを格納 するため、および、入力プロセスによる入力命令の実行徒に、入力プロセスに関 連する記憶場所に入力データを格納するための手段が設けられることを特徴とす るマイクロコンピュータ。 １４、請求の範囲第１〜５項のいずれかに記載のマイクロコンピュータであって 、通信手段は、種々の々イク四コンピュータで実行されたプロセスの間での外部 データ伝送を行えるように構成され、前記チャネルは外部通信リンクの部分を構 成する第１のレジスタを備えることを特徴とするマイクロコンピュータ。 １５、請求の範囲第１４項に記載のマイクロコンピュータであって、各外部通信 リンクは出力チャネルと入カチャネルを有し、各チャネルはそのリンクを通じて 出力または入力させるデータを保持するための第２のレジスタを含むことを特徴 とするマイクロコンピュータ。 １６、請求の範囲第１４項または第１５項に記載のマイクロコンピュータであっ て、リンクの各レジスタは記憶場所としてアドレス可能であることを特徴とする マイクロコンピュータ。 １７、請求の範囲第１４〜１６項のいずれかに記載のマイクロコンピュータであ って、入力プロセスにより使用するためフリンジの第１のレジスタに、どのプロ セスもそのチャネルを用いて入力命令をまだ実行していないことを示す第１の特 殊な値、またはそのチャネ３Ｑ用いて入力チャネルを実行した後でデスケジュー ルされるプロセスの指示をロードするための手段が設けられることを％徴とする マイクロコンビ瓢−タ。 １８、請求の範囲第１５項または第１７項に記載のマイクロコンピュータであっ て、入力チャネルの第２のレジスタ内のデータの受信に応答して、前記第２のレ ジスタ内のデータの受信前に入カプキセスがそのチャネルを用いて入力命令を実 行しなかったとすると、その入力チャネルの前記第１のレジスタに第２の特殊な 値をロードするための手段が設けられることを慣徴とするマイクロコンピュータ 。 １９、請求の範囲第１４〜１６項のいずれかに記載のマイクロコンピュータであ って、入力プロセスにより使用するための第１のレジスタに、どのプロセスもそ のチャネルを用いて入力命令をまだ実行していないことを示す特殊な値、または そのチャネルを用いて入力チャネルを実行した後でデスケシ−ルされるプロセス の指示をロードするための手段が設けられることを特徴とするマイクロコンピュ ータ。 ２０、請求の範囲第１５項または第１９項に記載のマイクロコンピュータであっ て、通信手段はリンクの第１のレジスタ内に前記特殊な値の検出に応答して、出 力命令を実行するならば現在のプロセスなデスケジュールし、かつ送るべきデー タをリンクの第２のレジスタにロードすることを特徴とするマイクロコンピュー タ。 ２１、請求の範囲第１５項または第１８項に記載のマイクロコンピュータであっ て、通信手段は、リンクの前記第１のレジスタの中の前記第１の特殊な値の検出 に応答して、入力命令を実行するならば現在のプロセスなデスケジュールし、か つそσプロセスの指示を前記第１のレジスタにロードすることを特徴とするマイ クロコンピュータ。 ２２、請求の範囲第１８項または第２１項に記載のマイクロコンピュータであっ て、通信手段は、リンクの前記泥１のレジスタ内の前記第２の特殊な値の入力プ ロセスによる検出に応答して、リンクの第２のレジスタからのデータを入力プロ セスに関連する記憶場所へ転送し、かつプロセッサが入力プロセスのプログラム 順序の実行を継続できるようにすることを特徴とするマイクロプロセッサ。 ２３、請求の範囲第１５〜２２項のいずれかに記載のマイクロコンピュータであ って、通信手段はリンクの前記第２のレジスタからのデータを、第１のマイクロ コンピュータにおける入力プロセスに関連する記憶場所へ転送する手段と、第２ の相互に接続されているマイクロコンピータにおける出力プロセスへ送るための 確認応答信号を発生する手段とを含むことを特徴とするマイクロコンピュータ。 ２４、請求の範囲第２３項に記載のマイクロコンピュータであって、各リンクは 、リンクの入力チャネルに関連する第２のレジスタによるデータまたは確認応答 信号に応答して、リンクを構成しているマイクロコンピュータのプロセッサへの 要求信号を発生し、任意のプロセスをスケジュールし、そのプロセスはそのリン クの第１のレジスタの内容に従ってデスケジュールされることを特徴とするマイ クロコンピュータ。 ２５、請求の範囲第２４項に記載のマイクロコンピ−タであって、前記制御器は プログラムされた出力信号列を有するプログラムされた論理アレイ装置を有する ことを特徴とするマイクロコンピータ。 ２６、請求の範囲第３項または第８項に記載のマイクロコンピュータであって、 各チャネルは、どのプロセスもそのチャネルを用いて入力命令または出力命令を まだ実行していないことを示す特殊な値を、またはそのチャネルを用いて入力命 令または出力命令を実行した後でデスケジュールされるプロセスの作業域アドレ スを示すポインタを保持するために構成されたメモリ内の１つのアドレス可能な 語場所を備えることを特徴とするマイクロコンピュータ。 ２７、請求の範囲第２６項に記載のマイク四コンピ−タであって、出力プロセス の作業域内のアドレスからのデータを、入力命令または出力命令を実行する現在 のプロセスが、デスケシ−ルされたプロセスの作業域へのポインタを前記チャネ ル内に置くことなしに、入力プロセスの作業域内のアドレスへ転送するための手 段を含むことを特徴とするマイクロコンピュータ。 ２８、入力命令と出力命令の実行によりデータ伝送を行えるようにするために相 互に接続された請求の範囲第１〜２７項のいずれかに記載の複数のマイクロコン ピュータを備えることを特徴とするマイクロコンピュータネットワーク。 ２９、データ伝送が行われた時に、マイクロコンピュータで実行される２つのプ ロセスのプログ５ｂ順序における対応する段階にお〜・てプロセスを実行できる ようにするチャネルとして、アドレス可能な記憶場所が用いられる、マイクロコ ンピュータで実行される２つのプロセスの間でデータ伝送を行う方法において、 （１）プログラムステップの順序に従って現在のプロセスを実行する過程と、（ ＩＩ）どのプロセスがプロセッサによる実行を待っているかを示す過程と、（Ｉ ｌｌ）データの伝送を望んでいるプロセスにより出力命令を実行する過程と、を 備え、プロセッサは出力命令に応答して、（ａ）データ伝送のために使用すべき チャネルのアドレスを識別し、かつ（ｂ）チャネルを通じる入力を待っているデ スケジュールされたプロセスの標識、またはチャネルの使用をプロセスは待って いないことを示す特殊な値のいずれをも検出するために前記チャネルの内容をテ ストし、（Ｃ）前記特殊な値に応答して、伝送すべきデータを、そのプロセスに 関連するメモリの領域に格納し、かつそのプロセスの標識をチャネルにロードし 、および現在のプロセスをデスケシー−リングし、（（１）待っているプロセス の標識に応答して、伝送すべきデータを、待っているプロセスに関連するメモリ の領域へ転送し、前記特殊な値をチャネルへロードし、待っているプロセスをプ ロセッサにより実行するために再スケジュールさせることを特徴とするマイクロ コンピュータで実行される２つのプロセスの間のデータ伝送を行う方法。 ３０、請求の範囲第２９項に記載のデータ伝送を行う方法であって、データの受 信を望んでいるプロセスが入力命令を実行し、プロセッサは入力命令に応答して 、（ＩＬ）データ伝送のために使用すべきチャネルのアドレスを識別し、（１） ）前記チャネルの内容が、チャネルを通る出力を待っているデスケジュールされ たプロセスの標識であるか、またはチャネルの使用ヲ待っているプロセスがない ことを示す特殊な値であるかを検出するために前記チャネルの内容をテストし、 （０）前記特殊な値に応答して、そのプロセスの標識をチャネルにロードし、現 在のプロセスなデスケジュールし、（ｄ）待っているプｉセスの標識に応答して 、待っているプロセスに関連するメモリの領域から伝送すべきデータを、現在の プロセスに関連するメモリの領域へ転送し、前記特殊な値をチャネルにロードし 、待っているプロセスをプロセッサにより実行するために再スケジュールさせる ことを特徴とするデータ伝送を行う方法。