JP2000215079A - Ｃｐｕデバッガ - Google Patents
ＣｐｕデバッガInfo
- Publication number
- JP2000215079A JP2000215079A JP11014950A JP1495099A JP2000215079A JP 2000215079 A JP2000215079 A JP 2000215079A JP 11014950 A JP11014950 A JP 11014950A JP 1495099 A JP1495099 A JP 1495099A JP 2000215079 A JP2000215079 A JP 2000215079A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- debugger
- program
- command
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 被試験ＣＰＵボード上のＣＰＵのプログラム
を、ソフトウェアの変更のみでデバッグ可能にする。 【解決手段】 コンピュータ１にユーザ操作に対応した
コマンドを出力するデバッガソフトウェア２を設け、コ
ンピュータ１にＲＳ−２３２Ｃケーブル１２を介して接
続された被試験ＣＰＵボード１１に、コマンドを受けて
試験用のＲＡＭユーザプログラム８のロード・ブレイク
ポイント・メモリデータの送信を行うＲＯＭデバッガプ
ログラム７を設ける。
を、ソフトウェアの変更のみでデバッグ可能にする。 【解決手段】 コンピュータ１にユーザ操作に対応した
コマンドを出力するデバッガソフトウェア２を設け、コ
ンピュータ１にＲＳ−２３２Ｃケーブル１２を介して接
続された被試験ＣＰＵボード１１に、コマンドを受けて
試験用のＲＡＭユーザプログラム８のロード・ブレイク
ポイント・メモリデータの送信を行うＲＯＭデバッガプ
ログラム７を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、ＣＰＵのプログ
ラムのデバッグを行うＣＰＵデバッガに関する。
ラムのデバッグを行うＣＰＵデバッガに関する。
【０００２】
【従来の技術】従来から、マイクロプロセッサとしての
ＣＰＵを搭載したＣＰＵボードの開発，評価において、
そのＣＰＵのプログラムの誤りを見つけて修正するデバ
ッグ（検査）が行われている。そして、このデバッグの
ために、そのＣＰＵボード上で使用されるＣＰＵ専用の
インサーキット・エミュレータが用いられている。これ
は、ＣＰＵボード上のＣＰＵ用ＩＣソケットにインサー
キット・エミュレータ側の接続用コネクタを接続し、Ｃ
ＰＵの機能をエミュレートさせて、ＲＯＭに格納された
プログラムをデバッグ処理するというものである。
ＣＰＵを搭載したＣＰＵボードの開発，評価において、
そのＣＰＵのプログラムの誤りを見つけて修正するデバ
ッグ（検査）が行われている。そして、このデバッグの
ために、そのＣＰＵボード上で使用されるＣＰＵ専用の
インサーキット・エミュレータが用いられている。これ
は、ＣＰＵボード上のＣＰＵ用ＩＣソケットにインサー
キット・エミュレータ側の接続用コネクタを接続し、Ｃ
ＰＵの機能をエミュレートさせて、ＲＯＭに格納された
プログラムをデバッグ処理するというものである。
【０００３】
【発明が解決しようとする課題】しかしながら、かかる
従来のインサーキット・エミュレータを用いてデバッグ
処理を行おうとすると、ＣＰＵの変更が生じた場合に
は、このＣＰＵの機能，性能に合ったインサーキット・
エミュレータを新たに用意する必要が生じるとともに、
新たなインサーキット・エミュレータの使用によってデ
バッグ環境が変わり、その使用方法の修得に長時間を要
するという課題があった。
従来のインサーキット・エミュレータを用いてデバッグ
処理を行おうとすると、ＣＰＵの変更が生じた場合に
は、このＣＰＵの機能，性能に合ったインサーキット・
エミュレータを新たに用意する必要が生じるとともに、
新たなインサーキット・エミュレータの使用によってデ
バッグ環境が変わり、その使用方法の修得に長時間を要
するという課題があった。
【０００４】この発明は前記課題を解決するものであ
り、被試験ＣＰＵボード上のＣＰＵのプログラムを、イ
ンサーキット・エミュレータのような専用のハードウェ
アを用いずに、ソフトウェアの変更のみで、また、ＣＰ
Ｕの型名，品種などに関わりなく同じ環境でプログラム
のデバッグを行うことができるＣＰＵデバッガを得るこ
とを目的とする。
り、被試験ＣＰＵボード上のＣＰＵのプログラムを、イ
ンサーキット・エミュレータのような専用のハードウェ
アを用いずに、ソフトウェアの変更のみで、また、ＣＰ
Ｕの型名，品種などに関わりなく同じ環境でプログラム
のデバッグを行うことができるＣＰＵデバッガを得るこ
とを目的とする。
【０００５】
【課題を解決するための手段】前記目的達成のため、請
求項１の発明にかかるＣＰＵデバッガは、コンピュータ
にユーザ操作に対応したコマンドを出力するデバッガソ
フトウェアを設け、前記コンピュータにＲＳ−２３２Ｃ
ケーブルを介して接続された被試験ＣＰＵボードに、前
記コマンドを受けて試験用のＲＡＭユーザプログラムの
ロード・ブレイクポイント・メモリデータの送信を行う
ＲＯＭデバッガプログラムを設けたものである。
求項１の発明にかかるＣＰＵデバッガは、コンピュータ
にユーザ操作に対応したコマンドを出力するデバッガソ
フトウェアを設け、前記コンピュータにＲＳ−２３２Ｃ
ケーブルを介して接続された被試験ＣＰＵボードに、前
記コマンドを受けて試験用のＲＡＭユーザプログラムの
ロード・ブレイクポイント・メモリデータの送信を行う
ＲＯＭデバッガプログラムを設けたものである。
【０００６】また、請求項２の発明にかかるＣＰＵデバ
ッガは、前記コンピュータに、前記コマンドを受けて動
作する前記被試験ＣＰＵボードからのデータの表示を行
うディスプレイが接続したものである。
ッガは、前記コンピュータに、前記コマンドを受けて動
作する前記被試験ＣＰＵボードからのデータの表示を行
うディスプレイが接続したものである。
【０００７】また、請求項３の発明にかかるＣＰＵデバ
ッガは、前記被試験ＣＰＵボード上のＣＰＵの変更時
に、前記デバッガソフトウェアのＣＰＵ内部レジスタの
名称・構成の変更および前記被試験ＣＰＵボードのＲＯ
ＭデバッガプログラムのＣＰＵ内部レジスタの名称・構
成の変更を行うようにしたものである。
ッガは、前記被試験ＣＰＵボード上のＣＰＵの変更時
に、前記デバッガソフトウェアのＣＰＵ内部レジスタの
名称・構成の変更および前記被試験ＣＰＵボードのＲＯ
ＭデバッガプログラムのＣＰＵ内部レジスタの名称・構
成の変更を行うようにしたものである。
【０００８】また、請求項４の発明にかかるＣＰＵデバ
ッガは、前記デバッガソフトウェアからＲＯＭデバッガ
プログラムに送られるコマンドを、ユーザが作成したプ
ログラムを前記ＲＡＭユーザプログラムに転送するコマ
ンドとしたものである。
ッガは、前記デバッガソフトウェアからＲＯＭデバッガ
プログラムに送られるコマンドを、ユーザが作成したプ
ログラムを前記ＲＡＭユーザプログラムに転送するコマ
ンドとしたものである。
【０００９】
【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。図１はこの発明のＣＰＵデバッガ
を示すブロック図であり、同図において、１はパーソナ
ルコンピュータなどのコンピュータ、２はコンピュータ
１に設けられて、ユーザ操作に対応したコマンドを出力
するアプリケーションソフトウェアとしてのデバッガソ
フトウェア、３はＲＳ−２３２Ｃインタフェース、４は
これらのデバッガソフトウェア２やＲＳ−２３２Ｃイン
タフェースを制御するオペレーティングシステム、５は
ユーザ操作入力用のキーボード（またはマウス）、６は
表示器としてのディスプレイで、これらのキーボード５
およびディスプレイ６が前記オペレーティングシステム
に接続されている。
図について説明する。図１はこの発明のＣＰＵデバッガ
を示すブロック図であり、同図において、１はパーソナ
ルコンピュータなどのコンピュータ、２はコンピュータ
１に設けられて、ユーザ操作に対応したコマンドを出力
するアプリケーションソフトウェアとしてのデバッガソ
フトウェア、３はＲＳ−２３２Ｃインタフェース、４は
これらのデバッガソフトウェア２やＲＳ−２３２Ｃイン
タフェースを制御するオペレーティングシステム、５は
ユーザ操作入力用のキーボード（またはマウス）、６は
表示器としてのディスプレイで、これらのキーボード５
およびディスプレイ６が前記オペレーティングシステム
に接続されている。
【００１０】また、１１は被試験ＣＰＵボードで、これ
がＲＳ−２３２Ｃケーブル１２を介して前記ＲＳ−２３
２Ｃインタフェース３に接続されたＲＳ−２３２Ｃイン
タフェース１０を有する。また、９は各種制御およびデ
ータ処理を実行するマイクロプロセッサとしてのＣＰ
Ｕ、７は前記コンピュータ１のデバッガソフトウェア３
からのコマンドをＲＳ−２３２Ｃインタフェース１０を
介して受けて、被試験用ＣＰＵボード１１上で動作する
試験用のＲＡＭユーザプログラムのロード・ブレイクポ
イント・メモリデータの送信を行うＲＯＭデバッガプロ
グラムである。
がＲＳ−２３２Ｃケーブル１２を介して前記ＲＳ−２３
２Ｃインタフェース３に接続されたＲＳ−２３２Ｃイン
タフェース１０を有する。また、９は各種制御およびデ
ータ処理を実行するマイクロプロセッサとしてのＣＰ
Ｕ、７は前記コンピュータ１のデバッガソフトウェア３
からのコマンドをＲＳ−２３２Ｃインタフェース１０を
介して受けて、被試験用ＣＰＵボード１１上で動作する
試験用のＲＡＭユーザプログラムのロード・ブレイクポ
イント・メモリデータの送信を行うＲＯＭデバッガプロ
グラムである。
【００１１】なお、前記デバッガソフトウェア２から前
記ＲＯＭデバッガプログラム７に送られるコマンドは、
以下の（ア）〜（オ）に示すものであり、そのＲＯＭデ
バッガプログラム７はこれらのコマンドを受け動作す
る。（ア）ユーザプログラムの転送のコマンド：コンピ
ュータ１によりユーザが作成したユーザプログラムを被
試験ＣＰＵボード１１のＲＡＭユーザプログラム８に転
送するコマンドである。（イ）ユーザプログラムにおけ
るブレークポイントの転送のコマンド：ユーザプログラ
ムの中に設定されたブレークポイント部分を、ソフトウ
ェア割り込みのコードに変換し、これによってブレーク
ポイント部分を実行した場合に、ＣＰＵの動作を停止さ
せ、ブレークしたことをコンピュータ１に送出するコマ
ンドである。（ウ）ユーザプログラムの実行のコマン
ド：ユーザプログラムの実行を開始するコマンドであ
る。（エ）メモリ内容の表示のコマンド：ユーザが指定
したエリアのメモリデータをコンピュータ１に送信させ
るコマンドである。（オ）ＣＰＵ内部レジスタの表示の
コマンド：ＣＰＵ内部レジスタのデータをコンピュータ
１に送信させるコマンドである。
記ＲＯＭデバッガプログラム７に送られるコマンドは、
以下の（ア）〜（オ）に示すものであり、そのＲＯＭデ
バッガプログラム７はこれらのコマンドを受け動作す
る。（ア）ユーザプログラムの転送のコマンド：コンピ
ュータ１によりユーザが作成したユーザプログラムを被
試験ＣＰＵボード１１のＲＡＭユーザプログラム８に転
送するコマンドである。（イ）ユーザプログラムにおけ
るブレークポイントの転送のコマンド：ユーザプログラ
ムの中に設定されたブレークポイント部分を、ソフトウ
ェア割り込みのコードに変換し、これによってブレーク
ポイント部分を実行した場合に、ＣＰＵの動作を停止さ
せ、ブレークしたことをコンピュータ１に送出するコマ
ンドである。（ウ）ユーザプログラムの実行のコマン
ド：ユーザプログラムの実行を開始するコマンドであ
る。（エ）メモリ内容の表示のコマンド：ユーザが指定
したエリアのメモリデータをコンピュータ１に送信させ
るコマンドである。（オ）ＣＰＵ内部レジスタの表示の
コマンド：ＣＰＵ内部レジスタのデータをコンピュータ
１に送信させるコマンドである。
【００１２】次に、被試験ＣＰＵボード１１のデバッグ
作業の手順を説明する。まず、ユーザが作成したプログ
ラムを被試験ＣＰＵボード１１のＲＡＭユーザプログラ
ム８に転送し、このＲＡＭユーザプログラム８内のブレ
ークポイント（任意のアドレス）を設定し、ユーザプロ
グラムを実行する。このユーザプログラムの実行がブレ
ークポイントに至ると、そのユーザプログラムの実行が
停止され、そのステータスがＲＳ−２３２Ｃケーブル１
２を介してコンピュータ１へ返されて、ディスプレイ６
に表示される。そして、ユーザプログラムがブレークし
たことを認識することにより、ユーザプログラムの動作
確認をすることができる。また、前記のユーザプログラ
ムのブレークポイントの設定から、ステータスのディス
プレイへの表示を繰り返すことにより、デバッグ作業が
行われる。
作業の手順を説明する。まず、ユーザが作成したプログ
ラムを被試験ＣＰＵボード１１のＲＡＭユーザプログラ
ム８に転送し、このＲＡＭユーザプログラム８内のブレ
ークポイント（任意のアドレス）を設定し、ユーザプロ
グラムを実行する。このユーザプログラムの実行がブレ
ークポイントに至ると、そのユーザプログラムの実行が
停止され、そのステータスがＲＳ−２３２Ｃケーブル１
２を介してコンピュータ１へ返されて、ディスプレイ６
に表示される。そして、ユーザプログラムがブレークし
たことを認識することにより、ユーザプログラムの動作
確認をすることができる。また、前記のユーザプログラ
ムのブレークポイントの設定から、ステータスのディス
プレイへの表示を繰り返すことにより、デバッグ作業が
行われる。
【００１３】図２および図３は前記デバッグ作業を行う
場合におけるデバッガソフトウェア２の動作およびＲＯ
Ｍデバッガプログラム７の動作を示すフロー図である。
これによれば、まず、デバッガソフトウェア２がユーザ
によるキーボード５の操作を検出する（ステップＳ
１）。これはデバッガソフトウェア２からＲＯＭデバッ
ガプログラム７へ転送された前記コマンド（ア）〜
（オ）に対応した操作をユーザが行ったか否かを検出す
ることである。こうして、ユーザが操作を行った場合、
その操作に対応した前記コマンドがＲＳ−２３２Ｃイン
タフェース３を介してコンピュータ１から出力される
（ステップＳ２）。
場合におけるデバッガソフトウェア２の動作およびＲＯ
Ｍデバッガプログラム７の動作を示すフロー図である。
これによれば、まず、デバッガソフトウェア２がユーザ
によるキーボード５の操作を検出する（ステップＳ
１）。これはデバッガソフトウェア２からＲＯＭデバッ
ガプログラム７へ転送された前記コマンド（ア）〜
（オ）に対応した操作をユーザが行ったか否かを検出す
ることである。こうして、ユーザが操作を行った場合、
その操作に対応した前記コマンドがＲＳ−２３２Ｃイン
タフェース３を介してコンピュータ１から出力される
（ステップＳ２）。
【００１４】一方、コマンドの送出に対して、コンピュ
ータ１は被試験ＣＰＵボード１１からのステータスをＲ
Ｓ−２３２Ｃインタフェース３を介して検出すること
で、受信データの有無を検出し（ステップＳ３）、受信
データがあった場合には、このコンピュータ１に接続さ
れたディスプレイ６にステータスを表示する（ステップ
Ｓ４）。このステータスの表示は、受信データの種類に
応じて行う。一方、図３に示すように、ＲＯＭデバッガ
プログラム７ではＲＳ−２３２Ｃインタフェース１０を
介してコンピュータ１からの受信データとしてのコマン
ドがあるか否かを検出し（ステップＳ１１）、コマンド
があった場合は、そのコマンドによる処理を実行し（ス
テップＳ１２）、デバッガソフトウェア２とＲＯＭデバ
ッガプログラム７との間の前記コマンド（ア）〜（オ）
に対応した前記デバッグ作業を実行する。次に、各コマ
ンドに対応したステータスをＲＳ−２３２Ｃインタフェ
ース１０を介してコンピュータ１に送信し、以後、ステ
ップＳ１１以下の処理を繰り返すこととなる。
ータ１は被試験ＣＰＵボード１１からのステータスをＲ
Ｓ−２３２Ｃインタフェース３を介して検出すること
で、受信データの有無を検出し（ステップＳ３）、受信
データがあった場合には、このコンピュータ１に接続さ
れたディスプレイ６にステータスを表示する（ステップ
Ｓ４）。このステータスの表示は、受信データの種類に
応じて行う。一方、図３に示すように、ＲＯＭデバッガ
プログラム７ではＲＳ−２３２Ｃインタフェース１０を
介してコンピュータ１からの受信データとしてのコマン
ドがあるか否かを検出し（ステップＳ１１）、コマンド
があった場合は、そのコマンドによる処理を実行し（ス
テップＳ１２）、デバッガソフトウェア２とＲＯＭデバ
ッガプログラム７との間の前記コマンド（ア）〜（オ）
に対応した前記デバッグ作業を実行する。次に、各コマ
ンドに対応したステータスをＲＳ−２３２Ｃインタフェ
ース１０を介してコンピュータ１に送信し、以後、ステ
ップＳ１１以下の処理を繰り返すこととなる。
【００１５】このようにして、被試験ＣＰＵボード１１
のＣＰＵ９が新たなものに変えられた場合には、ソフト
ウェアの変更のみで、具体的にはコンピュータ１におけ
るデバッガソフトウェア２および被試験ＣＰＵボード１
１におけるＲＯＭデバッガプログラム７のＣＰＵ内部レ
ジスタの名称の構成，メモリ・Ｉ／Ｏ空間のアドレス，
ブレークポイントのアドレスの変更のみで、デバッグ可
能となるものである。
のＣＰＵ９が新たなものに変えられた場合には、ソフト
ウェアの変更のみで、具体的にはコンピュータ１におけ
るデバッガソフトウェア２および被試験ＣＰＵボード１
１におけるＲＯＭデバッガプログラム７のＣＰＵ内部レ
ジスタの名称の構成，メモリ・Ｉ／Ｏ空間のアドレス，
ブレークポイントのアドレスの変更のみで、デバッグ可
能となるものである。
【００１６】
【発明の効果】以上のように、この発明によれば、コン
ピュータにユーザ操作に対応したコマンドを出力するデ
バッガソフトウェアを設け、前記コンピュータにＲＳ−
２３２Ｃケーブルを介して接続された被試験ＣＰＵボー
ドに、前記コマンドを受けて試験用のＲＡＭユーザプロ
グラムのロード・ブレイクポイント・メモリデータの送
信を行うＲＯＭデバッガプログラムを設けたので、被試
験ＣＰＵボード上のＣＰＵのプログラムを、専用のハー
ドウェアを用いずに、ソフトウェアの変更のみで、ま
た、ＣＰＵの型名，品種などに関わりなく同じ環境でデ
バッグを行うことができるという効果が得られる。
ピュータにユーザ操作に対応したコマンドを出力するデ
バッガソフトウェアを設け、前記コンピュータにＲＳ−
２３２Ｃケーブルを介して接続された被試験ＣＰＵボー
ドに、前記コマンドを受けて試験用のＲＡＭユーザプロ
グラムのロード・ブレイクポイント・メモリデータの送
信を行うＲＯＭデバッガプログラムを設けたので、被試
験ＣＰＵボード上のＣＰＵのプログラムを、専用のハー
ドウェアを用いずに、ソフトウェアの変更のみで、ま
た、ＣＰＵの型名，品種などに関わりなく同じ環境でデ
バッグを行うことができるという効果が得られる。
【図１】 この発明の実施の一形態によるＣＰＵデバッ
ガを示すブロック図である。
ガを示すブロック図である。
【図２】 図１におけるデバッガソフトウェアの動作手
順を示すフロー図である。
順を示すフロー図である。
【図３】 図１におけるＲＯＭデバッガプログラムの動
作手順を示すフロー図である。
作手順を示すフロー図である。
１ コンピュータ ２ デバッガソフトウェア ６ ディスプレイ ７ ＲＯＭデバッガプログラム ８ ＲＡＭユーザプログラム ９ マイクロプロセッサ（ＣＰＵ） １１ 被試験ＣＰＵボード １２ ＲＳ−２３２Ｃケーブル
Claims (4)
- 【請求項１】 コンピュータにユーザ操作に対応したコ
マンドを出力するデバッガソフトウェアを設け、 前記コンピュータにＲＳ−２３２Ｃケーブルを介して接
続された被試験ＣＰＵボードに、前記コマンドを受けて
試験用のＲＡＭユーザプログラムのロード・ブレイクポ
イント・メモリデータの送信を行うＲＯＭデバッガプロ
グラムを設けたことを特徴とするＣＰＵデバッガ。 - 【請求項２】 前記コンピュータには、前記コマンドを
受けて動作する前記被試験ＣＰＵボードからのデータの
表示を行うディスプレイが接続されていることを特徴と
する請求項１に記載のＣＰＵデバッガ。 - 【請求項３】 前記被試験ＣＰＵボード上のＣＰＵの変
更時に、前記デバッガソフトウェアのＣＰＵ内部レジス
タの名称・構成の変更および前記被試験ＣＰＵボードの
ＲＯＭデバッガプログラムのＣＰＵ内部レジスタの名称
・構成の変更が行われることを特徴とする請求項１に記
載のＣＰＵデバッガ。 - 【請求項４】 前記デバッガソフトウェアからＲＯＭデ
バッガプログラムに送られるコマンドは、ユーザが作成
したプログラムを前記ＲＡＭユーザプログラムに転送す
るコマンドであることを特徴とする請求項１に記載のＣ
ＰＵデバッガ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014950A JP2000215079A (ja) | 1999-01-22 | 1999-01-22 | Ｃｐｕデバッガ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11014950A JP2000215079A (ja) | 1999-01-22 | 1999-01-22 | Ｃｐｕデバッガ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215079A true JP2000215079A (ja) | 2000-08-04 |
Family
ID=11875264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11014950A Pending JP2000215079A (ja) | 1999-01-22 | 1999-01-22 | Ｃｐｕデバッガ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000215079A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007008244A1 (de) * | 2007-02-20 | 2008-09-04 | Fujitsu Siemens Computers Gmbh | Computersystem, Diagnoseverfahren und Computerprogrammprodukt |
| KR101743836B1 (ko) * | 2015-10-22 | 2017-06-07 | 엘에스산전 주식회사 | 범용 마이크로 프로세서를 이용한 plc의 디버깅 방법 |
-
1999
- 1999-01-22 JP JP11014950A patent/JP2000215079A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007008244A1 (de) * | 2007-02-20 | 2008-09-04 | Fujitsu Siemens Computers Gmbh | Computersystem, Diagnoseverfahren und Computerprogrammprodukt |
| KR101743836B1 (ko) * | 2015-10-22 | 2017-06-07 | 엘에스산전 주식회사 | 범용 마이크로 프로세서를 이용한 plc의 디버깅 방법 |
| US10041998B2 (en) | 2015-10-22 | 2018-08-07 | Lsis Co., Ltd. | Method of debugging PLC by using general-purpose microprocessor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5978584A (en) | Debugging apparatus for debugging a program by changing hardware environments without changing program operation state | |
| US8898638B1 (en) | Method and system for remote software debugging | |
| US7945899B2 (en) | Method and system for remote software testing | |
| JPH05506119A (ja) | 回路内エミュレータ | |
| US7412625B2 (en) | Method and system for remote software debugging | |
| JPH0728670A (ja) | 情報処理装置 | |
| US20030120970A1 (en) | Method and apparatus for debugging an electronic product using an internal I/O port | |
| JP2000215079A (ja) | Ｃｐｕデバッガ | |
| JP4024026B2 (ja) | 半導体装置および評価装置 | |
| US20050060617A1 (en) | Device for debugging and method thereof | |
| US20020188813A1 (en) | On-chip hardware breakpoint generator with comprehensive memory operation detection | |
| JPH11272494A (ja) | ワイドバンドスイッチファームウエアのデバック／コシミュレーション方式 | |
| KR20080013528A (ko) | 통합 프로토타이핑 방법 | |
| JP4562439B2 (ja) | プログラム検証システムおよびプログラム検証システム制御用コンピュータプログラム | |
| JP2006293560A (ja) | デバッグシステムおよびデバッグ方法 | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| KR100200712B1 (ko) | 노-타겟 시스템의 프로그램 디버깅 장치 | |
| US11698875B2 (en) | IC, monitoring system and monitoring method thereof | |
| CN115098402B (zh) | 调试方法以及调试装置 | |
| JPH0550016B2 (ja) | ||
| JPS6310456B2 (ja) | ||
| JPS63271542A (ja) | Ｒｏｍデバツガ | |
| JPH07191874A (ja) | インサーキット・エミュレータ | |
| JP3398178B2 (ja) | シミュレータ | |
| JPH06175844A (ja) | ソフトウェアの開発方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001003 |