JP2006293560A - デバッグシステムおよびデバッグ方法 - Google Patents

Abstract

【課題】 プログラムの実行を止めることなく複数の評価対象データの表示を行うことができるデバッグシステムおよびデバッグ方法を提供する。
【解決手段】 デバッガ２は、評価条件設定部２１に設定された評価条件にもとづいてアドレス指定部２２で生成したアドレスデータをＭＣＵ１のメモリ監視部１２へ送信する。メモリ監視部１２は、メモリ１１の指定されたアドレスへのアクセスを監視し、アクセスが発生するとそのアドレスのデータをＤＭＡ転送により送信バッファメモリ１４へ転送し、デバッガ２の受信メモリ２４へ送信する。受信メモリ２４に格納されたデータは、データ分類部２５によって評価条件ごとに分類され表作成部２６によってデータ発生履歴表にその発生順に並べられる。データ発生履歴表の表示は表示制御部２７によって制御される。
【選択図】 図１

Description

本発明は、デバッグシステムおよびデバッグ方法に関し、特にマイクロプロセッサに搭載されるプログラムのデバッグを行うためのデバッグシステムおよびデバッグ方法に関する。

マイクロプロセッサを組み込んだシステムのソフトウェア開発には、従来からＩＣＥ（In-circuit Emulator）が幅広く用いられてきた。しかし、半導体の微細加工技術の進歩により、マイクロプロセッサの高速・大規模化、多様化が進み、ＣＰＵの周辺機能を取り込むいわゆる１チップ化が進展するにつれ、ＩＣＥもいっそう複雑になり、その開発はコストと時間がかかるようになった。また、ＣＰＵのライフサイクルが短くなる傾向もあり、従来型のＩＣＥでは市場の要求に応えることが難しくなってきた。そこで、最近では、マイクロプロセッサ自身にデバッグ機能を埋め込むオンチップデバッグ方式が用いられることが多くなってきた。

このようなオンチップデバッグ方式を採用したマイクロプロセッサのデバッグを行う場合、マイクロプロセッサを通信回線でパーソナルコンピュータなどのホストコンピュータに接続し、このホストコンピュータに搭載したデバッガと称されるデバッグ用ソフトウェアでマイクロプロセッサに搭載されている評価対象のプログラムの実行を制御し、そのプログラム実行途中のマイクロプロセッサのメモリの値などを読み取ってホストコンピュータの画面上に表示することが行われる。この画面の表示を目視でチェックすることで、プログラムが正しく実行されているかどうかの評価が行われる。

そのため、デバッガに予めブレークポイントやイベントトリガなどの条件を設定しておき、プログラムの実行中にその条件に合致する事象が発生したら、デバッガがプログラムの実行を一時停止して、指定したデータが画面に表示されるようにすることが行われている（例えば、特許文献１参照。）。

しかし、このような従来のデバッグの方法では、複数のデータの確認が必要なときには、それぞれの確認内容に応じてブレークポイントやイベントトリガなどを設定し、その条件に合致する事象が発生するたびにプログラムの実行を止めてそれぞれのデータの表示を行う必要があった。そのため、１つのプログラムのデバッグの実行およびプログラムの評価に時間がかかるという問題があった。
特開２００２−２０２９００号公報 （第３−５ページ、図１）

そこで、本発明の目的は、プログラムの実行を止めることなく複数の評価対象データの表示を行うことができるデバッグシステムおよびデバッグ方法を提供することにある。

本発明の一態様によれば、デバッグ対象のプログラムが実行されるＭＣＵと、前記プログラムのデバッグの実行を制御し前記プログラムの実行状況を表示するデバッガと、前記ＭＣＵと前記デバッガ間で相互に通信を行うための通信手段とを具備し、前記ＭＣＵは、前記プログラムの実行中に前記デバッガにより予め指定されたイベントが発生するごとにその実行結果を前記通信手段を介して前記デバッガへ送信し、前記デバッガは、受信した前記実行結果を前記プログラムの評価条件ごとに分類してデータ発生履歴を作成し、前記ＭＣＵに前記プログラムを実行させながら前記データ発生履歴を表示することを特徴とするデバッグシステムが提供される。

また、本発明の別の一態様によれば、デバッグ対象のプログラムが実行されるＭＣＵと、前記プログラムのデバッグの実行を制御し前記プログラムの実行状況を表示するデバッガと、前記ＭＣＵと前記デバッガ間で相互に通信を行うための通信手段とを具備し、前記ＭＣＵは、デバッグ対象のプログラムの実行で生成されるデータが書き込まれるメモリの予め前記デバッガにより指定されたアドレスへのアクセスを常に監視するメモリ監視手段と、前記監視しているアクセスが発生して前記メモリのデータが更新されたときに、前記メモリ監視手段からのＤＭＡ要求によりその更新されたデータが前記メモリから書き込まれる送信バッファメモリと、前記送信バッファメモリのデータを前記通信手段を介して前記デバッガへ送信する送信手段とを備え、前記デバッガは、プログラムの実行結果を評価するための条件を設定する評価条件設定手段と、前記評価条件設定手段で設定された評価条件にもとづいて前記ＭＣＵの前記メモリ監視手段へ監視すべきアドレスを指定するアドレス指定手段と前記ＭＣＵから送信されたデータを格納する受信メモリと、前記受信メモリに格納されたデータを前記評価条件ごとに分類するデータ分類手段と、前記データ分類手段により分類されて送付された前記データを発生順に表形式で並べてそれぞれの評価条件ごとのデータ発生履歴表を作成する表作成手段と、前記データ発生履歴表の表示を制御する表示制御手段とを備え、前記ＭＣＵが前記プログラムの実行を進めているときに前記デバッガが前記データ発生履歴表を表示することを特徴とするデバッグシステムが提供される。

さらに、本発明の一態様によれば、デバッグ対象のプログラムを実行するＭＣＵに対して、前記プログラムが実行されたときに生成されるデータが書き込まれるメモリのアドレスのうち前記プログラムの実行結果の評価を行うためにアクセスの監視が必要なアドレスを予め設定された評価条件にもとづいてデバッガにより指定し、前記指定したアドレスへのアクセスが発生し前記メモリのデータが更新されたときに、その更新されたデータを前記メモリから前記ＭＣＵの送信バッファメモリへ書き込み、前記送信バッファメモリのデータを通信手段を介して前記デバッガへ送信して前記デバッガの受信メモリに格納し、前記受信メモリに格納されたデータを前記評価条件ごとに分類し、発生順に表形式で並べてそれぞれの評価条件ごとのデータ発生履歴表を作成し、前記ＭＣＵが前記プログラムの実行を進めているときに前記デバッガが前記データ発生履歴表を表示することを特徴とするデバッグ方法が提供される。

本発明によれば、デバッグ中にデバッグ対象のプログラムの実行を止めることなく複数の評価対象データの表示を行うことができるので、評価時間の短縮を図ることができる。また、評価対象データの発生履歴を表示させることができるので、評価漏れを防ぐことができる。

以下、本発明の実施例を図面を参照して説明する。

図１は、本発明の実施例１に係るデバッグシステムの構成の例を示すブロック図である。

本実施例のデバッグシステム１００は、ＥＪＴＡＧ（エンハンストＪＴＡＧ）仕様のオンチップデバッグ機能を持ちデバッグ対象のプログラムが実行されるＭＣＵ１と、デバッグの実行制御やＭＣＵ１におけるプログラムの実行状況の表示などを行うデバッガ２と、ＭＣＵ１とデバッガ２の間に挿入されてＭＣＵ１とデバッガ２との間で送受信されるデータをＭＣＵ１およびデバッガ２それぞれのデータフォーマットへの変換を行いながら通信するＥＪＴＡＧプローブ３とを有する。

ＭＣＵ１は、バウンダリスキャンテスト方式のＪＴＡＧを拡張したＥＪＴＡＧ仕様に準拠したオンチップデバッグ機能を有し、デバッグ対象のプログラムを実行したときに生成されるデータが書き込まれるメモリ１１と、メモリ１１へのアクセスのうちデバッガ２により指定されたアドレスへのアクセスを監視するメモリ監視部１２と、メモリ監視部１２が監視しているアドレスへのアクセスが発生したときにメモリ監視部１２からの要求を受けて該当のアドレスのデータをメモリ１からＤＭＡ（Direct Memory Access）転送するＤＭＡコントローラ１３と、ＤＭＡコントローラ１３により転送されたデータが格納される送信バッファメモリ１４と、ＥＪＴＡＧ仕様のテスト用入出力端子を含みＥＪＴＡＧプローブ３との通信を行うＥＪＴＡＧＴＡＰ（ＥＪＴＡＧ Test Access Point）１５とを有する。

送信バッファメモリ１４に格納されたデータは、このＥＪＴＡＧＴＡＰ１５から出力され、ＥＪＴＡＧプローブ３を経由してデバッガ２へ送信される。また、デバッガ２から出力されたメモリ監視部１２への指定アドレスデータは、ＥＪＴＡＧプローブ３を経由してＥＪＴＡＧＴＡＰ１５で受信され、メモリ監視部１２へ入力される。

デバッガ２は、デバッグ対象のプログラムで使用されているシンボルの中で評価を行いたいシンボルおよびそのシンボルの値を評価したいイベントなどのプログラム評価条件が外部から入力されてデバッグの評価条件として設定される評価条件設定部２１と、プログラム評価に必要なデータをメモリ１１から取得するために評価条件設定部２１に設定された評価条件にしたがってメモリ１１のアドレスを指定するアドレス指定部２２と、アドレス指定部２２により指定されたアドレスデータをＥＪＴＡＧプローブ３を経由してＭＣＵ１へ送信するためにＥＪＴＡＧプローブ３とのインターフェイスを行うインターフェイス部２３とを有する。

さらに、デバッガ２は、ＥＪＴＡＧプローブ３を経由しインターフェイス部２３を介して受信したＭＣＵ１の送信バッファメモリ１４から送信されたデータを格納する受信バッファ２４と、受信バッファ２４に格納されたデータを評価条件設定部２１に設定された評価条件すなわち指定されたシンボルとそのイベントにもとづいて分類するデータ分類部２５と、データ分類部２５で分類されたデータをその分類されたデータごとに発生順に並べて評価条件ごとのデータ発生履歴表を作成する表作成部２６と、表作成部２６で作成されたデータ発生履歴表を例えば表示装置に表示するための制御を行う表示制御部２７とを有する。

ここで、表作成部２６で作成される表にはそれぞれ固有の表番号が与えられており、表示したい表の番号を表示制御部２７へ入力することにより、任意の表を指定して表示することができる。

図２は、デバッガ２の表作成部２６で作成されるデータ発生履歴表の作成例を示す図である。

ここでは、評価条件の入力により、評価を行いたいシンボルとしてｖｓＴｉｍｅｒ_ｃｈｅｃｋが設定され、評価したいイベントとしてＤａｔａ = ｗｒｉｔｅが設定された例を示している。

図２（ａ）は、上述した評価条件にもとづいて指定されたアドレスをメモリ監視部１２が監視しているときに、時刻０．００５でメモリ１１へ最初の書き込み（ｗｒｉｔｅ）が発生したときに作成されたデータ発生履歴表の例を示している。この場合のデータ発生履歴表の動作は次のように行われる。

時刻０．００５でメモリ１１への書き込みが発生すると、そのアドレス値とそのときのメモリ１１のデータ「１０」および発生時刻データがＤＭＡコントローラ１３を介して送信バッファメモリ１４へ転送される。このデータは、ＥＪＴＡＧＴＡＰ１５、ＥＪＴＡＧプローブ３、インターフェイス部２３を介して受信メモリ２４へ送信され、受信メモリ２４に格納される。

受信メモリ２４に格納されたデータは、そのアドレス値をもとにデータ分類部２５で評価条件設定部２１に設定されている評価条件と照合されて、評価条件ごとに分類される。

データ分類部２５で分類されたデータは、表作成部２６へ送られ、評価条件ごとに用意される表にその発生順にその発生時刻とともに記録される。それぞれの表には、それぞれ固有の表番号が付与される。ここでは、上述の評価条件（シンボル：ｖｓＴｉｍｅｒ_ｃｈｅｃｋ、イベント：Ｄａｔａ = ｗｒｉｔｅ）に対して表番号（Ｔａｂｌｅ Ｎｏ．）「１」が付与されているものとする。

このようにして作成された図２（ａ）に示す表には、表番号（Ｔａｂｌｅ Ｎｏ．＝１）、イベント名（Ｄａｔａ = ｗｒｉｔｅ）、シンボル名（ｖｓＴｉｍｅｒ_ｃｈｅｃｋ）が記載され、１番目に取得したデータ「１０」が書き込み発生時刻「０．００５」とともに記録される。

このようにしてデバッガ２においてデータ発生履歴表が作成されている間も、ＭＣＵ１はプログラムの実行を続けている。そして、時刻０．００８でメモリ１１への２回目のアクセスが発生すると、上述した動作が繰り返されて、このときメモリ１１から取得したデータ「９」および発生時刻データが表番号「１」のデータ発生履歴表に追加される。

図２（ｂ）に２番目のデータが記録された表番号「１」のデータ発生履歴表を示す。図２（ｂ）に示すように、２番目に取得したデータ「９」がアクセス発生時刻「０．００８」とともに１番目のデータの下に記録される。

同様にして、３番目に発生したアクセスで取得されたデータが追加記録された表番号「１」のデータ発生履歴表を図２（ｃ）に示す。図２（ｃ）には、３番目に取得したデータ「１０」がアクセス発生時刻「０．００９」とともに２番目のデータの下に記録される。

このようにして、データ発生履歴表には、メモリ監視部１２が監視しているアドレスへのアクセスが発生するごとにそのときのメモリ１１のデータがアクセス発生時刻とともに記録されるので、設定した評価条件におけるメモリ１１のデータ発生の履歴をトレースすることができる。

図３は、本実施例のデバッガ２で生成されたデータ発生履歴表を表示装置（図示せず）の表示画面に表示させたときの表示例である。図３では、表番号入力により、表番号「１」、「３」、「７」を指定して表示させたときの例を示している。

図３に示すように、本実施例のデバッガシステム１００では、評価を行いたいシンボルとイベントの組み合わせからなる評価条件を複数設定して、それぞれの評価条件におけるデータ発生履歴表を作成し、その中から表番号を指定することにより任意のデータ発生履歴表を表示させることができる。また、複数のデータ発生履歴表を同時に表示させることができる。これにより、関連付けて評価したいシンボル間のデータ発生の関係を見比べて評価したり、同じシンボルで異なるイベント間のデータ発生の関係を見比べて評価したりすることができる。

次に、本実施例のデバッグシステム１００を用いてデバッグを行う方法を図４および図５のフロー図を用いて説明する。

デバッグの開始にあたっては、先ず、どのシンボルのどのイベントを評価したいかという評価条件を評価条件設定部２１へ入力する。このとき、複数の評価条件を設定したい場合は、それぞれの評価条件を入力する（ステップＳ０１）。

この評価条件の設定にしたがって、メモリ１１へのアクセスを監視すべきアドレスがアドレス指定部２２で指定され、そのアドレスデータがメモリ監視部１２へ送信される（ステップＳ０２）。

ここで、ＭＣＵ１で評価対象のプログラムの実行を開始する（ステップＳ０３）。

プログラムの実行中、メモリ監視部１２は、メモリ１１の指定されたアドレスへのアクセスが発生したかどうかを監視する（ステップＳ０４）。監視アドレスへのアクセスがない場合（ＮＯ）、そのままプログラムの実行が続行される。

監視アドレスにアクセスが発生した場合（ＹＥＳ）、そのアドレス値とメモリ１１のデータおよび発生時刻データが送信バッファメモリ１４へＤＭＡ転送される（ステップＳ０５）。送信バッファメモリ１４へＤＭＡ転送が終了するとプログラムの実行が続行される。

送信バッファメモリ１４へ転送されたデータは、ＥＪＴＡＧＴＡＰ１１５、ＥＪＴＡＧプローブ３を介してデバッガ２へ送信される（ステップＳ０６）。

デバッガ２へ送信されたデータは受信メモリ２４に格納される（ステップＳ０７）。

受信メモリ２４に格納されたデータは、データ分類部２５にて、そこに記録されたアドレス値をもとに評価条件設定部２１に設定された評価条件と照合され、評価条件ごとに分類される（ステップＳ０８）。

データ分類部２５にて分類されたデータは、表作成部２６にて、評価条件ごとに用意される表にその発生順に記録される。それぞれの表には、それぞれ固有の表番号が付与される（ステップＳ０９）。

デバッグを行うときにある評価条件のデータ発生履歴表を見たいときは、そのデータ発生履歴表の表番号を指定する（ステップＳ１０）。

すると、番号を指定したデータ発生履歴表が、例えば表示画面に表示される（ステップＳ１１）。このとき、表示されるデータ発生履歴表はプログラムの実行の進行に従って随時更新される。したがって、このデータ発生履歴表の観測を行うことで、プログラムの実行に異常があった場合は、直ちにその異常を検知することができる。

また、デバッグの途中で表示するデータ発生履歴表の指定を変更することが可能である（ステップＳ１２）。表示するデータ発生履歴表の指定を変更したい場合は（ＹＥＳ）、ステップＳ１０に戻って表番号の指定を再度行う。これにより、１回のプログラムの実行中に、異なる評価条件に対するデバッグを同時に行うことができる。

表示するデータ発生履歴表の指定の変更が必要ない場合は（ＮＯ）、そのまま、データ発生履歴表の表示を継続する（ステップＳ１３）。

このような本実施例のデバッグシステムおよびデバッグ方法によれば、プログラムの実行中に評価対象のデータの発生履歴表が作成され、また表示されるので、このデータ発生履歴表を解析することによりプログラムの実行中にそのプログラムのデバッグを行うことができる。また、複数の評価条件のデータ発生履歴表を同時に表示することができるので、複数の項目のデバッグを同時に実行でき、プログラムの評価時間の短縮を図ることができる。また、評価対象のデータの発生履歴が表示されるので、データの見落としを少なくすることができ、評価漏れを防ぐことができる。

図６は、本発明の実施例２に係るデバッグシステムの構成の例を示すブロック図である。本実施例のデバッグシステム２００は、図１に示した実施例１のデバッグシステム１００のデバッガ２に更新許可／不許可部２８を加え、デバッガ２Ａとしたものである。そこで、図６において、図１に示したブロックと同一の機能のブロックには図１と同一の符号を付与し、ここではその詳細な説明を省略する。

更新許可／不許可部２８は、更新許可／不許可指定入力の指示に従って、表作成部２６で作成されるデータ発生履歴表のデータを更新するかしないかを切り換える。更新許可が指定されているときは、データ分類部２５から出力されるデータをデータ発生履歴表に追加し、更新不許可が指定されているときは、データ分類部２５から出力されるデータをデータ発生履歴表に追加しない。また、この更新するかしないかの切り換えは、表番号入力によりデータ発生履歴表ごとに設定することができる。

これにより、例えばデータの更新頻度が高くて表示されるデータ発生履歴表が頻繁に書き換わって視認しにくい場合など、ある時刻でデータの更新を止めて現在表示されている内容でデバッグを行うようにすることができる。同じプログラム動作が繰り返し実行される場合など、その１回の動作が表示されれば十分にデバッグが行えるので、このような場合、データ発生履歴表のデータの更新を途中で止めた方がデバッグ作業を行いやすい。

また、表ごとにデータ発生履歴表のデータを更新するかしないかを切り換えることが可能なことにより、異なる入力データに対するプログラム実行結果の違いの比較を行うことができる。

例えば、同じ評価条件で作成される表番号「１」と表番号「１０」の２つのデータ発生履歴表を作り、入力データ値を変えてプログラムを２回実行するとき、２回目の実行にあたっては、表番号「１」はデータ更新不許可、表番号「１０」はデータ更新許可と指定する。これにより、表番号「１」のデータ発生履歴表には１回目のプログラム実行結果が残り、表番号「１０」のデータ発生履歴表には２回目のプログラム実行結果が記録される。

図７は、このようにして作成した表番号「１」のデータ発生履歴表と表番号「１０」のデータ発生履歴表を並べて表示した例である。

この２つの表のデータを比較することにより、入力データ値の変化に対してプログラムが正常に動作しているかどうかを評価することができる。

このような本実施例のデバッグシステムによれば、データ発生履歴表の更新を停止することができるので、表示されるデータ発生履歴表の確認が行いやすくなる。また、プログラムの実行履歴を保存しておくことができるので、プログラムの実行条件を変えたときなどの実行結果の比較を容易に行うことができる。

なお、上述の各実施例では、ＭＣＵのオンチップデバッグ機能はＥＪＴＡＧ方式に準拠したものとしたが、Ｎ−ｗｉｒｅ方式などの他の方式に準拠したものであってもよい。また、ＭＣＵに接続するプローブは、ＭＣＵのオンチップデバッグ方式に合わせて、それぞれの方式に適合したものを用いるものとする。

本発明の実施例1に係るデバッグシステムの構成の例を示すブロック図。 本発明の実施例1に係るデバッグシステムで作成されるデータ発生履歴表の例を示す図。 本発明の実施例1に係るデバッグシステムで作成されるデータ発生履歴表の表示例を示す図。 本発明の実施例1に係るデバッグシステムを用いて行うデバッグ方法の例を示すフロー図。 本発明の実施例1に係るデバッグシステムを用いて行うデバッグ方法の例を示すフロー図。 本発明の実施例２に係るデバッグシステムの構成の例を示すブロック図。 本発明の実施例２に係るデバッグシステムで作成されるデータ発生履歴表の表示例を示す図。

符号の説明

１ ＭＣＵ
２、２Ａ デバッガ
３ ＥＪＴＡＧプローブ
１１ メモリ
１２ メモリ監視部
１３ ＤＭＡコントローラ
１４ 送信バッファメモリ
１５ ＥＪＴＡＧＴＡＰ
２１ 評価条件設定部
２２ アドレス指定部
２３ インターフェイス部
２４ 受信メモリ
２５ データ分類部
２６ 表作成部
２７ 表示制御部
２８ 更新許可／不許可部
１００、２００ デバッグシステム

Claims (5)

1. デバッグ対象のプログラムが実行されるＭＣＵと、
   前記プログラムのデバッグの実行を制御し前記プログラムの実行状況を表示するデバッガと、
   前記ＭＣＵと前記デバッガ間で相互に通信を行うための通信手段と
   を具備し、
   前記ＭＣＵは、前記プログラムの実行中に前記デバッガにより予め指定されたイベントが発生するごとにその実行結果を前記通信手段を介して前記デバッガへ送信し、
   前記デバッガは、受信した前記実行結果を前記プログラムの評価条件ごとに分類してデータ発生履歴を作成し、前記ＭＣＵに前記プログラムを実行させながら前記データ発生履歴を表示することを特徴とするデバッグシステム。
2. デバッグ対象のプログラムが実行されるＭＣＵと、
   前記プログラムのデバッグの実行を制御し前記プログラムの実行状況を表示するデバッガと、
   前記ＭＣＵと前記デバッガ間で相互に通信を行うための通信手段と
   を具備し、
   前記ＭＣＵは、
   デバッグ対象のプログラムの実行で生成されるデータが書き込まれるメモリの予め前記デバッガにより指定されたアドレスへのアクセスを常に監視するメモリ監視手段と、
   前記監視しているアクセスが発生して前記メモリのデータが更新されたときに、前記メモリ監視手段からのＤＭＡ要求によりその更新されたデータが前記メモリから書き込まれる送信バッファメモリと、
   前記送信バッファメモリのデータを前記通信手段を介して前記デバッガへ送信する送信手段と
   を備え、
   前記デバッガは、
   プログラムの実行結果を評価するための条件を設定する評価条件設定手段と、
   前記評価条件設定手段で設定された評価条件にもとづいて前記ＭＣＵの前記メモリ監視手段へ監視すべきアドレスを指定するアドレス指定手段と
   前記ＭＣＵから送信されたデータを格納する受信メモリと、
   前記受信メモリに格納されたデータを前記評価条件ごとに分類するデータ分類手段と、
   前記データ分類手段により分類されて送付された前記データを発生順に表形式で並べてそれぞれの評価条件ごとのデータ発生履歴表を作成する表作成手段と、
   前記データ発生履歴表の表示を制御する表示制御手段と
   を備え、
   前記ＭＣＵが前記プログラムの実行を進めているときに前記デバッガが前記データ発生履歴表を表示することを特徴とするデバッグシステム。
3. 前記デバッガは、前記データ発生履歴表のデータ更新を許可するかどうかを設定する更新許可／不許可設定手段をさらに有し、前記更新許可／不許可設定手段により更新許可が設定されているときは、前記ＭＣＵによる前記プログラムの実行中に前記ＭＣＵから新しいデータが送られるごとに前記データ発生履歴表の内容を更新して表示することを特徴とする請求項2に記載のデバッグシステム。
4. 前記表示制御手段は、前記発生履歴表作成手段により前記評価条件ごとに作成された複数のデータ発生履歴表の中から外部入力により指定されたデータ発生履歴表を表示することを特徴とする請求項2または３に記載のデバッグシステム。
5. デバッグ対象のプログラムを実行するＭＣＵに対して、前記プログラムが実行されたときに生成されるデータが書き込まれるメモリのアドレスのうち前記プログラムの実行結果の評価を行うためにアクセスの監視が必要なアドレスを予め設定された評価条件にもとづいてデバッガにより指定し、
   前記指定したアドレスへのアクセスが発生し前記メモリのデータが更新されたときに、その更新されたデータを前記メモリから前記ＭＣＵの送信バッファメモリへ書き込み、
   前記送信バッファメモリのデータを通信手段を介して前記デバッガへ送信して前記デバッガの受信メモリに格納し、
   前記受信メモリに格納されたデータを前記評価条件ごとに分類し、
   発生順に表形式で並べてそれぞれの評価条件ごとのデータ発生履歴表を作成し、
   前記ＭＣＵが前記プログラムの実行を進めているときに前記デバッガが前記データ発生履歴表を表示することを特徴とするデバッグ方法。

Images