JP4344147B2 - コンピュータの拡張機能検査装置 - Google Patents
コンピュータの拡張機能検査装置 Download PDFInfo
- Publication number
- JP4344147B2 JP4344147B2 JP2003042045A JP2003042045A JP4344147B2 JP 4344147 B2 JP4344147 B2 JP 4344147B2 JP 2003042045 A JP2003042045 A JP 2003042045A JP 2003042045 A JP2003042045 A JP 2003042045A JP 4344147 B2 JP4344147 B2 JP 4344147B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- board
- add
- pci
- pci bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワークステーション等のコンピュータの多くが採用している米国のインテル社が開発した高速バスインタフェース規格であるＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩという。）のＰＣＩスロットに装着してコンピュータの機能を拡張するアドインボードの動作の検査に用いるコンピュータの拡張機能検査装置に関する。
【０００２】
【従来の技術】
一般に、ＰＣＩを採用したコンピュータは、標準的な機能を装備して販売され、購買者は必要に応じてコンピュータの機能を拡張するためのアドインボード、例えばコンピュータをＬＡＮによるネットワークへ接続するためのＬＡＮボードや画像圧縮等の画像処理を行う画像処理ボードを購入し、これをコンピュータのＰＣＩスロットに装着してその機能を拡張している。
【０００３】
このため、アドインボードの製造者は、アドインボードが正常に動作することを保証する必要があり、アドインボードの開発時にその動作を監視して誤動作等を検出し、その内容を適宜修正、改良して正常に動作するアドインボードを製造し、販売している。
従来のアドインボードの開発時の動作を検査するための拡張機能検査装置は、外部に接続したホストコンピュータからの動作命令プログラムに従って動作するエミュレータ装置を組込んだボードをＰＣＩスロットに装着し、アドインボードの解析およびデバッグを行っている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平９−１８５５２１号公報（主に第３−４頁【０００９】−【００１３】、第２図、第３図）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、外部装置に記録された開発すべきアドインボードに実行させたい回路の動作を含む動作を命令する動作命令プログラムに従ってアドインボードの動作を仮想的に行うエミュレータ装置によりアドインボードの回路の動作等を検査しているため、例えば実際に製造して販売するアドインボードでは起こりうる結線ミスや組込部品の仕様違い等の回路の不具合による誤動作を全て予測して動作命令プログラムに実行させることは極めて困難であり、実際の回路の誤動作等を検出してアドインボードの検査を行うことができないという問題がある。
【０００６】
また、実際の回路を組込んだアドインボードをＰＣＩスロットに装着して動作の検査を行う場合には、一般に実際のアドインボードを装着したＰＣＩスロット以外の他のＰＣＩスロットに拡張機能検査装置を装着し、ＰＣＩバスを経由して送受されるアドインボードとコンピュータの中央演算処理装置（ＣＰＵという。）との間の信号の送受を監視して検査しているため、検査のためには２つのＰＣＩスロットが必要となるばかりか、アドインボードとの間で個別に送受される信号を監視することができないという問題がある。
【０００７】
本発明は、上記の問題点を解決するためになされたもので、実際のアドインボードとＣＰＵとの間で送受される全ての信号を一つのＰＣＩスロットを用いて監視することができるコンピュータの拡張機能検査装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するために、制御部と、コンピュータの機能を拡張するためのアドインボードのレジスタ構成情報を格納する記憶部と、前記アドインボードを装着するＰＣＩスロットと、前記コンピュータのＣＰＵと接続しているＰＣＩバスに接続するためのＰＣＩコネクタと、前記ＰＣＩスロットと接続すると共に、前記ＰＣＩバスからの信号を、前記ＰＣＩコネクタを介して受取るＰＣＩバス信号レシーバと、前記ＰＣＩスロットと接続すると共に、前記ＰＣＩコネクタを介して、前記ＰＣＩバスへ信号を送出するＰＣＩバス信号ドライバと、前記ＰＣＩスロットと接続すると共に、前記ＰＣＩバス信号レシーバから伝えられる信号を前記制御部へ転送するＰＣＩバス信号監視部と、前記制御部からの指令により前記ＰＣＩ信号レシーバとＰＣＩ信号ドライバへ信号を送出するＰＣＩバス信号制御部と、を備えたコンピュータの拡張機能検査装置において、前記ＰＣＩスロットにアドインボードを装着して、間接的に前記ＰＣＩバスに接続すると共に、前記制御部にモニタ端末を接続しておき、前記制御部は、前記ＰＣＩバス信号監視部を介して、前記アドインボードと前記ＣＰＵとの間の信号の送受を監視する手段と、前記ＣＰＵが、前記レジスタ構成情報の指定アドレスを付したスタート信号を発信した場合に、前記スタート信号に対する前記アドインボードからのレディ信号の返信に要する経過時間を計測する手段と、前記経過時間が所定の時間を経過したときに、前記アドインボードから前記ＣＰＵへの正常なレディ信号に相当する擬似信号の送出指令を前記ＰＣＩバス信号制御部へ発信する手段と、前記擬似信号の送出指令を発信したときに、前記ＰＣＩバス信号制御部へ、前記アドインボードから遅れて返信されるレディ信号の受付停止指令と、前記ＣＰＵから発信される次のスタート信号の一時停止指令とを発信する手段と、前記アドインボードからのレディ信号が遅れて返信されたときに、その返信のタイミング遅れの誤動作の記録を遅れた時間と共に前記記憶部に格納する手段と、前記アドインボードからのレディ信号が一定時間経過後に返信されなかったときに、その回路不具合に伴う誤動作の記録を前記記憶部に格納する手段と、前記誤動作の記録を格納したときに、前記ＰＣＩバス信号制御部へ、前記スタート信号の一時停止指令を解除する解除指令を発信する手段と、前記モニタ端末からの要求に応じて、前記記憶部から読出した前記誤動作の記録を送信する手段と、を備え、前記ＰＣＩバス信号制御部は、前記ＣＰＵへの擬似信号の送出指令を受けたときに、前記ＰＣＩバス信号ドライバへ前記擬似信号を送出する手段と、前記受付停止指令を受けたときに、前記ＰＣＩバス信号ドライバへ前記レディ信号の受付停止のための信号を送出する手段と、前記一時停止指令を受けたときに、前記ＰＣＩバス信号レシーバへ前記スタート信号の一時停止のための信号を送出する手段と、前記解除指令を受けたときに、前記ＰＣＩバス信号レシーバへ前記スタート信号の一時停止指令を解除するための信号を送出する手段と、を備えることを特徴とする。
【００１０】
【発明の実施の形態】
以下に、図面を参照して本発明によるコンピュータの拡張機能検査装置の実施の形態について説明する。
第１実施の形態例
図１は本発明の第１実施の形態の拡張機能検査装置を示すブロック図、図２は第１実施の形態の接続状態を示すブロック図である。
【００１１】
図２において、１はＰＣＩを採用したコンピュータであり、後述するアドインボード７によって新たな機能を追加する対象となるコンピュータである。
２はコンピュータ１のＣＰＵであり、コンピュータ１の各部を制御する。
３はメインメモリであり、ＣＰＵ２が実行するＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）等のプログラムやＣＰＵ２による処理結果等がメモリマップとして格納されている。
【００１２】
４はＣＰＵローカルバスであり、ＣＰＵ２やメインメモリ３、図示しないＩ／Ｏポート、その他のコンピュータ１に装備される標準的な機能をサポートする各部位を接続して互いの間の信号の送受を可能にしている。
５はホスト／ＰＣＩブリッジであり、ＣＰＵローカルバス４とＰＣＩバス６との間を接続し、一方から他方への信号を選別して通過させる機能を有しており、ＣＰＵローカルバス４からＰＣＩバス６への信号およびＰＣＩバス６からＣＰＵローカルバス４への信号を選別して通過させる。
【００１３】
７はアドインボードであり、ＰＣＩバス６に１または複数設けられたＰＣＩスロット８ａに装着可能な規格化されたボードに、上記のコンピュータ１に新たな機能を発揮させるために必要なＬＳＩやＩＣ等の各種のチップを組込んだアドインボードである。
本実施の形態では、専用および／もしくは汎用のチップを組込んで新たに開発するアドインボード７であって、実際に製造に用いるチップにより回路を構成した開発終期の量産試作品であって、後述する拡張機能検査装置１０に設けられたＰＣＩスロット８ｂに装着される。
【００１４】
なお、ＰＣＩバス６に設けられるＰＣＩスロット８ａは、ＰＣＩの規格では最大数が「４」に規定されている。
９は通常のパーソナルコンピュータ等のモニタ端末であり、拡張機能検査装置１０で監視される信号の送受の履歴や誤動作の記録等を表示する。
拡張機能検査装置１０は、図２に示す本来アドインボード７が装着されるＰＣＩバス６に設けられた一つのＰＣＩスロット８ａに装着し、これにより開発するアドインボード７とコンピュータ１とを拡張機能検査装置１０を介して間接的に接続する。
【００１５】
拡張機能検査装置１０は、図１に示す構成を備えており、アドインボード７とコンピュータ１との間の信号の送受を監視してその誤動作を検出し、アドインボード７により拡張される機能を検査する。
図１において、１１は拡張機能検査装置１０の制御部であり、拡張機能検査装置１０内の各部を制御する一方、リモートインタフェース１２によって外部に設けたモニタ端末９と接続し、これらの間の通信も行う。
【００１６】
１３は記憶部であり、制御部１１が実行するプログラムや拡張機能検査装置１０で用いる情報を格納すると共にアドインボード７とコンピュータ１との信号送受の履歴や検出した誤動作の記録を格納する。
１４は拡張機能検査装置１０に設けられたＰＣＩコネクタであり、コンピュータ１のＣＰＵ２とＣＰＵローカルバス４、ホスト／ＰＣＩブリッジ５を経由して接続しているＰＣＩバス６のＰＣＩスロット８ａに装着され、ＰＣＩバス６と拡張機能検査装置１０との間の信号の送受を可能にする。
【００１７】
８ｂは拡張機能検査装置１０に設けられたＰＣＩスロットであり、コンピュータ１のＰＣＩバス６に設けられたＰＣＩスロット８ａと同じＰＣＩスロットであって、アドインボード７の図示しないＰＣＩコネクタが装着され、アドインボード７と拡張機能検査装置１０との間の信号の送受を可能にする。
１５はＰＣＩバス信号レシーバ（以下、信号レシーバという。）であり、ＰＣＩバス６からの信号をＰＣＩコネクタ１４を介して受取り、信号線１６ａを介してその信号をＰＣＩスロット８ｂへ伝えると共に、その信号を分岐して信号線１６ｂを介してＰＣＩバス信号監視部１７へ伝える機能を有している。
【００１８】
ＰＣＩバス信号監視部（以下、信号監視部という。）１７は、回路構成の書替えが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成され、信号レシーバ１５から受取った信号を制御部１１が認識できる信号に変換して転送する機能を有している。
１８はＰＣＩバス信号ドライバ（以下、信号ドライバという）であり、アドインボード７からＰＣＩスロット８ｂ、信号線１６ｃを介して受取った信号と、ＰＣＩバス信号制御部１９から信号線１６ｄを介して受取った信号の一方を区別してＰＣＩコネクタ１４へ送出する機能を有している。
【００１９】
また、信号線１６ｃに伝えられた信号は、その途中で信号線１６ｅに分岐されて信号監視部１７へも伝えられる。
ＰＣＩバス信号制御部（以下、信号制御部という。）１９は、回路構成の書替えが可能なＦＰＧＡで構成され、制御部１１が発した指令によりその指令に基づく信号をＰＣＩバス４を介して接続するコンピュータ１のＣＰＵ２等が認識できる信号に変換し、信号線１６ｆを介して信号レシーバ１５へ、および／もしくは信号線１６ｄを介して信号ドライバ１８へ送出する機能を有している。
【００２０】
上記のように信号監視部１７や信号制御部１９を回路構成の書替えが可能なＦＰＧＡで構成することにより、一つの拡張機能検査装置１０によって各種のアドインボード７に対応することが可能になり、拡張機能検査装置１０に汎用性を与えることができる。
なお、図１、図２において、図中の接続状態を示す矢を付した実線は主にその方向へ信号が送られることを示し、矢を付さない実線は双方向に信号が送られることを示す。
【００２１】
上述した構成の作用について説明する。
アドインボード７を付加することによりコンピュータ１にその拡張する機能を発揮させるためには、コンピュータ１のＣＰＵ２に拡張機能を実行させるためのプログラムソフトウェア（以下、ドライバソフトという。）と、このドライバソフトがその実行処理に用いるデータを格納すると共にドライバソフトの実行に必要なデータを書込むための格納エリアを有するハードウェア、つまりアドインボード７の両方を開発する必要がある。
【００２２】
本実施の形態では、コンピュータ１にはドライバソフトがインストールされ、拡張機能検査装置１０の記憶部１３には、接続するアドインボード７の固有の機能、例えばＬＡＮボードの場合のＬＡＮへのデータ送出機能等のアドレスを記述したレジスタ構成情報が格納されている。
また、アドインボード７には、ＰＣＩで用いる規格化された共通情報であるアドインボード７のアドレスサイズ等のＰＣＩコンフィグレーションレジスタの情報と上記のレジスタ構成情報がそのレジスタに格納されている。
【００２３】
以下に、本実施の形態の拡張機能検査装置１０による監視の作用について説明する。
アドインボード７の動作を監視して検査する場合は、図２に示すように拡張機能検査装置１０をＰＣＩバス６に設けられた一つのＰＣＩスロット８ａに装着する。そして拡張機能検査装置１０のＰＣＩスロット８ｂにアドインボード７を装着し、外部のモニタ端末９を拡張機能検査装置１０のリモートインタフェース１２を介して制御部１１と接続する。
【００２４】
コンピュータ１が起動すると、ＣＰＵ２はＰＣＩスロット８ａに新たにボードが装着されていることを検知し、そのボードに対してアドレスサイズ等を問合せ、ボードのＰＣＩコンフィグレーションレジスタからの返信によりメインメモリ３のメモリマップにその使用領域を割当て、この割当領域の情報をボードに対して通知する。
【００２５】
本実施の形態では、ＣＰＵ２から拡張機能検査装置１０の信号レシーバ１５に伝えられた問合せがＰＣＩスロット８ｂを介してアドインボード７に伝えられ、アドインボード７のＰＣＩコンフィグレーションレジスタの情報をアドインボード７が返信し、この返信が信号ドライバ１８によりＣＰＵ２に返信され、ＣＰＵ２から通知された割当領域の情報がアドインボード７のＰＣＩコンフィグレーションレジスタに格納される。
【００２６】
これにより、ＣＰＵ２が拡張機能検査装置１０をアドインボード７として認識し、ＣＰＵ２によるドライバソフトの実行が可能となる。
ドライバソフトの実行の過程で、アドインボード７に格納されているデータが必要になった時は、ＣＰＵ２が必要データを読取るためにアドインボード７に対してそのアドレス（信号に付すアドレスを「指定アドレス」という。）を付したスタート信号を発信する。
【００２７】
スタート信号は、ＣＰＵローカルバス４を経由してホスト／ＰＣＩブリッジ５へ伝えられ、その信号がホスト／ＰＣＩブリッジ５により選別されてＰＣＩバス６へ伝えられ、ＰＣＩバス６を経由してＰＣＩスロット８ａに伝えられる。
信号レシーバ１５は、このスタート信号をＰＣＩスロット８ａに装着されているＰＣＩコネクタ１４を介して受取り、その信号を信号線１６ａによりＰＣＩスロット８ｂを介してアドインボード７に伝えると同時に、その信号を分岐して信号線１６ｂにより信号監視部１７へ伝える。
【００２８】
スタート信号を受取ったアドインボード７は、指定されたアドレスのデータを読出し、このデータを付したレディ信号をＰＣＩに定められたタイミング以内にＣＰＵ２に対して返信する。
このレディ信号は、ＰＣＩスロット８ｂから信号線１６ｃにより信号ドライバ１８へ伝えられると同時に、信号線１６ｃから分岐した信号線１６ｅにより信号監視部１７へ伝えられる。
【００２９】
信号ドライバ１８へ伝えられたレディ信号は、ＰＣＩコネクタ１４を介してＰＣＩスロット８ａに伝えられ、ＰＣＩバス６を経由してホスト／ＰＣＩブリッジ５を通過し、ＣＰＵローカルバス４を経由してＣＰＵ２に伝えられてドライブソフトの実行に伴うデータ読取りの一つのステップが完結し、次のステップへ移行する。
【００３０】
ドライバソフトの実行の過程で、アドインボード７へのデータの書込みが必要になった時は、ＣＰＵ２がデータを書込むためにアドインボード７に対して指定アドレスを付したスタート信号を発信する。
このスタート信号は、上記と同様にしてアドインボード７と信号監視部１７へ伝えられる。
【００３１】
アドインボード７は、指定されたアドレスにそのデータを書込み、これを終えるとレディ信号をＰＣＩに定められたタイミング以内にＣＰＵ２に対して返信する。
このレディ信号は、上記と同様にして信号ドライバ１８と信号監視部１７へ伝えられ、信号ドライバ１８からＣＰＵ２に伝えられてドライブソフトの実行に必要なデータ書込みの一つのステップが完結し、次のステップへ移行する。
【００３２】
このようにして、順次にＣＰＵ２とアドインボード７との間の信号の送受が行われる。
この信号送受の時に、信号線１６ｂや１６ｅにより信号を伝えられた信号監視部１７は、その送受の信号を制御部１１が認識できる信号に変換して制御部１１へ転送する。
【００３３】
制御部１１は、スタート信号が転送された時に記憶部１３に格納しているアドインボード７のレジスタ構成情報を参照し、その指定アドレスが拡張機能検査装置１０のＰＣＩスロット８ｂに装着したアドインボード７に該当するか否かを判断し、該当するもののみを選択的に監視する。
そして、スタート信号に返信するレディ信号が転送された時に、その信号送受の内容を記憶部１３に信号送受の履歴として順次に格納する。
【００３４】
以上のようにして、本実施の形態の拡張機能検査装置１０によるアドインボード７の動作の監視が行われ、アドインボード７に関する信号送受の履歴が記憶部１３に蓄積される。
ＣＰＵ２とアドインボード７との信号送受の監視の過程で誤動作が発生した場合の作用を以下に示す。
【００３５】
上記したように、ＣＰＵ２が発信したスタート信号に対するアドインボード７からのレディ信号の返信は、ＰＣＩで定められたタイミング以内に行われることが必要であるが、アドインボード７の結線ミスや異品の組込等の回路の不具合による誤動作によりレディ信号の返信のタイミングが遅れるまたは返信されないことがあり、この誤動作が発生するとコンピュータ１のシステムが停止してその後のステップの動作を検査することができなくなる。
【００３６】
このようなときには、本実施の形態の拡張機能検査装置１０は次のように作用する。
すなわち、制御部１１は、上記のように信号監視部１７からのＣＰＵ２のスタート信号をその指定アドレスにより選択的に監視しており、指定アドレスが監視対象である場合、つまり指定アドレスがＰＣＩスロット８ｂに装着されているアドインボード７のアドレスを指定するものである場合に、着信からの経過時間の計測を開始し、そのスタート信号に対するレディ信号の返信が所定の時間以内に行われるか否かを監視する。
【００３７】
アドインボード７からのレディ信号が、所定の時間以内に信号監視部１７から伝えられた場合は、その送受の内容を上記と同様にして記憶部１３に格納する。
所定の時間を経過しても信号監視部１７からアドインボード７のレディ信号が伝えられない場合は、制御部１１はこれを誤動作と認識してＣＰＵ２に返信すべき正常なレディ信号に相当する擬似信号を生成し、この擬似信号を信号ドライバ１８から返信するための擬似信号送出指令を信号制御部１９へ発信する。
【００３８】
擬似信号送出指令を受けた信号制御部１９は、この指令による擬似信号を信号線１６ｄにより信号ドライバ１８へ送出する。
信号線１６ｄからの擬似信号を受取った信号ドライバ１８は、これを上記と同様にしてＣＰＵ２へ伝え、ＣＰＵ２はこの擬似信号をアドインボード７からのレディ信号の返信として受取り、アドインボード７との信号送受に関する一つのステップを完結させる。
【００３９】
これにより次のステップへの移行が可能になり、拡張機能検査装置１０による検査が継続する。
また、制御部１１は上記の擬似信号の送出指令を信号制御部１９へ発すると同時に、信号制御部１９に対して信号ドライバ１８に信号線１６ｃによりアドインボード７から遅れて伝えられるレディ信号の受付を停止させるための受付停止指令と、信号レシーバ１５にＣＰＵ２から発信されるアドインボード７への次のスタート信号を一時停止させるための一時停止指令を発信する。
【００４０】
これにより信号制御部１９は、信号ドライバ１８のレディ信号の受付停止および信号レシーバ１５の次のスタート信号の一時停止のための信号をそれぞれの部位へ送出し、信号ドライバ１８のレディ信号の受付を停止させ、信号レシーバ１５の次のスタート信号のＰＣＩスロット８ｂへの伝達を一時停止させる。
そして、信号線１６ｃ、１６ｅを介して遅れて発せられたアドインボード７からのレディ信号が信号監視部１７へ伝えられた時、これを転送された制御部１１はこの誤動作の記録を遅れた時間等と共に記憶部１３に格納すると同時に、信号制御部１９へ信号レシーバ１５での次のスタート信号の一時停止を解除する解除指令を発信し、信号制御部１９はこの信号を信号レシーバ１５へ送出して一時停止を解除し、ＣＰＵ２が発した次のスタート信号がアドインボード７へ伝えられる。
【００４１】
なお、制御部１１は、次のスタート信号を一時停止してから一定の時間を経過してもアドインボード７からのレディ信号が伝えられない場合は、アドインボード７の回路の不具合に伴う誤動作と認識して、この誤動作の記録を記憶部１３に格納すると共に次のスタート信号の一時停止の解除指令を発し、ＣＰＵ２が発した次のスタート信号がアドインボード７へ伝えられる。
【００４２】
このようにして、次のスタート信号がアドインボード７へ伝えられ、アドインボード７が次のスタート信号に対するレディ信号を返信するタイミングを監視しながら拡張機能検査装置１０による検査が継続される。
以上のように、拡張機能検査装置１０の制御部１１が、アドインボード７のレジスタ情報を参照しながら信号送受のタイミングを監視し、アドインボード７の誤動作を検出したときに正常なタイミングで正常信号の擬似信号を送出してアドインボード７の正常な動作を代行し、コンピュータ１のシステムの停止を未然に防止してその後のステップを検査することが可能になる。
【００４３】
上記の信号送受のタイミングに関する誤動作の他に、アドインボード７の開発時には種々の誤動作が発生する。
例えば、アドインボード７が外部からの入力を受付けた場合（ＬＡＮボードが接続しているＬＡＮを通じて他の端末からのデータの入力を受付けた場合等が該当する。）等には、アドインボード７は能動的にその入力内容等をコンピュータ１のメインメモリ３へ書込むため、メインメモリ３のメモリマップのアドレス等を指定したデータ送信を行う。
【００４４】
この場合に、アドインボード７が指定したアドレスが回路構成の不具合等により間違ってＣＰＵ２が使用するＯＳ等が使用する領域等のコンピュータ１から見て書替えられたくない領域（書替禁止領域という。）を指定したものであるときは、その動作を行わせるとコンピュータ１のシステムの破壊やデータの損傷等を引起し、コンピュータ１が使用不能になることがある。
【００４５】
これを防止するため、本実施の形態の拡張機能検査装置１０は、その記録部１３にコンピュータ１の書替禁止領域の情報を予め格納するようにして次のように作用する。
アドインボード７が外部からの入力を受付けた場合には、アドインボード７は能動的にその入力内容等をコンピュータ１のメインメモリ３へ書込むため、メインメモリ３のメモリマップのアドレスを指定したデータ送信を行う。
【００４６】
このデータ送信のスタート信号は、ＰＣＩスロット８ｂから信号線１６ｃ、１６ｅを介して信号監視部１７へ伝えられ、そのスタート信号が制御部１１へ転送される。
データ送信のスタート信号の転送を受けた制御部１１は、その信号に付されたアドレスを読取り、記憶部１３に格納している書替禁止領域の情報を参照してそのアドレスが書替禁止領域以外のアドレスである場合は監視を継続し、ＣＰＵ２からのレディ信号を信号レシーバ１５から受取った時に、その信号送受の内容を上記と同様に記憶部１３に格納する。
【００４７】
アドインボード７が指定したアドレスが書替禁止領域のアドレスである場合は、制御部１１はアドレスの指定の誤動作と認識してＣＰＵ２から返信される正常なレディ信号に相当する擬似信号を生成し、この擬似信号を信号レシーバ１５からアドインボード７へ返信するための擬似信号送出指令と、信号ドライバ１８に信号線１６ｃにより伝えられるアドインボード７のスタート信号をＣＰＵ２へ送ることを停止させるためのデータ送信停止指令とを信号制御部１９へ発信すると共にこの誤動作の記録を間違ったアドレス等と共に記憶部１３に格納する。
【００４８】
擬似信号送出指令とデータ送信停止指令とを受けた信号制御部１９は、この指令による擬似信号を信号線１６ｆにより信号レシーバ１５へ、データ送信停止の信号を信号線１６ｄにより信号ドライバ１８へ送出する。
信号制御部１９からのデータ送信停止の信号を受取った信号ドライバ１８は、信号線１６ｃからの間違えたアドレスを指定したスタート信号を停止する。
【００４９】
一方、信号制御部１９からの擬似信号を受取った信号レシーバ１５は、この擬似信号を信号線１６ａによりＰＣＩスロット８ｂを介してアドインボード７へ送出し、アドインボード７はこの擬似信号をＣＰＵ２からのレディ信号の返信として受取り、ＣＰＵ２との信号送受に関する一つのステップが完結したとしてそのステップを終了させる。
【００５０】
なお、信号線１６ｅから伝えられた間違ったアドレスを指定したスタート信号により発信されるデータ送信停止指令に伴う制御部１１や信号制御部１９等の動作は、そのスタート信号が信号線１６ｃにより信号ドライバ１８に伝達される前に動作を終了させるために高速動作が可能なように構成されている。
このようにして、拡張機能検査装置１０の制御部１１が、アドインボード７の間違ったアドレスを指定したスタート信号を受取った時に、ＣＰＵ２の正常なレディ信号の擬似信号を送出してＣＰＵ２の正常な動作を代行し、これをアドインボード７へ送出してそのステップを完結させ、コンピュータ１のシステムの破壊等を未然に防止してその後のステップの検査が可能になる。
【００５１】
上記のようにして、拡張機能検査装置１０が誤動作に対処しながら検査を継続させて記憶部１３に格納した信号送受の履歴および誤動作の記録をアドインボード７の開発者が閲覧する場合は、モニタ端末９から拡張機能検査装置１０に対して閲覧要求を送信し、これをリモートインタフェース１２によって受付けた制御部１１は記憶部１３に格納している閲覧要求の履歴および／もしくは記録を読出し、これをモニタ端末９へ送信する。
【００５２】
モニタ端末９は送信された履歴および／もしくは記録をその画面に表示し、開発者は開発中のアドインボード７の動作の履歴および／もしくは記録を閲覧して一連のステップで発生した誤動作等の状況を把握し、ドライバソフトのプログラムやアドインボード７の回路の修正および改良を行う。
以上説明したように、本実施の形態では、拡張機能検査装置の記憶部にアドインボードのレジスタ構成情報を格納するようにしたことによって、アドインボードに対する信号の送受を選択的に監視することが可能になる。
【００５３】
また、コンピュータとアドインボードとを拡張機能検査装置を介して間接的に接続するようにしたことによって、コンピュータとアドインボードとの間で送受される信号の全てを監視することができると共に、実際のアドインボードを実際のシステムに接続して実機における動作の確認を行うことができる。
更に、本来アドインボードを装着するために空けられているＰＣＩスロットにそのアドインボードを装着した拡張機能検査装置を装着するようにしたことによって、一つのＰＣＩスロットを用いてアドインボードの動作を監視をすることができ、他のＰＣＩスロットが塞がれている場合や装着するコンピュータの小型化等によりＰＣＩスロットの数が少ない場合においても、検査対象のアドインボードやドライバソフトの検査を行うことができ、機能拡張の対象となるコンピュータに対する制限を排除することができる。
【００５４】
更に、開発中のアドインボードに回路の不具合等による返信のタイミング遅れや書替禁止領域へのアドレス指定等の誤動作があった場合に、制御部が正常な信号の擬似信号を送出する指令を信号制御部に対して発信し、アドインボードやＣＰＵの動作を代行するようにしたことによって、信号制御部から送出された擬似信号によりＣＰＵやアドインボードがステップの完結を認識することができ、コンピュータのシステムの破壊や停止を未然に防止して拡張機能の検査を継続することを可能にし、複数の誤動作を一回の検査で検出してアドインボードの検査作業の効率を向上させることができる。
【００５５】
更に、アドインボードの完成後に行っていた実際のシステムによるドライバソフトの動作確認を、実際の回路を組込んだ開発中のアドインボードを拡張機能検査装置に装着して同時に行うようにしたことによって、機能を拡張するためのソフトウェアの動作確認を開発段階において実際のシステムにより行うことができ、ドライバソフトの開発期間の短縮を図ることができる。
【００５６】
第２実施の形態例
図３は第２実施の形態の接続状態を示すブロック図である。
なお、本実施の形態の拡張機能検査装置１０の構成は、図１に示す第１実施の形態例の構成と同様である。
また、上記第１実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
【００５７】
図３において、本実施の形態の拡張機能検査装置１０は、アドインボード７が接続されていない状態であり、記憶部１３にはＰＣＩで用いる規格化された共通情報であるアドインボード７のＰＣＩコンフィグレーションレジスタの情報が格納されている。
従って、図１のアドインボード７も同様に接続が省略されている。
【００５８】
上記の構成の作用について説明する。
本実施の形態では、コンピュータ１には第１実施の形態例と同様にドライバソフトがインストールされ、拡張機能検査装置１０の記憶部１３には、接続するアドインボード７のレジスタ構成情報と上記したＰＣＩコンフィグレーションレジスタの情報が格納され、その情報が制御部１１のレジスタに取込まれている。
【００５９】
以下に、本実施の形態の拡張機能検査装置１０を用いたドライバソフトのデバッグの作用について説明する。
拡張機能検査装置１０の監視によりドライバソフトのデバッグを行う場合は、図３に示すように、拡張機能検査装置１０のＰＣＩスロット８ｂにアドインボード７を装着せずに、拡張機能検査装置１０をＰＣＩバス６に設けられた一つのＰＣＩスロット８ａに装着し、外部のモニタ端末９を拡張機能検査装置１０のリモートインタフェース１２を介して制御部１１と接続する。
【００６０】
コンピュータ１が起動すると、ＣＰＵ２は上記第１実施の形態例と同様にしてＰＣＩスロット８ａの新たなボードを検知し、そのボードに対してアドレスサイズ等の問合せが行われる。
この時、拡張機能検査装置１０の信号レシーバ１５にその問合せが伝えられ、これが信号監視部１７により転送されて制御部１１へ伝えられ、制御部１１はそのレジスタに取り込んだアドインボード７のＰＣＩコンフィグレーションレジスタの情報をＣＰＵ２へ返信する。
【００６１】
この返信が信号ドライバ１８によりＣＰＵ２へ伝えられ、ＣＰＵ２はメインメモリ３のメモリマップにその使用領域を割当て、この割当領域の情報を拡張機能検査装置１０へ通知し、通知された割当領域の情報が制御部１１のレジスタのＰＣＩコンフィグレーションレジスタに格納される。
これにより、ＣＰＵ２が拡張機能検査装置１０をアドインボード７として認識し、ＣＰＵ２によるドライバソフトの実行が可能となる。
【００６２】
ドライバソフトの実行の過程で、アドインボード７に対するデータの読み書きが必要になった時は、ＣＰＵ２がこれを実行するためにアドインボード７に対して指定アドレスを付したスタート信号を発信する。
このスタート信号は、第１実施の形態例と同様にして信号レシーバ１５へ伝えられ、その信号は信号レシーバ１５により信号線１６ｂを介して信号監視部１７へ伝えられて制御部１１へ転送される。
【００６３】
転送されたスタート信号を受取った制御部１１は、記憶部１３に格納しているアドインボード７のレジスタ構成情報を参照し、その指定アドレスがレジスタ構成情報のアドレスに該当するか否かを判断しながらスタート信号を選択的に監視する。
そして、スタート信号の指定アドレスがレジスタ構成情報のアドレスに該当する場合に、アドインボード７がＣＰＵ２に返信すべきレディ信号に相当する擬似信号を生成し、信号制御部１９に対して信号ドライバ１８にこの擬似信号をＰＣＩで定められたタイミング以内にＣＰＵ２へ返信させるための返信指令を発信すると共にこの信号送受の内容を記憶部１３に信号送受の履歴として順次に格納する。
【００６４】
レディ信号の擬似信号の返信指令を受けた信号制御部１９は、この指令によるレディ信号を信号線１６ｄにより信号ドライバ１８へ送出する。
信号線１６ｄからのレディ信号を受取った信号ドライバ１８は、これを第１実施の形態例と同様にしてＣＰＵ２へ伝え、ＣＰＵ２はこの擬似信号をアドインボード７からのレディ信号の返信と認識し、アドインボード７との信号送受に関する一つのステップを完結させる。
【００６５】
これにより次のステップへの移行が可能になり、ドライバソフトのデバッグが継続される。
このようにして拡張機能検査装置１０をアドインボード７に模してその動作を代行させ、アドインボード７を装着しない状態でのドライバソフトの複数のステップに渡る継続的なデバッグが可能になる。
【００６６】
なお、コンピュータ１がＰＣＩスロット８ａに装着されたアドインボード７に割当てる割当領域は、装着されたＰＣＩスロット８ａの位置やコンピュータ１に装備されているディスプレイ等の他の機器の状況に応じて異なるため、上記のように制御部１１のレジスタにアドインボード７のＰＣＩコンフィグレーションレジスタの情報を取り込むことにより、拡張機能検査装置をどのような位置のＰＣＩスロット８ａに装着しても、アドインボード７の装着対象となるどのようなコンピュータ１に装着しても自動的にその割当領域を取得してアドインボード７に模してその動作を代行することができる。
【００６７】
また、一部の回路を組込んだアドインボード７を拡張機能検査装置１０のＰＣＩスロット８ｂに装着して実際のシステムに接続し、第１実施の形態例と同様にして組込んだ一部の回路の動作の監視や誤動作の代行を行いながら第２実施の形態例と同様にして他の部分の動作を代行させ、これらを併用しながらアドインボードに組込む回路をできたところから順に実際のシステムに接続して検査を行うことが可能になる。
【００６８】
以上説明したように、本実施の形態では、第１実施の形態例と同様に、拡張機能検査装置の記憶部にアドインボードのレジスタ構成情報を格納するようにしたことによって、アドインボードに対する信号の送受を選択的に監視することが可能となる。
また、拡張機能検査装置の制御部にアドインボードのＰＣＩコンフィグレーションレジスタの情報を取り込むようにしたことによって、ＰＣＩスロットの位置やコンピュータに関わりなく、メインメモリのメモリマップの割当領域の情報を自動的に取得することができ、アドインボード７に模して動作を代行することが可能になり、アドインボードが装着されていない状態においても、ドライバソフトの開発のための検査を行うことができる。
【００６９】
このことは、アドインボードに用いるチップ等が揃わず、まだ組立を行うことができない開発の初期に特に有効である。
上述したように、本発明の拡張機能検査装置は、開発の初期から終期に至るあらゆる段階においてアドインボードやそのドライバソフトの動作を実際のシステムに接続して効率的に検査することができ、これを用いて誤動作等を検出し、回路等を修正、改良して設定されたアドインボードは、その正常な動作を販売の初期から十分に保証することができる。
【００７０】
【発明の効果】
以上述べたように、本発明は、拡張機能検査装置の記憶部にアドインボードのレジスタ構成情報を格納するようにしたことによって、アドインボードに対する信号の送受を選択的に監視することができるという効果が得られる。
また、本発明の拡張機能検査装置を用いて誤動作等を検出し、回路等を修正、改良して設定されたアドインボードは、その正常な動作を販売の初期から十分に保証することができる。
【図面の簡単な説明】
【図１】第１実施の形態を示すブロック図
【図２】第１実施の形態の接続状態を示すブロック図
【図３】第２実施の形態の接続状態を示すブロック図
【符号の説明】
１ コンピュータ
２ ＣＰＵ
３ メインメモリ
４ ＣＰＵローカルバス
５ ホスト／ＰＣＩブリッジ
６ ＰＣＩバス
７ アドインボード
８ａ、８ｂ ＰＣＩスロット
９ モニタ端末
１０ 機能拡張検査装置
１１ 制御部
１２ リモートインタフェース
１３ 記憶部
１４ ＰＣＩコネクタ
１５ ＰＣＩバス信号レシーバ
１６ａ〜１６ｆ 信号線
１７ ＰＣＩバス信号監視部
１８ ＰＣＩバス信号ドライバ
１９ ＰＣＩバス信号制御部
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワークステーション等のコンピュータの多くが採用している米国のインテル社が開発した高速バスインタフェース規格であるＰｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩという。）のＰＣＩスロットに装着してコンピュータの機能を拡張するアドインボードの動作の検査に用いるコンピュータの拡張機能検査装置に関する。
【０００２】
【従来の技術】
一般に、ＰＣＩを採用したコンピュータは、標準的な機能を装備して販売され、購買者は必要に応じてコンピュータの機能を拡張するためのアドインボード、例えばコンピュータをＬＡＮによるネットワークへ接続するためのＬＡＮボードや画像圧縮等の画像処理を行う画像処理ボードを購入し、これをコンピュータのＰＣＩスロットに装着してその機能を拡張している。
【０００３】
このため、アドインボードの製造者は、アドインボードが正常に動作することを保証する必要があり、アドインボードの開発時にその動作を監視して誤動作等を検出し、その内容を適宜修正、改良して正常に動作するアドインボードを製造し、販売している。
従来のアドインボードの開発時の動作を検査するための拡張機能検査装置は、外部に接続したホストコンピュータからの動作命令プログラムに従って動作するエミュレータ装置を組込んだボードをＰＣＩスロットに装着し、アドインボードの解析およびデバッグを行っている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】
特開平９−１８５５２１号公報（主に第３−４頁【０００９】−【００１３】、第２図、第３図）
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、外部装置に記録された開発すべきアドインボードに実行させたい回路の動作を含む動作を命令する動作命令プログラムに従ってアドインボードの動作を仮想的に行うエミュレータ装置によりアドインボードの回路の動作等を検査しているため、例えば実際に製造して販売するアドインボードでは起こりうる結線ミスや組込部品の仕様違い等の回路の不具合による誤動作を全て予測して動作命令プログラムに実行させることは極めて困難であり、実際の回路の誤動作等を検出してアドインボードの検査を行うことができないという問題がある。
【０００６】
また、実際の回路を組込んだアドインボードをＰＣＩスロットに装着して動作の検査を行う場合には、一般に実際のアドインボードを装着したＰＣＩスロット以外の他のＰＣＩスロットに拡張機能検査装置を装着し、ＰＣＩバスを経由して送受されるアドインボードとコンピュータの中央演算処理装置（ＣＰＵという。）との間の信号の送受を監視して検査しているため、検査のためには２つのＰＣＩスロットが必要となるばかりか、アドインボードとの間で個別に送受される信号を監視することができないという問題がある。
【０００７】
本発明は、上記の問題点を解決するためになされたもので、実際のアドインボードとＣＰＵとの間で送受される全ての信号を一つのＰＣＩスロットを用いて監視することができるコンピュータの拡張機能検査装置を実現することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するために、制御部と、コンピュータの機能を拡張するためのアドインボードのレジスタ構成情報を格納する記憶部と、前記アドインボードを装着するＰＣＩスロットと、前記コンピュータのＣＰＵと接続しているＰＣＩバスに接続するためのＰＣＩコネクタと、前記ＰＣＩスロットと接続すると共に、前記ＰＣＩバスからの信号を、前記ＰＣＩコネクタを介して受取るＰＣＩバス信号レシーバと、前記ＰＣＩスロットと接続すると共に、前記ＰＣＩコネクタを介して、前記ＰＣＩバスへ信号を送出するＰＣＩバス信号ドライバと、前記ＰＣＩスロットと接続すると共に、前記ＰＣＩバス信号レシーバから伝えられる信号を前記制御部へ転送するＰＣＩバス信号監視部と、前記制御部からの指令により前記ＰＣＩ信号レシーバとＰＣＩ信号ドライバへ信号を送出するＰＣＩバス信号制御部と、を備えたコンピュータの拡張機能検査装置において、前記ＰＣＩスロットにアドインボードを装着して、間接的に前記ＰＣＩバスに接続すると共に、前記制御部にモニタ端末を接続しておき、前記制御部は、前記ＰＣＩバス信号監視部を介して、前記アドインボードと前記ＣＰＵとの間の信号の送受を監視する手段と、前記ＣＰＵが、前記レジスタ構成情報の指定アドレスを付したスタート信号を発信した場合に、前記スタート信号に対する前記アドインボードからのレディ信号の返信に要する経過時間を計測する手段と、前記経過時間が所定の時間を経過したときに、前記アドインボードから前記ＣＰＵへの正常なレディ信号に相当する擬似信号の送出指令を前記ＰＣＩバス信号制御部へ発信する手段と、前記擬似信号の送出指令を発信したときに、前記ＰＣＩバス信号制御部へ、前記アドインボードから遅れて返信されるレディ信号の受付停止指令と、前記ＣＰＵから発信される次のスタート信号の一時停止指令とを発信する手段と、前記アドインボードからのレディ信号が遅れて返信されたときに、その返信のタイミング遅れの誤動作の記録を遅れた時間と共に前記記憶部に格納する手段と、前記アドインボードからのレディ信号が一定時間経過後に返信されなかったときに、その回路不具合に伴う誤動作の記録を前記記憶部に格納する手段と、前記誤動作の記録を格納したときに、前記ＰＣＩバス信号制御部へ、前記スタート信号の一時停止指令を解除する解除指令を発信する手段と、前記モニタ端末からの要求に応じて、前記記憶部から読出した前記誤動作の記録を送信する手段と、を備え、前記ＰＣＩバス信号制御部は、前記ＣＰＵへの擬似信号の送出指令を受けたときに、前記ＰＣＩバス信号ドライバへ前記擬似信号を送出する手段と、前記受付停止指令を受けたときに、前記ＰＣＩバス信号ドライバへ前記レディ信号の受付停止のための信号を送出する手段と、前記一時停止指令を受けたときに、前記ＰＣＩバス信号レシーバへ前記スタート信号の一時停止のための信号を送出する手段と、前記解除指令を受けたときに、前記ＰＣＩバス信号レシーバへ前記スタート信号の一時停止指令を解除するための信号を送出する手段と、を備えることを特徴とする。
【００１０】
【発明の実施の形態】
以下に、図面を参照して本発明によるコンピュータの拡張機能検査装置の実施の形態について説明する。
第１実施の形態例
図１は本発明の第１実施の形態の拡張機能検査装置を示すブロック図、図２は第１実施の形態の接続状態を示すブロック図である。
【００１１】
図２において、１はＰＣＩを採用したコンピュータであり、後述するアドインボード７によって新たな機能を追加する対象となるコンピュータである。
２はコンピュータ１のＣＰＵであり、コンピュータ１の各部を制御する。
３はメインメモリであり、ＣＰＵ２が実行するＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）等のプログラムやＣＰＵ２による処理結果等がメモリマップとして格納されている。
【００１２】
４はＣＰＵローカルバスであり、ＣＰＵ２やメインメモリ３、図示しないＩ／Ｏポート、その他のコンピュータ１に装備される標準的な機能をサポートする各部位を接続して互いの間の信号の送受を可能にしている。
５はホスト／ＰＣＩブリッジであり、ＣＰＵローカルバス４とＰＣＩバス６との間を接続し、一方から他方への信号を選別して通過させる機能を有しており、ＣＰＵローカルバス４からＰＣＩバス６への信号およびＰＣＩバス６からＣＰＵローカルバス４への信号を選別して通過させる。
【００１３】
７はアドインボードであり、ＰＣＩバス６に１または複数設けられたＰＣＩスロット８ａに装着可能な規格化されたボードに、上記のコンピュータ１に新たな機能を発揮させるために必要なＬＳＩやＩＣ等の各種のチップを組込んだアドインボードである。
本実施の形態では、専用および／もしくは汎用のチップを組込んで新たに開発するアドインボード７であって、実際に製造に用いるチップにより回路を構成した開発終期の量産試作品であって、後述する拡張機能検査装置１０に設けられたＰＣＩスロット８ｂに装着される。
【００１４】
なお、ＰＣＩバス６に設けられるＰＣＩスロット８ａは、ＰＣＩの規格では最大数が「４」に規定されている。
９は通常のパーソナルコンピュータ等のモニタ端末であり、拡張機能検査装置１０で監視される信号の送受の履歴や誤動作の記録等を表示する。
拡張機能検査装置１０は、図２に示す本来アドインボード７が装着されるＰＣＩバス６に設けられた一つのＰＣＩスロット８ａに装着し、これにより開発するアドインボード７とコンピュータ１とを拡張機能検査装置１０を介して間接的に接続する。
【００１５】
拡張機能検査装置１０は、図１に示す構成を備えており、アドインボード７とコンピュータ１との間の信号の送受を監視してその誤動作を検出し、アドインボード７により拡張される機能を検査する。
図１において、１１は拡張機能検査装置１０の制御部であり、拡張機能検査装置１０内の各部を制御する一方、リモートインタフェース１２によって外部に設けたモニタ端末９と接続し、これらの間の通信も行う。
【００１６】
１３は記憶部であり、制御部１１が実行するプログラムや拡張機能検査装置１０で用いる情報を格納すると共にアドインボード７とコンピュータ１との信号送受の履歴や検出した誤動作の記録を格納する。
１４は拡張機能検査装置１０に設けられたＰＣＩコネクタであり、コンピュータ１のＣＰＵ２とＣＰＵローカルバス４、ホスト／ＰＣＩブリッジ５を経由して接続しているＰＣＩバス６のＰＣＩスロット８ａに装着され、ＰＣＩバス６と拡張機能検査装置１０との間の信号の送受を可能にする。
【００１７】
８ｂは拡張機能検査装置１０に設けられたＰＣＩスロットであり、コンピュータ１のＰＣＩバス６に設けられたＰＣＩスロット８ａと同じＰＣＩスロットであって、アドインボード７の図示しないＰＣＩコネクタが装着され、アドインボード７と拡張機能検査装置１０との間の信号の送受を可能にする。
１５はＰＣＩバス信号レシーバ（以下、信号レシーバという。）であり、ＰＣＩバス６からの信号をＰＣＩコネクタ１４を介して受取り、信号線１６ａを介してその信号をＰＣＩスロット８ｂへ伝えると共に、その信号を分岐して信号線１６ｂを介してＰＣＩバス信号監視部１７へ伝える機能を有している。
【００１８】
ＰＣＩバス信号監視部（以下、信号監視部という。）１７は、回路構成の書替えが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）で構成され、信号レシーバ１５から受取った信号を制御部１１が認識できる信号に変換して転送する機能を有している。
１８はＰＣＩバス信号ドライバ（以下、信号ドライバという）であり、アドインボード７からＰＣＩスロット８ｂ、信号線１６ｃを介して受取った信号と、ＰＣＩバス信号制御部１９から信号線１６ｄを介して受取った信号の一方を区別してＰＣＩコネクタ１４へ送出する機能を有している。
【００１９】
また、信号線１６ｃに伝えられた信号は、その途中で信号線１６ｅに分岐されて信号監視部１７へも伝えられる。
ＰＣＩバス信号制御部（以下、信号制御部という。）１９は、回路構成の書替えが可能なＦＰＧＡで構成され、制御部１１が発した指令によりその指令に基づく信号をＰＣＩバス４を介して接続するコンピュータ１のＣＰＵ２等が認識できる信号に変換し、信号線１６ｆを介して信号レシーバ１５へ、および／もしくは信号線１６ｄを介して信号ドライバ１８へ送出する機能を有している。
【００２０】
上記のように信号監視部１７や信号制御部１９を回路構成の書替えが可能なＦＰＧＡで構成することにより、一つの拡張機能検査装置１０によって各種のアドインボード７に対応することが可能になり、拡張機能検査装置１０に汎用性を与えることができる。
なお、図１、図２において、図中の接続状態を示す矢を付した実線は主にその方向へ信号が送られることを示し、矢を付さない実線は双方向に信号が送られることを示す。
【００２１】
上述した構成の作用について説明する。
アドインボード７を付加することによりコンピュータ１にその拡張する機能を発揮させるためには、コンピュータ１のＣＰＵ２に拡張機能を実行させるためのプログラムソフトウェア（以下、ドライバソフトという。）と、このドライバソフトがその実行処理に用いるデータを格納すると共にドライバソフトの実行に必要なデータを書込むための格納エリアを有するハードウェア、つまりアドインボード７の両方を開発する必要がある。
【００２２】
本実施の形態では、コンピュータ１にはドライバソフトがインストールされ、拡張機能検査装置１０の記憶部１３には、接続するアドインボード７の固有の機能、例えばＬＡＮボードの場合のＬＡＮへのデータ送出機能等のアドレスを記述したレジスタ構成情報が格納されている。
また、アドインボード７には、ＰＣＩで用いる規格化された共通情報であるアドインボード７のアドレスサイズ等のＰＣＩコンフィグレーションレジスタの情報と上記のレジスタ構成情報がそのレジスタに格納されている。
【００２３】
以下に、本実施の形態の拡張機能検査装置１０による監視の作用について説明する。
アドインボード７の動作を監視して検査する場合は、図２に示すように拡張機能検査装置１０をＰＣＩバス６に設けられた一つのＰＣＩスロット８ａに装着する。そして拡張機能検査装置１０のＰＣＩスロット８ｂにアドインボード７を装着し、外部のモニタ端末９を拡張機能検査装置１０のリモートインタフェース１２を介して制御部１１と接続する。
【００２４】
コンピュータ１が起動すると、ＣＰＵ２はＰＣＩスロット８ａに新たにボードが装着されていることを検知し、そのボードに対してアドレスサイズ等を問合せ、ボードのＰＣＩコンフィグレーションレジスタからの返信によりメインメモリ３のメモリマップにその使用領域を割当て、この割当領域の情報をボードに対して通知する。
【００２５】
本実施の形態では、ＣＰＵ２から拡張機能検査装置１０の信号レシーバ１５に伝えられた問合せがＰＣＩスロット８ｂを介してアドインボード７に伝えられ、アドインボード７のＰＣＩコンフィグレーションレジスタの情報をアドインボード７が返信し、この返信が信号ドライバ１８によりＣＰＵ２に返信され、ＣＰＵ２から通知された割当領域の情報がアドインボード７のＰＣＩコンフィグレーションレジスタに格納される。
【００２６】
これにより、ＣＰＵ２が拡張機能検査装置１０をアドインボード７として認識し、ＣＰＵ２によるドライバソフトの実行が可能となる。
ドライバソフトの実行の過程で、アドインボード７に格納されているデータが必要になった時は、ＣＰＵ２が必要データを読取るためにアドインボード７に対してそのアドレス（信号に付すアドレスを「指定アドレス」という。）を付したスタート信号を発信する。
【００２７】
スタート信号は、ＣＰＵローカルバス４を経由してホスト／ＰＣＩブリッジ５へ伝えられ、その信号がホスト／ＰＣＩブリッジ５により選別されてＰＣＩバス６へ伝えられ、ＰＣＩバス６を経由してＰＣＩスロット８ａに伝えられる。
信号レシーバ１５は、このスタート信号をＰＣＩスロット８ａに装着されているＰＣＩコネクタ１４を介して受取り、その信号を信号線１６ａによりＰＣＩスロット８ｂを介してアドインボード７に伝えると同時に、その信号を分岐して信号線１６ｂにより信号監視部１７へ伝える。
【００２８】
スタート信号を受取ったアドインボード７は、指定されたアドレスのデータを読出し、このデータを付したレディ信号をＰＣＩに定められたタイミング以内にＣＰＵ２に対して返信する。
このレディ信号は、ＰＣＩスロット８ｂから信号線１６ｃにより信号ドライバ１８へ伝えられると同時に、信号線１６ｃから分岐した信号線１６ｅにより信号監視部１７へ伝えられる。
【００２９】
信号ドライバ１８へ伝えられたレディ信号は、ＰＣＩコネクタ１４を介してＰＣＩスロット８ａに伝えられ、ＰＣＩバス６を経由してホスト／ＰＣＩブリッジ５を通過し、ＣＰＵローカルバス４を経由してＣＰＵ２に伝えられてドライブソフトの実行に伴うデータ読取りの一つのステップが完結し、次のステップへ移行する。
【００３０】
ドライバソフトの実行の過程で、アドインボード７へのデータの書込みが必要になった時は、ＣＰＵ２がデータを書込むためにアドインボード７に対して指定アドレスを付したスタート信号を発信する。
このスタート信号は、上記と同様にしてアドインボード７と信号監視部１７へ伝えられる。
【００３１】
アドインボード７は、指定されたアドレスにそのデータを書込み、これを終えるとレディ信号をＰＣＩに定められたタイミング以内にＣＰＵ２に対して返信する。
このレディ信号は、上記と同様にして信号ドライバ１８と信号監視部１７へ伝えられ、信号ドライバ１８からＣＰＵ２に伝えられてドライブソフトの実行に必要なデータ書込みの一つのステップが完結し、次のステップへ移行する。
【００３２】
このようにして、順次にＣＰＵ２とアドインボード７との間の信号の送受が行われる。
この信号送受の時に、信号線１６ｂや１６ｅにより信号を伝えられた信号監視部１７は、その送受の信号を制御部１１が認識できる信号に変換して制御部１１へ転送する。
【００３３】
制御部１１は、スタート信号が転送された時に記憶部１３に格納しているアドインボード７のレジスタ構成情報を参照し、その指定アドレスが拡張機能検査装置１０のＰＣＩスロット８ｂに装着したアドインボード７に該当するか否かを判断し、該当するもののみを選択的に監視する。
そして、スタート信号に返信するレディ信号が転送された時に、その信号送受の内容を記憶部１３に信号送受の履歴として順次に格納する。
【００３４】
以上のようにして、本実施の形態の拡張機能検査装置１０によるアドインボード７の動作の監視が行われ、アドインボード７に関する信号送受の履歴が記憶部１３に蓄積される。
ＣＰＵ２とアドインボード７との信号送受の監視の過程で誤動作が発生した場合の作用を以下に示す。
【００３５】
上記したように、ＣＰＵ２が発信したスタート信号に対するアドインボード７からのレディ信号の返信は、ＰＣＩで定められたタイミング以内に行われることが必要であるが、アドインボード７の結線ミスや異品の組込等の回路の不具合による誤動作によりレディ信号の返信のタイミングが遅れるまたは返信されないことがあり、この誤動作が発生するとコンピュータ１のシステムが停止してその後のステップの動作を検査することができなくなる。
【００３６】
このようなときには、本実施の形態の拡張機能検査装置１０は次のように作用する。
すなわち、制御部１１は、上記のように信号監視部１７からのＣＰＵ２のスタート信号をその指定アドレスにより選択的に監視しており、指定アドレスが監視対象である場合、つまり指定アドレスがＰＣＩスロット８ｂに装着されているアドインボード７のアドレスを指定するものである場合に、着信からの経過時間の計測を開始し、そのスタート信号に対するレディ信号の返信が所定の時間以内に行われるか否かを監視する。
【００３７】
アドインボード７からのレディ信号が、所定の時間以内に信号監視部１７から伝えられた場合は、その送受の内容を上記と同様にして記憶部１３に格納する。
所定の時間を経過しても信号監視部１７からアドインボード７のレディ信号が伝えられない場合は、制御部１１はこれを誤動作と認識してＣＰＵ２に返信すべき正常なレディ信号に相当する擬似信号を生成し、この擬似信号を信号ドライバ１８から返信するための擬似信号送出指令を信号制御部１９へ発信する。
【００３８】
擬似信号送出指令を受けた信号制御部１９は、この指令による擬似信号を信号線１６ｄにより信号ドライバ１８へ送出する。
信号線１６ｄからの擬似信号を受取った信号ドライバ１８は、これを上記と同様にしてＣＰＵ２へ伝え、ＣＰＵ２はこの擬似信号をアドインボード７からのレディ信号の返信として受取り、アドインボード７との信号送受に関する一つのステップを完結させる。
【００３９】
これにより次のステップへの移行が可能になり、拡張機能検査装置１０による検査が継続する。
また、制御部１１は上記の擬似信号の送出指令を信号制御部１９へ発すると同時に、信号制御部１９に対して信号ドライバ１８に信号線１６ｃによりアドインボード７から遅れて伝えられるレディ信号の受付を停止させるための受付停止指令と、信号レシーバ１５にＣＰＵ２から発信されるアドインボード７への次のスタート信号を一時停止させるための一時停止指令を発信する。
【００４０】
これにより信号制御部１９は、信号ドライバ１８のレディ信号の受付停止および信号レシーバ１５の次のスタート信号の一時停止のための信号をそれぞれの部位へ送出し、信号ドライバ１８のレディ信号の受付を停止させ、信号レシーバ１５の次のスタート信号のＰＣＩスロット８ｂへの伝達を一時停止させる。
そして、信号線１６ｃ、１６ｅを介して遅れて発せられたアドインボード７からのレディ信号が信号監視部１７へ伝えられた時、これを転送された制御部１１はこの誤動作の記録を遅れた時間等と共に記憶部１３に格納すると同時に、信号制御部１９へ信号レシーバ１５での次のスタート信号の一時停止を解除する解除指令を発信し、信号制御部１９はこの信号を信号レシーバ１５へ送出して一時停止を解除し、ＣＰＵ２が発した次のスタート信号がアドインボード７へ伝えられる。
【００４１】
なお、制御部１１は、次のスタート信号を一時停止してから一定の時間を経過してもアドインボード７からのレディ信号が伝えられない場合は、アドインボード７の回路の不具合に伴う誤動作と認識して、この誤動作の記録を記憶部１３に格納すると共に次のスタート信号の一時停止の解除指令を発し、ＣＰＵ２が発した次のスタート信号がアドインボード７へ伝えられる。
【００４２】
このようにして、次のスタート信号がアドインボード７へ伝えられ、アドインボード７が次のスタート信号に対するレディ信号を返信するタイミングを監視しながら拡張機能検査装置１０による検査が継続される。
以上のように、拡張機能検査装置１０の制御部１１が、アドインボード７のレジスタ情報を参照しながら信号送受のタイミングを監視し、アドインボード７の誤動作を検出したときに正常なタイミングで正常信号の擬似信号を送出してアドインボード７の正常な動作を代行し、コンピュータ１のシステムの停止を未然に防止してその後のステップを検査することが可能になる。
【００４３】
上記の信号送受のタイミングに関する誤動作の他に、アドインボード７の開発時には種々の誤動作が発生する。
例えば、アドインボード７が外部からの入力を受付けた場合（ＬＡＮボードが接続しているＬＡＮを通じて他の端末からのデータの入力を受付けた場合等が該当する。）等には、アドインボード７は能動的にその入力内容等をコンピュータ１のメインメモリ３へ書込むため、メインメモリ３のメモリマップのアドレス等を指定したデータ送信を行う。
【００４４】
この場合に、アドインボード７が指定したアドレスが回路構成の不具合等により間違ってＣＰＵ２が使用するＯＳ等が使用する領域等のコンピュータ１から見て書替えられたくない領域（書替禁止領域という。）を指定したものであるときは、その動作を行わせるとコンピュータ１のシステムの破壊やデータの損傷等を引起し、コンピュータ１が使用不能になることがある。
【００４５】
これを防止するため、本実施の形態の拡張機能検査装置１０は、その記録部１３にコンピュータ１の書替禁止領域の情報を予め格納するようにして次のように作用する。
アドインボード７が外部からの入力を受付けた場合には、アドインボード７は能動的にその入力内容等をコンピュータ１のメインメモリ３へ書込むため、メインメモリ３のメモリマップのアドレスを指定したデータ送信を行う。
【００４６】
このデータ送信のスタート信号は、ＰＣＩスロット８ｂから信号線１６ｃ、１６ｅを介して信号監視部１７へ伝えられ、そのスタート信号が制御部１１へ転送される。
データ送信のスタート信号の転送を受けた制御部１１は、その信号に付されたアドレスを読取り、記憶部１３に格納している書替禁止領域の情報を参照してそのアドレスが書替禁止領域以外のアドレスである場合は監視を継続し、ＣＰＵ２からのレディ信号を信号レシーバ１５から受取った時に、その信号送受の内容を上記と同様に記憶部１３に格納する。
【００４７】
アドインボード７が指定したアドレスが書替禁止領域のアドレスである場合は、制御部１１はアドレスの指定の誤動作と認識してＣＰＵ２から返信される正常なレディ信号に相当する擬似信号を生成し、この擬似信号を信号レシーバ１５からアドインボード７へ返信するための擬似信号送出指令と、信号ドライバ１８に信号線１６ｃにより伝えられるアドインボード７のスタート信号をＣＰＵ２へ送ることを停止させるためのデータ送信停止指令とを信号制御部１９へ発信すると共にこの誤動作の記録を間違ったアドレス等と共に記憶部１３に格納する。
【００４８】
擬似信号送出指令とデータ送信停止指令とを受けた信号制御部１９は、この指令による擬似信号を信号線１６ｆにより信号レシーバ１５へ、データ送信停止の信号を信号線１６ｄにより信号ドライバ１８へ送出する。
信号制御部１９からのデータ送信停止の信号を受取った信号ドライバ１８は、信号線１６ｃからの間違えたアドレスを指定したスタート信号を停止する。
【００４９】
一方、信号制御部１９からの擬似信号を受取った信号レシーバ１５は、この擬似信号を信号線１６ａによりＰＣＩスロット８ｂを介してアドインボード７へ送出し、アドインボード７はこの擬似信号をＣＰＵ２からのレディ信号の返信として受取り、ＣＰＵ２との信号送受に関する一つのステップが完結したとしてそのステップを終了させる。
【００５０】
なお、信号線１６ｅから伝えられた間違ったアドレスを指定したスタート信号により発信されるデータ送信停止指令に伴う制御部１１や信号制御部１９等の動作は、そのスタート信号が信号線１６ｃにより信号ドライバ１８に伝達される前に動作を終了させるために高速動作が可能なように構成されている。
このようにして、拡張機能検査装置１０の制御部１１が、アドインボード７の間違ったアドレスを指定したスタート信号を受取った時に、ＣＰＵ２の正常なレディ信号の擬似信号を送出してＣＰＵ２の正常な動作を代行し、これをアドインボード７へ送出してそのステップを完結させ、コンピュータ１のシステムの破壊等を未然に防止してその後のステップの検査が可能になる。
【００５１】
上記のようにして、拡張機能検査装置１０が誤動作に対処しながら検査を継続させて記憶部１３に格納した信号送受の履歴および誤動作の記録をアドインボード７の開発者が閲覧する場合は、モニタ端末９から拡張機能検査装置１０に対して閲覧要求を送信し、これをリモートインタフェース１２によって受付けた制御部１１は記憶部１３に格納している閲覧要求の履歴および／もしくは記録を読出し、これをモニタ端末９へ送信する。
【００５２】
モニタ端末９は送信された履歴および／もしくは記録をその画面に表示し、開発者は開発中のアドインボード７の動作の履歴および／もしくは記録を閲覧して一連のステップで発生した誤動作等の状況を把握し、ドライバソフトのプログラムやアドインボード７の回路の修正および改良を行う。
以上説明したように、本実施の形態では、拡張機能検査装置の記憶部にアドインボードのレジスタ構成情報を格納するようにしたことによって、アドインボードに対する信号の送受を選択的に監視することが可能になる。
【００５３】
また、コンピュータとアドインボードとを拡張機能検査装置を介して間接的に接続するようにしたことによって、コンピュータとアドインボードとの間で送受される信号の全てを監視することができると共に、実際のアドインボードを実際のシステムに接続して実機における動作の確認を行うことができる。
更に、本来アドインボードを装着するために空けられているＰＣＩスロットにそのアドインボードを装着した拡張機能検査装置を装着するようにしたことによって、一つのＰＣＩスロットを用いてアドインボードの動作を監視をすることができ、他のＰＣＩスロットが塞がれている場合や装着するコンピュータの小型化等によりＰＣＩスロットの数が少ない場合においても、検査対象のアドインボードやドライバソフトの検査を行うことができ、機能拡張の対象となるコンピュータに対する制限を排除することができる。
【００５４】
更に、開発中のアドインボードに回路の不具合等による返信のタイミング遅れや書替禁止領域へのアドレス指定等の誤動作があった場合に、制御部が正常な信号の擬似信号を送出する指令を信号制御部に対して発信し、アドインボードやＣＰＵの動作を代行するようにしたことによって、信号制御部から送出された擬似信号によりＣＰＵやアドインボードがステップの完結を認識することができ、コンピュータのシステムの破壊や停止を未然に防止して拡張機能の検査を継続することを可能にし、複数の誤動作を一回の検査で検出してアドインボードの検査作業の効率を向上させることができる。
【００５５】
更に、アドインボードの完成後に行っていた実際のシステムによるドライバソフトの動作確認を、実際の回路を組込んだ開発中のアドインボードを拡張機能検査装置に装着して同時に行うようにしたことによって、機能を拡張するためのソフトウェアの動作確認を開発段階において実際のシステムにより行うことができ、ドライバソフトの開発期間の短縮を図ることができる。
【００５６】
第２実施の形態例
図３は第２実施の形態の接続状態を示すブロック図である。
なお、本実施の形態の拡張機能検査装置１０の構成は、図１に示す第１実施の形態例の構成と同様である。
また、上記第１実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
【００５７】
図３において、本実施の形態の拡張機能検査装置１０は、アドインボード７が接続されていない状態であり、記憶部１３にはＰＣＩで用いる規格化された共通情報であるアドインボード７のＰＣＩコンフィグレーションレジスタの情報が格納されている。
従って、図１のアドインボード７も同様に接続が省略されている。
【００５８】
上記の構成の作用について説明する。
本実施の形態では、コンピュータ１には第１実施の形態例と同様にドライバソフトがインストールされ、拡張機能検査装置１０の記憶部１３には、接続するアドインボード７のレジスタ構成情報と上記したＰＣＩコンフィグレーションレジスタの情報が格納され、その情報が制御部１１のレジスタに取込まれている。
【００５９】
以下に、本実施の形態の拡張機能検査装置１０を用いたドライバソフトのデバッグの作用について説明する。
拡張機能検査装置１０の監視によりドライバソフトのデバッグを行う場合は、図３に示すように、拡張機能検査装置１０のＰＣＩスロット８ｂにアドインボード７を装着せずに、拡張機能検査装置１０をＰＣＩバス６に設けられた一つのＰＣＩスロット８ａに装着し、外部のモニタ端末９を拡張機能検査装置１０のリモートインタフェース１２を介して制御部１１と接続する。
【００６０】
コンピュータ１が起動すると、ＣＰＵ２は上記第１実施の形態例と同様にしてＰＣＩスロット８ａの新たなボードを検知し、そのボードに対してアドレスサイズ等の問合せが行われる。
この時、拡張機能検査装置１０の信号レシーバ１５にその問合せが伝えられ、これが信号監視部１７により転送されて制御部１１へ伝えられ、制御部１１はそのレジスタに取り込んだアドインボード７のＰＣＩコンフィグレーションレジスタの情報をＣＰＵ２へ返信する。
【００６１】
この返信が信号ドライバ１８によりＣＰＵ２へ伝えられ、ＣＰＵ２はメインメモリ３のメモリマップにその使用領域を割当て、この割当領域の情報を拡張機能検査装置１０へ通知し、通知された割当領域の情報が制御部１１のレジスタのＰＣＩコンフィグレーションレジスタに格納される。
これにより、ＣＰＵ２が拡張機能検査装置１０をアドインボード７として認識し、ＣＰＵ２によるドライバソフトの実行が可能となる。
【００６２】
ドライバソフトの実行の過程で、アドインボード７に対するデータの読み書きが必要になった時は、ＣＰＵ２がこれを実行するためにアドインボード７に対して指定アドレスを付したスタート信号を発信する。
このスタート信号は、第１実施の形態例と同様にして信号レシーバ１５へ伝えられ、その信号は信号レシーバ１５により信号線１６ｂを介して信号監視部１７へ伝えられて制御部１１へ転送される。
【００６３】
転送されたスタート信号を受取った制御部１１は、記憶部１３に格納しているアドインボード７のレジスタ構成情報を参照し、その指定アドレスがレジスタ構成情報のアドレスに該当するか否かを判断しながらスタート信号を選択的に監視する。
そして、スタート信号の指定アドレスがレジスタ構成情報のアドレスに該当する場合に、アドインボード７がＣＰＵ２に返信すべきレディ信号に相当する擬似信号を生成し、信号制御部１９に対して信号ドライバ１８にこの擬似信号をＰＣＩで定められたタイミング以内にＣＰＵ２へ返信させるための返信指令を発信すると共にこの信号送受の内容を記憶部１３に信号送受の履歴として順次に格納する。
【００６４】
レディ信号の擬似信号の返信指令を受けた信号制御部１９は、この指令によるレディ信号を信号線１６ｄにより信号ドライバ１８へ送出する。
信号線１６ｄからのレディ信号を受取った信号ドライバ１８は、これを第１実施の形態例と同様にしてＣＰＵ２へ伝え、ＣＰＵ２はこの擬似信号をアドインボード７からのレディ信号の返信と認識し、アドインボード７との信号送受に関する一つのステップを完結させる。
【００６５】
これにより次のステップへの移行が可能になり、ドライバソフトのデバッグが継続される。
このようにして拡張機能検査装置１０をアドインボード７に模してその動作を代行させ、アドインボード７を装着しない状態でのドライバソフトの複数のステップに渡る継続的なデバッグが可能になる。
【００６６】
なお、コンピュータ１がＰＣＩスロット８ａに装着されたアドインボード７に割当てる割当領域は、装着されたＰＣＩスロット８ａの位置やコンピュータ１に装備されているディスプレイ等の他の機器の状況に応じて異なるため、上記のように制御部１１のレジスタにアドインボード７のＰＣＩコンフィグレーションレジスタの情報を取り込むことにより、拡張機能検査装置をどのような位置のＰＣＩスロット８ａに装着しても、アドインボード７の装着対象となるどのようなコンピュータ１に装着しても自動的にその割当領域を取得してアドインボード７に模してその動作を代行することができる。
【００６７】
また、一部の回路を組込んだアドインボード７を拡張機能検査装置１０のＰＣＩスロット８ｂに装着して実際のシステムに接続し、第１実施の形態例と同様にして組込んだ一部の回路の動作の監視や誤動作の代行を行いながら第２実施の形態例と同様にして他の部分の動作を代行させ、これらを併用しながらアドインボードに組込む回路をできたところから順に実際のシステムに接続して検査を行うことが可能になる。
【００６８】
以上説明したように、本実施の形態では、第１実施の形態例と同様に、拡張機能検査装置の記憶部にアドインボードのレジスタ構成情報を格納するようにしたことによって、アドインボードに対する信号の送受を選択的に監視することが可能となる。
また、拡張機能検査装置の制御部にアドインボードのＰＣＩコンフィグレーションレジスタの情報を取り込むようにしたことによって、ＰＣＩスロットの位置やコンピュータに関わりなく、メインメモリのメモリマップの割当領域の情報を自動的に取得することができ、アドインボード７に模して動作を代行することが可能になり、アドインボードが装着されていない状態においても、ドライバソフトの開発のための検査を行うことができる。
【００６９】
このことは、アドインボードに用いるチップ等が揃わず、まだ組立を行うことができない開発の初期に特に有効である。
上述したように、本発明の拡張機能検査装置は、開発の初期から終期に至るあらゆる段階においてアドインボードやそのドライバソフトの動作を実際のシステムに接続して効率的に検査することができ、これを用いて誤動作等を検出し、回路等を修正、改良して設定されたアドインボードは、その正常な動作を販売の初期から十分に保証することができる。
【００７０】
【発明の効果】
以上述べたように、本発明は、拡張機能検査装置の記憶部にアドインボードのレジスタ構成情報を格納するようにしたことによって、アドインボードに対する信号の送受を選択的に監視することができるという効果が得られる。
また、本発明の拡張機能検査装置を用いて誤動作等を検出し、回路等を修正、改良して設定されたアドインボードは、その正常な動作を販売の初期から十分に保証することができる。
【図面の簡単な説明】
【図１】第１実施の形態を示すブロック図
【図２】第１実施の形態の接続状態を示すブロック図
【図３】第２実施の形態の接続状態を示すブロック図
【符号の説明】
１ コンピュータ
２ ＣＰＵ
３ メインメモリ
４ ＣＰＵローカルバス
５ ホスト／ＰＣＩブリッジ
６ ＰＣＩバス
７ アドインボード
８ａ、８ｂ ＰＣＩスロット
９ モニタ端末
１０ 機能拡張検査装置
１１ 制御部
１２ リモートインタフェース
１３ 記憶部
１４ ＰＣＩコネクタ
１５ ＰＣＩバス信号レシーバ
１６ａ〜１６ｆ 信号線
１７ ＰＣＩバス信号監視部
１８ ＰＣＩバス信号ドライバ
１９ ＰＣＩバス信号制御部
Claims (1)
- 制御部と、
コンピュータの機能を拡張するためのアドインボードのレジスタ構成情報を格納する記憶部と、
前記アドインボードを装着するＰＣＩスロットと、
前記コンピュータのＣＰＵと接続しているＰＣＩバスに接続するためのＰＣＩコネクタと、
前記ＰＣＩスロットと接続すると共に、前記ＰＣＩバスからの信号を、前記ＰＣＩコネクタを介して受取るＰＣＩバス信号レシーバと、
前記ＰＣＩスロットと接続すると共に、前記ＰＣＩコネクタを介して、前記ＰＣＩバスへ信号を送出するＰＣＩバス信号ドライバと、
前記ＰＣＩスロットと接続すると共に、前記ＰＣＩバス信号レシーバから伝えられる信号を前記制御部へ転送するＰＣＩバス信号監視部と、
前記制御部からの指令により前記ＰＣＩ信号レシーバとＰＣＩ信号ドライバへ信号を送出するＰＣＩバス信号制御部と、を備えたコンピュータの拡張機能検査装置において、
前記ＰＣＩスロットにアドインボードを装着して、間接的に前記ＰＣＩバスに接続すると共に、前記制御部にモニタ端末を接続しておき、
前記制御部は、
前記ＰＣＩバス信号監視部を介して、前記アドインボードと前記ＣＰＵとの間の信号の送受を監視する手段と、
前記ＣＰＵが、前記レジスタ構成情報の指定アドレスを付したスタート信号を発信した場合に、前記スタート信号に対する前記アドインボードからのレディ信号の返信に要する経過時間を計測する手段と、
前記経過時間が所定の時間を経過したときに、前記アドインボードから前記ＣＰＵへの正常なレディ信号に相当する擬似信号の送出指令を前記ＰＣＩバス信号制御部へ発信する手段と、
前記擬似信号の送出指令を発信したときに、前記ＰＣＩバス信号制御部へ、前記アドインボードから遅れて返信されるレディ信号の受付停止指令と、前記ＣＰＵから発信される次のスタート信号の一時停止指令とを発信する手段と、
前記アドインボードからのレディ信号が遅れて返信されたときに、その返信のタイミング遅れの誤動作の記録を遅れた時間と共に前記記憶部に格納する手段と、
前記アドインボードからのレディ信号が一定時間経過後に返信されなかったときに、その回路不具合に伴う誤動作の記録を前記記憶部に格納する手段と、
前記誤動作の記録を格納したときに、前記ＰＣＩバス信号制御部へ、前記スタート信号の一時停止指令を解除する解除指令を発信する手段と、
前記モニタ端末からの要求に応じて、前記記憶部から読出した前記誤動作の記録を送信する手段と、を備え、
前記ＰＣＩバス信号制御部は、
前記ＣＰＵへの擬似信号の送出指令を受けたときに、前記ＰＣＩバス信号ドライバへ前記擬似信号を送出する手段と、
前記受付停止指令を受けたときに、前記ＰＣＩバス信号ドライバへ前記レディ信号の受付停止のための信号を送出する手段と、
前記一時停止指令を受けたときに、前記ＰＣＩバス信号レシーバへ前記スタート信号の一時停止のための信号を送出する手段と、
前記解除指令を受けたときに、前記ＰＣＩバス信号レシーバへ前記スタート信号の一時停止指令を解除するための信号を送出する手段と、を備えることを特徴とするコンピュータの拡張機能検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042045A JP4344147B2 (ja) | 2003-02-20 | 2003-02-20 | コンピュータの拡張機能検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042045A JP4344147B2 (ja) | 2003-02-20 | 2003-02-20 | コンピュータの拡張機能検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004252695A JP2004252695A (ja) | 2004-09-09 |
| JP4344147B2 true JP4344147B2 (ja) | 2009-10-14 |
Family
ID=33025428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042045A Expired - Fee Related JP4344147B2 (ja) | 2003-02-20 | 2003-02-20 | コンピュータの拡張機能検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4344147B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013145559A (ja) * | 2013-02-15 | 2013-07-25 | Ricoh Co Ltd | 電子機器 |
| CN107480017A (zh) * | 2017-08-02 | 2017-12-15 | 郑州云海信息技术有限公司 | Pcie外插卡的批量测试装置及方法 |
-
2003
- 2003-02-20 JP JP2003042045A patent/JP4344147B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004252695A (ja) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7069477B2 (en) | Methods and arrangements to enhance a bus | |
| KR20010109282A (ko) | 온-칩 디버그 시스템 | |
| KR100513820B1 (ko) | 통합된 루프백 테스트 능력을 갖춘 버스간 브리지 회로 및 그이용 방법 | |
| KR20140084068A (ko) | 프로그램가능한 테스트 기기 | |
| TWI759719B (zh) | 快閃記憶體控制器及用於快閃記憶體控制器的方法 | |
| US8589879B2 (en) | Debugging system, debugging method, and program | |
| US20060212768A1 (en) | Verification circuitry for master-slave system | |
| JP4344147B2 (ja) | コンピュータの拡張機能検査装置 | |
| CN113282439A (zh) | eMMC测试方法、装置、可读存储介质及电子设备 | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| US7168029B2 (en) | Method for testing a universal serial bus host controller | |
| CN111008098A (zh) | 监测系统与方法 | |
| US8131531B2 (en) | System and method for simulating a semiconductor wafer prober and a class memory test handler | |
| TWI234705B (en) | Detecting method for PCI system | |
| JP2004101203A (ja) | ロジックｌｓｉの不良解析システム及び不良解析方法 | |
| US20020184001A1 (en) | System for integrating an emulator and a processor | |
| JPH11272494A (ja) | ワイドバンドスイッチファームウエアのデバック／コシミュレーション方式 | |
| Van Treuren et al. | Embedded boundary scan | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP2009276985A (ja) | 半導体集積回路装置 | |
| CN111309529B (zh) | 依处理器信息完整测试处理器内通信链路的系统及方法 | |
| IES980293A2 (en) | An electronic test system for microprocessor based boards | |
| JP2007072604A (ja) | 論理回路検証装置及びその制御方法、コンピュータプログラム及び記憶媒体 | |
| CN117370083A (zh) | 通过单一测试卡中的多个端口使服务器中的多个pcie槽饱和 | |
| CN113032197A (zh) | 一种设备故障检测方法及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090710 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |