JP5030577B2 - パラメータ設定方法及び回路動作検証方法、並びに電子装置 - Google Patents

パラメータ設定方法及び回路動作検証方法、並びに電子装置 Download PDF

Info

Publication number
JP5030577B2
JP5030577B2 JP2006345123A JP2006345123A JP5030577B2 JP 5030577 B2 JP5030577 B2 JP 5030577B2 JP 2006345123 A JP2006345123 A JP 2006345123A JP 2006345123 A JP2006345123 A JP 2006345123A JP 5030577 B2 JP5030577 B2 JP 5030577B2
Authority
JP
Japan
Prior art keywords
model
parameters
physical
circuit operation
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006345123A
Other languages
English (en)
Other versions
JP2007201439A (ja
JP2007201439A5 (ja
Inventor
卓之 井上
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006345123A priority Critical patent/JP5030577B2/ja
Publication of JP2007201439A publication Critical patent/JP2007201439A/ja
Publication of JP2007201439A5 publication Critical patent/JP2007201439A5/ja
Application granted granted Critical
Publication of JP5030577B2 publication Critical patent/JP5030577B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、回路動作検証に際して、回路素子特性を近似するモデルのパラメータ設定方法やパラメータ設定装置に関する。また、回路動作検証方法及び回路動作検証装置に関する。
回路動作検証(回路シミュレーションともいう。)は、回路設計の不具合の早期発見や性能予測を目的として行われる。回路動作検証の計算結果に基づいて、設計した回路の修正や改良を行う。回路動作検証には、回路に含まれる素子の素子特性を表す為のモデルのパラメータが必要である。モデルのパラメータは、デバイスの製造プロセスやサイズによって決まるものと、デバイスを測定して得られる電気特性からパラメータを抽出するソフトウェア(以下、ツールという。)を用いて決まるものがある。
回路動作検証プログラムとしては、例えばSmartSpice(SILVACO社)等があり、パラメータを抽出するソフトウェア(ツール)としては、UTMOST(同SILVACO社)が挙げられる。上記以外にも、Synopsys社やCadence社から市販されているものがある。
薄膜トランジスタ(Thin Film Transitor。以下、TFTという。)の回路動作検証には、TFTに影響しうる電気的特性を表している、考慮すべき物理現象に応じたモデルを用いる。このようなモデルとしては、グラジュアルチャネル近似や空乏層近似と呼ばれる古典的なものから、RPIモデル等がある。上記のSmartSpiceではモデル一つ一つに対し、それぞれにLEVEL番号が与えられている。LEVEL番号が大きいモデルでは、物理的精度が高く、パラメータ数が大きい傾向にある。逆に、LEVEL番号が小さいモデルでは、パラメータ数が小さい反面、物理的精度は低い。例えば、空乏層近似を改良したものはLEVEL2であり、RPIモデルがLEVEL36である。
回路動作検証に用いるモデルのパラメータを抽出する為には、測定データを取得してモデルを決める必要がある。モデルの選択は、回路動作検証をする上で重要である。パラメータの抽出は、ソフトウェアの処理の上では非線形最小二乗法に基づいて行われている。非線形最小二乗法では、極小値が複数存在する場合の取り扱い、収束に関するループの判定条件、数値の処理方法、等の様々な部分を考慮する必要があり、またその点において多くの工夫が求められる。それらはパラメータを抽出するソフトウェア(ツール)の個性であり、同じ測定データを用いてもソフトウェア(ツール)によって抽出される値は変わってくる。単純なモデルであれば、モデル式がパラメータの線形結合によって表せるため、市販のソフトウェア(ツール)を使わずとも計算が可能であり、その計算結果は、アルゴリズムによって計算過程の途中での計算量に多少の違いはあるが、大きな違いは表れない。
非線形最小二乗法は、原理上、適切な値を求める為に膨大な量の計算が必要である。実際に、LEVEL36のモデルでパラメータ抽出を行うと、一つの曲線についてのデータにつき10分程度の時間を要する。しかし、例えばLEVEL2での抽出を行うのであれば、さほど非線形な部分を含まないので、簡単なソフトウェア(ツール)で抽出する事が可能であり、100本の曲線についてのデータの抽出でもほんの数秒で行える。
回路設計の開発スピード向上は極めて重要な課題であり、開発フローの一部を担っている回路動作検証に要する時間も当然短縮されなければならない。しかし、LEVEL番号の大きいモデルを用いてパラメータを大量に抽出することは、多大な時間を要し、現状の計算機の性能では難しいことが多い。従って、開発期間に余裕が無い場合は、物理的精度の低いモデルを用いてパラメータを抽出し回路動作検証を行う。しかし、パラメータを抽出するモデルと回路動作検証に使うモデルは、同じでなければ検証が成立しない。以上説明したことについての概念図を図7に示す。物理的精度が高いモデル(LEVEL番号が大きいモデル)では、回路動作検証結果の物理的精度は高いが、パラメータ数が多いため、測定データからのパラメータの抽出に多くの時間を要する。逆に、物理的精度が低いモデル(LEVEL番号が小さいモデル)ではパラメータ数が少ないために測定データからのパラメータの抽出は短時間で行えるが、回路動作検証結果の物理的精度が低下してしまう。また、物理的精度の高いモデルで回路動作検証を行うには、パラメータの抽出に必ず一定の時間が必要とされる。この計算時間は、抽出に用いるソフトウェア(ツール)とCPUの性能に依存し、技術者の創意工夫によって削減できるものではない。仮に、物理的精度の高いモデルで短時間に回路動作検証できれば、それは回路設計の有効な補助となり、開発スピードも向上する事になる。
上記の課題を解決する手段として、まずは物理的精度の低いモデルでパラメータを抽出する。そして、抽出されたパラメータを、物理的精度の高いモデルのパラメータに変換する。最終的には、物理的精度の高いモデルで回路動作検証を行う。
つまり、本発明のパラメータ設定方法は、回路動作の検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータの設定を行うパラメータ設定方法であって、第1のモデル及び該第1のモデルの物理現象リストがプロセッサに入力されるステップと、プロセッサが、該第1のモデルの物理現象リストを基に、複数のモデル及び該複数のモデルの物理現象リストが格納されたモデル特性テーブルから第2のモデルを選択するステップと、プロセッサが、測定データから該第2のモデルのパラメータを抽出するステップと、プロセッサが、抽出した該第2のモデルのパラメータを、該第1のモデルに対応するように変換するステップと、を有する。
また、本発明の他のパラメータ設定方法は、上記構成において、該第1のモデルは該第2のモデルより物理的精度が高い。
また、本発明の回路動作検証方法は、回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータの設定を行い、該モデルを用いて回路動作を検証する回路動作検証方法であって、第1のモデル及び該第1のモデルの物理現象リストがプロセッサに入力されるステップと、プロセッサが、該第1のモデルの物理現象リストを基に、複数のモデル及び該複数のモデルの物理現象リストが格納されたモデル特性テーブルから第2のモデルを選択するステップと、プロセッサが、測定データから該第2のモデルのパラメータを抽出するステップと、プロセッサが、抽出した該第2のモデルのパラメータを、該第1のモデルに対応するように変換するステップと、該第1のモデルを用いて回路動作を検証するステップと、を有する。
また、本発明の他の回路動作検証方法は、上記構成において、該第1のモデルは該第2のモデルより物理的精度が高い。
また、本発明の電子装置は、回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータを設定するパラメータ設定装置において、第1のモデル及び該第1のモデルの物理現象リストを入力する入力手段と、複数のモデル及び該複数のモデルの物理現象リストが格納されたモデル特性テーブルと、該第1のモデル及び該第1のモデルの物理現象リストを基に該モデル特性テーブルから第2のモデルを決定するモデル決定手段と、測定データから該第2のモデルのパラメータを抽出するパラメータ抽出ソフトウェア(ツール)と、該第2のモデルのパラメータを、該第1のモデルに対応するように変換するパラメータ変換手段と、を有する。
また、本発明の他のパラメータ設定装置は、上記構成において、該第1のモデルは該第2のモデルより物理的精度が高い。
また、本発明の電子装置は、回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータを設定し、該モデルを用いて回路動作を検証する回路動作検証装置において、第1のモデル及び該第1のモデルの物理現象リストを入力する入力手段と、複数のモデル及び該複数のモデルの物理現象リストが格納されたモデル特性テーブルと、該第1のモデル及び該第1のモデルの物理現象リストを基に該モデル特性テーブルから第2のモデルを決定するモデル決定手段と、測定データから該第2のモデルのパラメータを抽出するパラメータ抽出ソフトウェア(ツール)と、該第2のモデルのパラメータを、該第1のモデルに対応するように変換するパラメータ変換手段と、第1のモデルを用いて回路動作を検証する回路動作検証プログラムと、を有する。
また、本発明の他の回路動作検証装置は、上記構成において、該第1のモデルは該第2のモデルより物理的精度が高い。
本発明の上記の構成で、第1のモデルの物理現象リストにリストされるものとしては、例えば、チャネル長変調、サブスレッショルドリーク電流、移動度劣化、キンク効果、温度依存性、又はDIBL(Drain Induced Barrier Lowering)等が挙げられる。
本発明により、従来よりも短い計算時間で、高い物理的精度の回路動作検証を行うことができる。
また、本発明により、モデル特性テーブル、モデル決定方法、パラメータ変換方法の修正が容易となる。よって、計算量を減らすことができ、物理的精度を高めることが容易になる。
したがって、本発明を用いることで、半導体装置の設計を効率的に行うことができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
本発明のパラメータ抽出と回路動作検証についての概念図を図1に示す。まず、パラメータ抽出時間が短く、物理的精度の低いモデルでパラメータを抽出する。次に、抽出されたパラメータを物理的精度の高いモデルのパラメータに変換する。そして、回路動作検証は物理的精度の高いモデルで行う。つまり、本発明は、パラメータ抽出を行うモデルと回路動作検証を行うモデルが異なる。
図2は、本発明の回路動作検証装置の構成を示すブロック図である。入力部101において、実際に回路動作検証を行う、物理的精度の高いモデルA(第1のモデル)と回路動作検証において考慮する物理現象のリストLを入力する。ここで、入力部101は、入力されたモデルAと物理現象リストLを一時的に記憶する記憶手段を有していてもよい。モデル特性テーブル102は、物理的精度は低いが、パラメータを抽出する時間の短いモデルB(第2のモデル)を選択する際と、モデルBのパラメータをモデルAのパラメータに変換する際に使用する。測定データ103は、あらかじめ入力しておくものとする。モデル特性テーブル102と測定データ103はデータベース化し、記憶手段109に記憶させる。モデル決定手段104において決定されたモデルBと測定データ103を用い、パラメータ抽出ソフトウェア(ツール)105でモデルBのパラメータの抽出を行う。パラメータ変換手段106では、抽出されたモデルBのパラメータを、回路動作検証のためにモデルAのパラメータに変換する。回路動作検証プログラム107において変換されたモデルAのパラメータを用いて回路動作検証を行い、出力部108で結果を出力する。
なお、図2に示す、プロセッサ100(シミュレーション装置)は、入力部101、記憶手段109(測定データ103及びモデル特性テーブル102を記憶する。)、モデル決定手段104、パラメータ抽出ソフトウェア(ツール)105、パラメータ変換手段106、回路動作検証プログラム107及び出力部108を有するプロセッサであるが、図8に示すように、回路動作検証プログラム107はパラメータ設定装置とは別に設けても良い。つまり、パラメータ設定装置は、入力部101、記憶手段109(測定データ103及びモデル特性テーブル102を記憶する。)、モデル決定手段104、パラメータ抽出ソフトウェア(ツール)105、パラメータ変換手段106、及び出力部108を有するプロセッサである。よって、図8の構成の場合には、パラメータ変換手段106により、抽出されたモデルBのパラメータがモデルAのパラメータに変換され、変換されたモデルAのパラメータが出力部108から出力される。そして、出力部108から出力されたモデルAのパラメータと、モデルAと、モデルAの物理現象リストLが回路動作検証プログラム107に入力され、回路動作検証プログラム107から回路動作検証結果が出力される。
モデル特性テーブル102は、(1)モデル名(LEVEL)(2)モデルの成立条件(3)各モデルが表す物理現象のリスト(4)パラメータ抽出時間(抽出計算量)(5)パラメータ名とそのデフォルト値(6)物理現象ごとに分類されたパラメータ(7)物理現象を表現する関数形(8)表現された関数の線形性(9)値を固定するパラメータ等を有する。これらの情報に基づいて、図2におけるモデル決定手段104によって、モデルBの決定を行い、パラメータ変換手段106によって、モデルBのパラメータをモデルAのパラメータに変換する。
上述のように、パラメータの抽出には短い時間しか要しない。次に、物理的精度について考える。注意すべき点は二つである。一つは、パラメータを抽出するモデルの選び方であり、もう一つは、抽出したパラメータの変換方法である。本発明では、LEVEL番号の小さいモデルによりパラメータの抽出を行っているため、計算量は少ない。しかし、物理的精度の低いモデルでパラメータを抽出しているので、そのモデルに表現されていない物理現象は、抽出を行った時点で捨象されている事になる。つまり、まずは、複数の選択肢の中から物理的精度の低いモデルを選ぶ際に、捨象されるべきでない物理現象を含むモデルを選ぶ事が重要である。
パラメータの変換方法については、物理的精度の低いモデルと物理的精度の高いモデルにおいて、その対応関係が明らかなパラメータについては変換し易い。しかし、同じ物理現象を表しているパラメータであっても、その表現する関数形が異なる場合があり、その際にどのような基準により変換するかは回路動作検証の物理的精度に影響する。
回路動作検証する物理的精度の高いモデルを選び、回路動作検証で考慮する物理現象を決めた際に、どのようにして抽出を行うモデルを決定するか、についてのフローチャートを図3に示した。図3の流れについて詳しく説明する。
まず、回路動作検証を行いたい物理現象について、物理的精度の高いモデルを選ぶ。ここでは回路動作検証を実行したい、物理的精度の高いモデルは固定されていると考える。ステップS3−2では、回路動作検証で考慮したい物理現象リストLを図2の入力部101に入力する。物理現象リストLをモデルAの表す物理現象リストと同等のものとすれば、当然選ばれるモデルBもモデルAと同程度の物理的精度を有するが、その分パラメータ抽出の計算量も増えてしまうことに注意する。
ステップS3−3において、モデルAと成立条件が一致しているモデルをモデル特性テーブルから選択する。ただし、Spiceのモデルに関しては、両方の成立条件についてそこまで深く考慮しなくとも良い。何故なら、ゲート電圧やドレイン電圧の範囲、チャネル長(幅)、ゲート酸化膜厚等に関し、どちらのモデルも殆ど同じ条件下で成立するからである。一般的な物理モデルを扱う際には、どのような条件を課したときにモデルが成立するかを十分に把握する必要がある。実際はS3−3において、モデル特性テーブルを用いてプロセッサがモデルAと成立条件が一致しているモデルを自動的に選択する。
ステップS3−4においては、ステップS3−3で選ばれたモデルの中から、回路動作検証で考慮する物理現象リストLに記述された物理現象を全て含むモデルを選択する。モデル特性テーブルにおいて、パラメータは物理現象ごとに分類されている。また、パラメータには様々な種類がある。物理的な偏微分方程式を解いて誘導された係数、物理的な意味はないが計算の微調整を目的として添えられたパラメータ等がある。しかし、ここでは物理モデルが表現している種々の現象ごとにパラメータを分類する。上記の現象は完全には独立ではないが、物理モデル上では独立した形で表現されている事が多いため、各々のパラメータは、この物理現象に関わるパラメータである、と言うことが出来る。モデルAとモデルBのパラメータを分類することは、それぞれのモデルがどの物理現象を表しているかを把握する作業でもある。物理的精度の高いモデルAの方が、より多くの物理現象を含んだ形になっている。
ステップS3−5では、ステップS3−4で選ばれたモデルの中からパラメータの抽出時間が短いモデルを選ぶ。パラメータの抽出時間は、抽出に必要な計算量で表される。計算量に関する情報はモデル特性テーブルに格納されていて、そのデータに基づいて選択する。パラメータの抽出時間が最も短いモデルを選ぶので、モデルが一意に決定する。S3−6において、パラメータ抽出を行うモデルをモデルBとしている。
パラメータ抽出をするモデルと回路動作検証をするモデルの二つが定められたときに、抽出したパラメータをどのように変換するかについてのフローチャートを図4に示す。
本発明で用いる物理モデルとそのモデルを表現するパラメータには、公知のものを利用することができる。また、パラメータ抽出ソフトウェア(ツール)や回路動作検証プログラムも既存のものを利用すればよい。
本発明は、データベースに格納されたモデル特性テーブルを用いて、パラメータ抽出を行うモデルを決定し、二つのモデル間でパラメータ変換を行う。
図4のフローチャートについて説明する。図2の入力部101においてモデルAが入力され、図2のモデル決定手段104においてモデルBが決定される。この二つのモデルと図2のパラメータ抽出ソフトウェア(ツール)105において測定データから抽出されたモデルBのパラメータ(S4−1)、モデル特性テーブル(S4−2)から、規則的な手順を用いて変換する。
ステップS4−3において、モデルAで表現されている物理現象が、モデルBで表現されているかいないかをチェックする。もし表現されていなければ、ステップS4−4に進む。モデルBで抽出されたパラメータは、モデルBで元々表現されている物理現象しか表していない。よって、モデルAで表現され、モデルBで表現されていない物理現象による効果を無視するように、モデルAのパラメータを設定する。仮に、無視された効果を考慮したいのであれば、モデルBとして、他のモデルを選ぶか、モデルAでパラメータを抽出しなければならない。物理現象による効果を無視するようパラメータを設定するアルゴリズムは、まずその物理現象に分類されたパラメータを抜き出す。どのパラメータがどの物理現象に属しているかは、モデル特性テーブルに記述されている。次に、モデル特性テーブルに格納された物理現象を表現する関数形を用いて、その関数が恒等的に0になるようにパラメータを設定する。場合によっては、あるパラメータの値は何でも構わないという事があるが、その場合はデフォルト値を採用する。
モデルA及びモデルBの双方に含まれている物理現象であれば、ステップS4−5に進み、表現している関数形をチェックする。全く同じ、又は本質的に同じであるならば、ステップS4−6に進む。本質的に同じとは、パラメータ名やパラメータの文字表記が若干異なるが式の上では定数倍されているだけの場合である。モデルBで抽出されたパラメータを、そのまま(又は定数倍して)対応するモデルAのパラメータに代入する。パラメータ名が全く同じである等の場合には、S4−6の部分は最も実行され易い。また、その変換アルゴリズムに個人的な解釈が含まれる事が無いので、技術者による差違は見られない。
同じ現象を表していたとしても、式の形が変わってくる場合がある。その場合はステップS4−7に進む。直線的であるという事は、パラメータに関して線形な関数で近似できることを意味する。しかし、線形に近似できることは少なく、多くの場合ステップS4−9に進む事になる。ここで、関数が直線的であるかどうかを判定するアルゴリズムについて説明する。関数が直線であるならば該関数の傾きが一定であるので、傾きが相対的にあまり変化しないのであれば、直線的と判断しても良いということになる。従って、物理現象が表す関数の傾きの平均値及び規格化された分散を算出し、規格化された分散がある値以下である場合に、関数が直線的であると判定する。モデル特性テーブルには、線形であるか非線形であるかが予め記述されている。関数が線形であるならば、関数の傾き及び関数の切片についての変換式も同時に格納されている。
ステップS4−9では例えばNewton法等の非線形最小二乗法でモデルAのパラメータに変換する。同じ現象であっても、モデルAとモデルBではその表現する関数形が異なり、パラメータに関して非線形であるならば、変換する為の手段は殆ど残されていない。ここではモデルBにおいて、その現象を表す部分を取り出し、さらにグラフを作成する。そして、対応するモデルAの関数を非線形最小二乗法でフィッティングする。計算方法としては、パラメータ抽出ソフトウェア(ツール)で行われていることと同一のことを行う。ただ、一部だけ限定して抽出を行っているため、計算量はモデルA全体をフィッティングするよりは遙かに少ない。非線形最小二乗法は、より正確に計算するならば、差分法等ではなくフィッティングする関数の偏微分を解析的に行う必要があり、その結果煩雑な関数を取り扱わなければならなくなる。この事を回避する為に、フィッティングする際に、影響の小さいパラメータを手動で合わせる、又は固定する等することにより、その計算量を減らすことも可能である。ステップS4−9においては、技術者のモデルの解釈や近似の考え方が絡んでくる。全体の流れの中で、非線形性を含むこのステップが最も困難であり、計算アルゴリズムに工夫を凝らせるステップでもある。計算方法によって、変換された後のパラメータ値は変わってくる。
ここでは、LEVEL36の無視できるパラメータのいくつかを無視しているが、一部の電気的特性を採用したい場合は、図2の入力部101に入力する物理現象を増やす、図2のモデル特性テーブル102を改良する、図2のパラメータ変換手段106で変換の仕方に修正を加える、等すればよい。
本来ならばLEVEL36でパラメータ抽出を行う時間は固定されていて、計算機の性能向上以外に改善策はない。しかし、本発明では、まずLEVEL2で抽出するという手順により、その計算時間を減少させる試みをしている。本発明を用いることにより、パラメータを抽出する計算時間について自由度を高めることができる。
なお、本発明では、新規のモデルやパラメータを作成しなくても、物理モデルとそのモデルを表現するパラメータとして公知のものを利用すればよい。
本発明では、物理的精度の低いモデルでパラメータを抽出しているので、そのモデルに表現されていない物理現象は、抽出を行った時点で捨象されている事になる。そのため、まずは、複数の選択肢の中から物理的精度の低いモデルを選ぶ際に捨象されるべきでない物理現象を極力含むようなモデルを選ぶ事が重要となる。なお、捨象とは、概念を抽出する際に、抽出された諸表象以外の表象を考察の対象から切り捨てることをいう。
本発明により従来よりも短い計算時間で、高い物理的精度の回路動作検証を行うことができる。
また、本発明により、モデル特性テーブル、モデル決定方法、パラメータ変換方法の修正が容易となる。よって、計算量を減らすことができ、物理的精度を高めることが容易になる。
したがって、本発明を用いることで、半導体装置の設計を効率的に行うことができる。
また、本発明は、物理的精度の高いモデルで回路動作検証を行う場合に有効である。
本実施例では、本発明を適用して実際に、図2、図3、及び図4に従って、SmartSpiceのLEVEL2のパラメータをLEVEL36のパラメータに変換する。LEVEL36を選んだ理由は、求めるTFT特性を現状で最もよく表しているからである。考慮する特殊な物理現象はチャネル長変調のみとする。
図2のモデル決定手段104において、パラメータ抽出を行うモデルが図3に従って決定される。Spiceでは、モデルの成立条件はほぼどれも同じであり、またチャネル長変調は多くのモデルで採用されている。LEVEL2が選ばれた理由は、パラメータ抽出のための簡易的なソフトウェア(ツール)が存在し、パラメータ抽出時間が極めて短かったからである。また、LEVEL2は、簡潔な形でありながらある程度の物性が表現されていて、慣習的によく使われているため、扱いやすいモデルであり、パラメータ抽出を行うものとしては適している。
簡易パラメータ抽出ソフトウェア(ツール)では、LEVEL2のパラメータを一部に限定して抽出する。影響の小さいパラメータは、デフォルト値で固定して、計算量を大幅に削減している。ドレイン電圧やゲート電圧、チャネル長(幅)、ゲート絶縁膜の膜厚は、どちらのモデルにおいても同じ値を用いる。図2のパラメータ抽出ソフトウェア(ツール)105において、測定データからパラメータが抽出されたものとして、図2のパラメータ変換手段106に進む。
次に、図4のフローチャートに従って処理が実行される。モデルはLEVEL36とLEVEL2、LEVEL2専用簡易ソフトウェア(ツール)で抽出されたパラメータが、S4−1において入力される。
S4−2においてモデル特性テーブルから様々な情報が引き出される。LEVEL36とLEVEL2がそれぞれ表す物理現象、さらに各パラメータが物理現象ごとに分類され、パラメータ名とデフォルト値が記述される。物理現象を表現する関数形、その線形性も読み込まれる。
その後、ステップS4−3に進む。どちらもドレイン電流を表す式であるが、その値を導く上で考慮されている物性が二つのモデルで異なる。LEVEL2と36で共通する物理現象は、(1)チャネル長変調(2)サブスレッショルドリーク電流(3)移動度劣化、の3つである。これらの物理現象は、モデル特性テーブルにリストされている。しかし、ここでは話を簡潔にする為に(1)以外は無視する事にされている。それはステップS3−2において入力される回路動作検証で考慮する物理現象リストLによって定められている。つまり、まずはLEVEL36のパラメータが次のように設定される。すなわち、(2)IO=0,IOO=Default,BLK=Default,DD=Default,DG=Default(3)THETA=0,MUS=0となる。「IO」、「IOO」、「BLK」、「DD」、および「DG」は、パラメータ名である。DefaultはSmartSpiceのManualに表記された値である。全体として0になる部分に含まれるパラメータなので、どのような値でも構わないという意味でDefault値にするアルゴリズムを組んだ。
LEVEL36でのみ取り扱われている物理現象は、(4)キンク効果(5)温度依存性(6)DIBL(Drain Induced Barrier Lowering)、の3つである。(これらの物理現象は、モデル特性テーブルにリストされている。)よって、ステップS4−3において、(4)(5)(6)はステップS4−4に向かう。
(4)(5)(6)の現象の効果を、モデル式の上で0にする為に、(4)(5)(6)に関わるパラメータは設定される。途中過程では、具体的に次のような値となっている。(4)LKINK=META=0,VKINK=Default,MK=Default(5)DVT=DMU1=LASAT=DASAT=0,ASTA=1,TNOM=Default(6)AT=BT=0,VSI=Default,VST=Defaultである。「META」、「VKINK」、「MK」、「DVT」、「DMU1」、「LASAT」、「DASAT」、「ASTA」、「TNOM」、「AT」、「BT」、「VSI」、および「VST」はパラメータ名である。
ステップS4−5を実行する前に、LEVEL2とLEVEL36のドレイン電流の式を説明する。
vgsはゲート電圧、vdsはドレイン電圧、idsはドレイン電流、VTOは0バイアス閾値電圧、LAMBDAはチャネル長変調を表す。両方のモデルで、これらの値は共通である。
まず、LEVEL2のドレイン電流を表す式を書き表す。ただし、ここではGAMMA(Bulk threshold parameter)を0としてドレイン電圧が空乏層に与える影響を無視し、グラジュアルチャネル近似にチャネル長変調を加えたものにして使用する。さらに簡単のため,DELTA(Narrow width threshold adjusting factor)は0とする。
vgs>VTOにおいて、ドレイン電流は以下の数式(1)で表される。
Figure 0005030577
vde=min(vds,vdsat)として、線形領域と飽和領域を一つの式で表記している。U0は表面移動度を表す。ここでは、vdsat=max(vg−VTO,0)と定義する。また、Cox=εr・ε0/Toxであり、εrはゲート酸化膜の比誘電率、ε0は真空の誘電率、Toxはゲート酸化膜厚を表す。さらにここでは、以下の数式(2)の近似式を使っている。
Figure 0005030577
これは後のLEVEL36との対応を把握し易くするための近似である。VTO,U0,LAMBDA等のパラメータが抽出ソフトウェア(ツール)によって抽出されている。
次にLEVEL36(version2.0)のドレイン電流の式を書き表す。モデルの式を見やすくする為にDELTA(Transition width parameter),RSeff(Effective source resistance),RDeff(Effective drain resistance)は0と設定しておく。上記の(2)、(3)、(4)、(5)、(6)のようにLEVEL36のパラメータを設定すると、途中の式が単純化される。Ids=Ids1,Δkink=Ileak=0,Gch=Gchi,Vgte=Vgt=vgs−vteff,vteff=Vtx=Vt=VTO,μeff=μFET,Eta=ETAとなる。従って、ドレイン電流は以下の数式(3)で表される。
Figure 0005030577
Gchやvdsatはvgsに依存し、それぞれ以下の数式(4)や数式(5)の式のように表される。
Figure 0005030577
Figure 0005030577
Fcoxは単位面積あたりの酸化膜容量、ETAはSubthreshold ideality factorと名付けられたパラメータである。よって、数式(5)の式中のVIは以下の数式(6)で表される。
Figure 0005030577
数式(6)の式中のμeffはvgsに依存をし、以下の数式(7)で表される。
Figure 0005030577
数式(7)中のVthは温度に依存するパラメータであり、以下の数式(8)で表される。
Figure 0005030577
VMAXは飽和速度、MU0は高電界移動度、MU1は低電界移動度パラメータ、MMUは低電界移動度指数である。kはボルツマン定数、qは電子の電荷量、tempは温度(℃)である。
ここで、例えば近似的に、MU1=0.0025(Default=0.0022),MMU=2.5(default=1.7)としておけば、μeff≒MU0となる。フィッティングについての計算量を減らす為に、値を固定するパラメータは、モデル特性テーブルに予め入力しておく。
LEVEL2とLEVEL36の対応について説明する。考慮する必要のない物理現象と固定するパラメータを入力することにより、LEVEL2として抽出されたパラメータと変換先のLEVEL36のパラメータの比較がされる。ステップS4−5を実行する。VTO,LAMBDAは共通の表記であり、U0(LEVEL2)=MU0(LEVEL36),Cox(LEVEL2)=Fcox(LEVEL36)であることは明白である。つまり、ステップS4−5からステップS4−6に進み、LEVEL2のパラメータをそのままLEVEL36に流用させる。同じ意味を持つパラメータでも、名称や表記が異なる場合があるが、関数形から同じであることが同一のものであると判断される。
LEVEL2とLEVEL36で同じ部分を取り除くと、ドレイン電流を表す式として複雑な部分が残る。両方の関数形は異なり、当然パラメータに対して非線形であるので、ステップS4−7からステップS4−9に進む。
vgs=5で固定し、VTO=2,ETA=7(Default)としてドレイン電圧に対するドレイン電流の曲線を描く際、残ったパラメータはVIとMEということになる。Idsに関する式をVIやMEに対して偏微分を行い、それらの式を用いて非線形最小二乗法を行って、LEVEL2の曲線データと合わせると、計算アルゴリズムによってVI=3.5,ME=2.5と判断される。ここでは主に、VD−ID曲線に着目し、VIやMEといったパラメータに限定されフィッティングさせた。なお、ここで、VDは上記説明におけるvdsに相当し、IDは上記説明におけるidsに相当する。パラメータ変換に多くの時間を費やすのでは本末転倒であるので、変換の対象となるパラメータを限定する必要がある。より細かくフィッティングするならば、VG−ID曲線も考慮してフィッティングする。なお、ここで、VGは上記説明におけるvgsに相当し、IDは上記説明におけるidsに相当する。図5にVD−ID曲線、図6にVG−ID曲線を示す。ここでは縦軸は線形スケールである。また、縦軸は誘電率、チャネル長(幅)によって変わる値であるので、目盛りは記載していない。
本実施例にて説明したように、本発明により、高い物理的精度の回路動作検証を維持しつつ計算時間を短時間にすることができる。また、モデル特性テーブル、モデル決定方法、パラメータ変換方法の修正が容易となる。よって、計算量を減らし、物理的精度を高めることが容易になる。したがって、半導体装置の設計を効率的に行うことができる。
提案するパラメータの抽出と回路動作検証(回路シミュレーション)の流れの概念図。 回路動作検証装置(回路シミュレーション装置)の構成ブロック図。 モデルB決定方法フローチャート。 モデルBのパラメータからモデルAのパラメータへの変換方法フローチャート。 抽出されたパラメータを用いて描いたLEVEL2のVD−ID曲線と、そのパラメータをLEVEL36用に変換、そのパラメータを用いて描いたLEVEL36のVD−ID曲線。 抽出されたパラメータを用いて描いたLEVEL2のVG−ID曲線と、そのパラメータをLEVEL36用に変換、そのパラメータを用いて描いたLEVEL36のVG−ID曲線。 従来のパラメータの抽出と回路動作検証(回路シミュレーション)の流れの概念図。 回路動作検証装置(回路シミュレーション装置)の構成ブロック図。
符号の説明
100 プロセッサ
101 入力部
102 モデル特性テーブル
103 測定データ
104 モデル決定手段
105 パラメータ抽出ソフトウェア(ツール)
106 パラメータ変換手段
107 回路動作検証プログラム
108 出力部
109 記憶手段

Claims (4)

  1. 回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータの設定を行うパラメータ設定方法であって、
    第1のモデル及び前記第1のモデルの物理現象リストがプロセッサに入力されるステップと、
    前記プロセッサが、前記第1のモデルの物理現象リストを基に、複数のモデル及び前記複数のモデルの物理現象リストが格納されたモデル特性テーブルから第2のモデルを選択するステップと、
    前記プロセッサが、測定データから前記第2のモデルのパラメータを抽出するステップと、
    前記プロセッサが、抽出した前記第2のモデルのパラメータを、前記第1のモデルに対応するように変換するステップと、を有し、
    前記第1のモデルは前記第2のモデルより物理的精度が高く、
    前記第2のモデルはパラメータ抽出時間が最も短いモデルであることを特徴とするパラメータ設定方法。
  2. 回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータの設定を行い、前記モデルを用いて回路動作を検証する回路動作検証方法であって、
    第1のモデル及び前記第1のモデルの物理現象リストがプロセッサに入力されるステップと、
    前記プロセッサが、前記第1のモデルの物理現象リストを基に、複数のモデル及び前記複数のモデルの物理現象リストが格納されたモデル特性テーブルから第2のモデルを選択するステップと、
    前記プロセッサが、測定データから前記第2のモデルのパラメータを抽出するステップと、
    前記プロセッサが、抽出した前記第2のモデルのパラメータを、前記第1のモデルに対応するように変換するステップと、
    前記第1のモデルを用いて回路動作を検証するステップと、を有し、
    前記第1のモデルは前記第2のモデルより物理的精度が高く、
    前記第2のモデルはパラメータ抽出時間が最も短いモデルであることを特徴とする回路動作検証方法。
  3. 回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータを設定するパラメータ設定装置において、
    第1のモデル及び前記第1のモデルの物理現象リストを入力する入力手段と、
    複数のモデル及び前記複数のモデルの物理現象リストが格納されたモデル特性テーブルと、
    前記第1のモデル及び前記第1のモデルの物理現象リストを基に前記モデル特性テーブルから第2のモデルを決定するモデル決定手段と、
    測定データから前記第2のモデルのパラメータを抽出するパラメータ抽出ツールと、
    前記第2のモデルのパラメータを、前記第1のモデルに対応するように変換するパラメータ変換手段と、を有し、
    前記第1のモデルは前記第2のモデルより物理的精度が高く、
    前記第2のモデルはパラメータ抽出時間が最も短いモデルであることを特徴とする電子装置。
  4. 回路動作検証に用いる回路素子に影響を与える物理現象に応じて、回路素子特性を近似するモデルのパラメータを設定し、前記モデルを用いて回路動作を検証する回路動作検証装置において、
    第1のモデル及び前記第1のモデルの物理現象リストを入力する入力手段と、
    複数のモデル及び前記複数のモデルの物理現象リストが格納されたモデル特性テーブルと、
    前記第1のモデル及び前記第1のモデルの物理現象リストを基に前記モデル特性テーブルから第2のモデルを決定するモデル決定手段と、
    測定データから前記第2のモデルのパラメータを抽出するパラメータ抽出ツールと、
    前記第2のモデルのパラメータを、前記第1のモデルに対応するように変換するパラメータ変換手段と、
    第1のモデルを用いて回路動作を検証する回路動作検証プログラムと、を有し、
    前記第1のモデルは前記第2のモデルより物理的精度が高く、
    前記第2のモデルはパラメータ抽出時間が最も短いモデルであることを特徴とする電子装置。
JP2006345123A 2005-12-27 2006-12-22 パラメータ設定方法及び回路動作検証方法、並びに電子装置 Expired - Fee Related JP5030577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006345123A JP5030577B2 (ja) 2005-12-27 2006-12-22 パラメータ設定方法及び回路動作検証方法、並びに電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005376716 2005-12-27
JP2005376716 2005-12-27
JP2006345123A JP5030577B2 (ja) 2005-12-27 2006-12-22 パラメータ設定方法及び回路動作検証方法、並びに電子装置

Publications (3)

Publication Number Publication Date
JP2007201439A JP2007201439A (ja) 2007-08-09
JP2007201439A5 JP2007201439A5 (ja) 2009-11-05
JP5030577B2 true JP5030577B2 (ja) 2012-09-19

Family

ID=38455653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345123A Expired - Fee Related JP5030577B2 (ja) 2005-12-27 2006-12-22 パラメータ設定方法及び回路動作検証方法、並びに電子装置

Country Status (1)

Country Link
JP (1) JP5030577B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07282097A (ja) * 1994-04-08 1995-10-27 Mitsubishi Electric Corp 回路シミュレーション装置

Also Published As

Publication number Publication date
JP2007201439A (ja) 2007-08-09

Similar Documents

Publication Publication Date Title
Liu et al. Capturing post-silicon variations using a representative critical path
US8151240B2 (en) Effective gate length circuit modeling based on concurrent length and mobility analysis
JP2004213267A (ja) 集積回路の最適化設計装置、集積回路の最適化設計方法、及び集積回路の最適化設計方法を行うためのプログラムを記録した記録媒体
JP2005183583A (ja) 半導体装置の設計用シミュレーションモデル、ドレイン電流熱雑音の解析方法、シミュレーション方法及びシミュレーション装置
EP1932089A1 (en) Analog design retargeting
US8032349B2 (en) Efficient methodology for the accurate generation of customized compact model parameters from electrical test data
US7463988B2 (en) Parameter setting method and circuit operation testing method and electronic processing device
JP4363790B2 (ja) パラメータ抽出プログラムおよび半導体集積回路の製造方法
KR20170087354A (ko) 시뮬레이션 시간을 단축할 수 있는 반도체 집적 회로의 신뢰성 불량률 예측 방법 및 그 장치
US6728937B2 (en) Circuit simulation device for predicting the dispersion of circuit characteristics and the electric characteristics
US8849643B2 (en) Table-lookup-based models for yield analysis acceleration
JP5131846B2 (ja) 薄膜トランジスタのソース−ドレイン電流モデリング方法及び装置
JPWO2012081158A1 (ja) 回路シミュレーション方法及び半導体集積回路
JP5030577B2 (ja) パラメータ設定方法及び回路動作検証方法、並びに電子装置
US20080027700A1 (en) Simulation model of BT instability of transistor
US20150073738A1 (en) Determining process variation using device threshold sensitivites
CN106446476B (zh) 一种通用版图临近效应表征模型及其提取方法
JP2007272392A (ja) 回路シミュレーション装置
US20110238393A1 (en) Spice model parameter output apparatus and method, and recording medium
JP3431610B2 (ja) 半導体素子の特性シミュレーション方法及び特性シミュレーション装置
JP2005340340A (ja) 半導体シミュレーション装置および半導体シミュレーション方法
US20160162625A1 (en) Mapping Intermediate Material Properties To Target Properties To Screen Materials
CN111579961A (zh) 确定芯片电性特征的方法、设备和计算机可读存储介质
CN115455875B (zh) 一种soi工艺中结电容和结电流的表征方法
JP2011215749A (ja) 半導体装置設計支援方法、半導体装置設計支援プログラム、及び半導体装置設計支援装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees