CN111103527B - 一种芯片端口的抗雷击检测方法 - Google Patents

一种芯片端口的抗雷击检测方法 Download PDF

Info

Publication number
CN111103527B
CN111103527B CN201911414685.3A CN201911414685A CN111103527B CN 111103527 B CN111103527 B CN 111103527B CN 201911414685 A CN201911414685 A CN 201911414685A CN 111103527 B CN111103527 B CN 111103527B
Authority
CN
China
Prior art keywords
chip
port
tested
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911414685.3A
Other languages
English (en)
Other versions
CN111103527A (zh
Inventor
郎静
刘若曦
晁苗苗
李潇
朱晓东
门萌萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN201911414685.3A priority Critical patent/CN111103527B/zh
Publication of CN111103527A publication Critical patent/CN111103527A/zh
Application granted granted Critical
Publication of CN111103527B publication Critical patent/CN111103527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明公开了一种芯片端口的抗雷击检测方法，包括：分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；对待测芯片端口进行雷电间接效应试验；在雷电间接效应试验后，再次获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；对待测芯片的性能和功能进行测试，获得雷电间接效应试验后待测芯片的性能参数和功能参数；对雷电间接效应试验前后的电流电压曲线进行对比，获得曲线对比结果；根据性能参数、功能参数和曲线对比结果判断待测芯片端口是否合格。本发明的芯片端口的抗雷击检测方法能够在芯片经受雷电间接效应试验后且芯片功能和性能测试合格的情况下，检测芯片端口的隐性损伤。

Description

一种芯片端口的抗雷击检测方法
技术领域
本发明属于芯片检测技术领域，具体涉及一种芯片端口的抗雷击检测方法。
背景技术
DO-160G的第22节“雷电感应瞬变敏感度”规定了设备级的雷电间接效应试验，该试验通过模拟雷电感应产生的瞬态波形信号，验证设备耐受雷击间接效应的能力，是目前验证芯片端口的雷电防护能力的主要行业标准。
雷电感应瞬态敏感度试验可采用插针注入的方式，将瞬态波形信号通过插针注入芯片端口，随后依据试验前后芯片的功能与性能对比来判断芯片端口是否具备耐受雷击间接效应的能力。若雷电感应瞬态敏感度试验后芯片的功能与性能能够达到规定的芯片指标，则根据注入瞬态波形的等级，确定该芯片端口的瞬态间接雷防护等级；若雷电感应瞬态敏感度试验后芯片的功能与性能不能达到规定的芯片指标，则说明该芯片端口不具备瞬态间接雷防护能力。
然而，现有的检测方法不能检测出芯片端口的隐性损伤，即当雷电感应瞬态敏感度试验后芯片端口已受损伤，但芯片功能与性能还在芯片指标范围内时，现有的检测方法无法进行判别，这样导致芯片在后期应用时存在失效的隐患。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种芯片端口的抗雷击检测方法。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种芯片端口的抗雷击检测方法，包括：
分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；
对所述待测芯片端口进行雷电间接效应试验；
在雷电间接效应试验后，再次获取所述待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；
对待测芯片的性能和功能进行测试，获得雷电间接效应试验后所述待测芯片的性能参数和功能参数；
对雷电间接效应试验前后的电流电压曲线进行对比，获得曲线对比结果；
根据所述性能参数、所述功能参数和所述曲线对比结果判断所述待测芯片端口是否合格。
在本发明的一个实施例中，分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线，包括：
利用电压源获得所述待测芯片端口相对于芯片电源端VDD的第一电流电压曲线；
利用所述电压源获得所述待测芯片端口相对于芯片公共接地端VSS的第二电流电压曲线；
利用所述电压源获得所述待测芯片端口相对于芯片剩余端口的第三电流电压曲线。
在本发明的一个实施例中，利用电压源获得所述待测芯片端口相对于芯片电源端VDD的第一电流电压曲线，包括：
将所述电压源的一端连接至所述待测芯片端口，另一端连接至所述电源端VDD，并且所述电源端VDD接地；
调节所述电压源的电压Va1，记录所述电源端VDD与所述待测芯片端口之间的电流Ia1；
获得所述电流Ia1随所述电压Va1的变化曲线，形成所述第一电流电压曲线。
在本发明的一个实施例中，利用所述电压源获得所述待测芯片端口相对于芯片公共接地端VSS的第二电流电压曲线，包括：
将所述电压源的一端连接至所述待测芯片端口，另一端连接至所述芯片公共接地端VSS，并且所述芯片公共接地端VSS接地；
调节所述电压源的电压Va2，记录所述芯片公共接地端VSS与所述待测芯片端口之间的电流Ia2；
获得所述电流Ia2随所述电压Va2的变化曲线，形成所述第二电流电压曲线。
在本发明的一个实施例中，利用所述电压源获得所述待测芯片端口相对于芯片剩余端口的第三电流电压曲线，包括：
将所述电压源的一端连接至所述待测芯片端口，另一端分别连接至芯片的所有剩余端口，并且所述芯片剩余端口接地；
调节所述电压源的电压Va3，记录所述芯片剩余端口与所述待测芯片端口之间的电流Ia3；
获得所述电流Ia3随所述电压Va3的变化曲线，形成所述第三电流电压曲线。
在本发明的一个实施例中，所述电压源的电压调节范围是-80V至80V。
在本发明的一个实施例中，对所述待测芯片端口进行雷电间接效应试验，包括：
利用DO-160G的雷电感应瞬变敏感度标准，对所述待测芯片端口进行雷电间接效应试验。
在本发明的一个实施例中，对待测芯片的性能和功能进行测试，获得雷电间接效应试验后所述待测芯片的性能参数和功能参数，包括：
分别在-55℃、27℃和125℃的温度条件下对所述待测芯片的性能和功能进行测试，获得雷电间接效应试验后芯片的性能参数和功能参数。
在本发明的一个实施例中，根据所述性能参数、所述功能参数和所述曲线对比结果判断所述待测芯片端口是否合格，包括：
根据所述性能参数、所述功能参数和所述曲线对比结果对所述待测芯片端口进行判断，若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，且雷电间接效应试验前后的电流电压曲线的偏差在预设的偏差范围内，则判定所述芯片端口正常；若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，但雷电间接效应试验前后的电流电压曲线的偏差超出预设的偏差范围，则判定所述芯片端口已损坏。
在本发明的一个实施例中，所述预设的偏差范围是±30％。
与现有技术相比，本发明的有益效果在于：
1、本发明的抗雷击检测方法能够在芯片经受雷电间接效应试验后且芯片功能和性能测试合格的情况下，检测芯片端口的隐性损伤(即，当雷电感应瞬态敏感度试验后芯片端口已受损伤，但芯片功能与性能还在芯片指标范围内)，避免了芯片在后期应用时存在失效的隐患。
2、本发明的抗雷击检测方法采用±30％的电流电压曲线偏差范围作为判断依据，为隐性损伤的检测提供了量化指标。
3、本发明的抗雷击检测方法，在进行雷电间接效应试验前后，对芯片分别在-55℃、27℃和125℃进行功能和性能测试，确保隐性损伤在极端低温和高温条件下未恶化。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种芯片端口的抗雷击检测方法的流程图；
图2是本发明实施例提供的一种用于测量待测芯片端口相对于电源端的电流电压曲线的电路图；
图3是本发明实施例提供的一种用于测量待测芯片端口相对于接地端的电流电压曲线的电路图；
图4是本发明实施例提供的一种用于测量待测芯片端口相对于剩余芯片端口的电流电压曲线的电路图；
图5是采用图3的连接电路获得的雷电间接效应试验前后芯片端口电流电压曲线对比图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种芯片端口的抗雷击检测方法进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
实施例一
请参见图1，图1是本发明实施例提供的一种芯片端口的抗雷击检测方法的流程图。
本实施例的芯片端口的抗雷击检测方法，包括：
S1：分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；
S2：对所述待测芯片端口进行雷电间接效应试验；
S3：在雷电间接效应试验后，再次获取所述待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；
S4：对待测芯片的性能和功能进行测试，获得雷电间接效应试验后所述待测芯片的性能参数和功能参数；
S5：对雷电间接效应试验前后的电流电压曲线进行对比，获得曲线对比结果；
S6：根据所述性能参数、所述功能参数和所述曲线对比结果判断所述待测芯片端口是否合格。
进一步地，步骤S1包括：
S11：利用电压源获得所述待测芯片端口相对于芯片电源端VDD的第一电流电压曲线；
具体地，请参见图2，图2是本发明实施例提供的一种用于测量待测芯片端口相对于电源端的电流电压曲线的电路图。如图2所示，该电路中包括一个电压源，用于提供变化的电压，该电压源的一端连接至所述待测芯片端口X，另一端连接至该芯片的电源端VDD，并且电源端VDD接地。接着，调节所述电压源的电压Va1，由负压逐渐升高至正压，记录电源端VDD与待测芯片端口X之间的电流Ia1；最后，获得电流Ia1随电压Va1的变化曲线，形成所述第一电流电压曲线。
S12：利用所述电压源获得所述待测芯片端口相对于芯片公共接地端VSS的第二电流电压曲线；
具体地，请参见图3，图3是本发明实施例提供的一种用于测量待测芯片端口相对于接地端的电流电压曲线的电路图。如图3所示，将电压源的一端连接至所述待测芯片端口X，另一端连接至所述芯片公共接地端VSS，并且芯片公共接地端VSS接地。接着，调节电压源的电压Va2，由负压逐渐升高至正压，记录芯片公共接地端VSS与待测芯片端口X之间的电流Ia2；获得电流Ia2随电压Va2的变化曲线，形成所述第二电流电压曲线。
S13：利用所述电压源获得所述待测芯片端口相对于芯片剩余端口的第三电流电压曲线。
具体地，请参见图4，图4是本发明实施例提供的一种用于测量待测芯片端口相对于剩余芯片端口的电流电压曲线的电路图。如图4所示，将电压源的一端连接至所述待测芯片端口X，另一端分别连接至芯片的所有剩余端口；调节电压源的电压Va3，由负压逐渐升高至正压，记录所述芯片剩余端口与所述待测芯片端口X之间的电流Ia3；获得电流Ia3随电压Va3的变化曲线，形成所述第三电流电压曲线。
在本实施例中，所述电压源的电压调节范围是-80V至80V，即，在测量待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线的过程中，调节电压源的电压从-80V的负压逐步上升到80V的正压，并同时测量电路中的电流变化，获得三组电流电压变化曲线。
接着，利用DO-160G的雷电感应瞬变敏感度标准，对所述待测芯片端口进行雷电间接效应试验。需要说明的是，该试验步骤的具体过程为本领域所公知的，这里不再赘述。
进一步地，在雷电间接效应试验后，再次获取所述待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线。
类似地，以图2至图4所示的电路图，分别获取所述待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线。在雷电间接效应试验后，将电压源的一端连接至所述待测芯片端口X，另一端连接至该芯片的电源端VDD，并且电源端VDD接地。接着，调节所述电压源的电压Va1’，由负压逐渐升高至正压，记录电源端VDD与待测芯片端口X之间的电流Ia1’；最后，获得电流Ia1’随电压Va1’的变化曲线。
将电压源的一端连接至所述待测芯片端口X，另一端连接至所述芯片公共接地端VSS，并且芯片公共接地端VSS接地。接着，调节电压源的电压Va2’，由负压逐渐升高至正压，记录芯片公共接地端VSS与待测芯片端口X之间的电流Ia2’；获得电流Ia2’随电压Va2’的变化曲线。
将电压源的一端连接至所述待测芯片端口X，另一端分别连接至芯片的所有剩余端口；调节电压源的电压Va3’，由负压逐渐升高至正压，记录所述芯片剩余端口与所述待测芯片端口X之间的电流Ia3’；获得电流Ia3’随电压Va3’的变化曲线。
在此过程中，所述电压源的电压调节范围仍选用-80V至80V，即，调节电压源的电压从-80V的负压逐步上升到80V的正压，并同时测量电路中的电流变化，获得雷电间接效应试验后的三组电流电压变化曲线。
接着，分别在-55℃、27℃和125℃的温度条件下对当前芯片的性能和功能进行测试，获得雷电间接效应试验后芯片的性能参数和功能参数。
具体地，用户可以根据芯片的作用以及实际需求，灵活地选择需要进行测试的芯片性能和功能项，这里不做限制。另外，在其他实施例中，还可以根据芯片实际应用的环境选择其他的测试温度进行测试。
随后，根据所述性能参数、所述功能参数和所述曲线对比结果判断所述待测芯片端口是否合格。具体地，根据所述性能参数、所述功能参数和所述曲线对比结果对所述待测芯片端口进行判断，若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，且雷电间接效应试验前后的电流电压曲线的偏差在预设的偏差范围内，则判定所述芯片端口正常；若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，但雷电间接效应试验前后的电流电压曲线的偏差超出预设的偏差范围，则判定所述芯片端口已损坏。
在本实施例中，所述预设的偏差范围是30％。也就是说，若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，且雷电间接效应试验前后的电流电压曲线的偏差在30％范围内，则判定所述芯片端口正常；若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，但雷电间接效应试验前后的电流电压曲线的偏差超出30％，则判定所述芯片端口已损坏。
具体地，请参见图5，图5是采用图3的连接电路获得的雷电间接效应试验前后芯片端口电流电压曲线对比图。如图5可知，测试前后电流电压曲线均为直线，说明电流电压呈线性变化。并且，试验前电压初始值为-50V，电流为-0.5mA左右。取±30％偏差为判断条件，则初始-50V时，对应的电流值范围为-0.35mA～-0.65mA。由试验后电流电压曲线测对比可知，试验后结果在试验前结果±30％偏差范围内，也就是说，雷电间接效应试验前后芯片端口相对于接地端的电流电压曲线的偏差在±30％范围内。类似地，可以得到雷电间接效应试验前后所述待测芯片端口相对于电源端及剩余芯片端口的电流电压曲线对比图，从而判断测试前后变化是否在±30％偏差范围内。
若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，且雷电间接效应试验前后所述待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线的偏差均在±30％范围内，则判定所述芯片端口正常；若有一个偏差超过±30％，则认定所述芯片端口已损坏，不能继续使用。
本实施例的抗雷击检测方法能够在芯片经受雷电间接效应试验后且芯片功能和性能测试合格的情况下，检测芯片端口的隐性损伤(即，当雷电感应瞬态敏感度试验后芯片端口已受损伤，但芯片功能与性能还在芯片指标范围内)，避免了芯片在后期应用时存在失效的隐患。本实施例的抗雷击检测方法采用±30％的电流电压曲线偏差范围作为判断依据，为隐性损伤的检测提供了量化指标。此外，本实施例的抗雷击检测方法，在进行雷电间接效应试验前后，对芯片分别在-55℃、27℃和125℃进行功能和性能测试，确保隐性损伤在极端低温和高温条件下未恶化。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种芯片端口的抗雷击检测方法，其特征在于，包括：
分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；
对所述待测芯片端口进行雷电间接效应试验；
在雷电间接效应试验后，再次获取所述待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线；
对待测芯片的性能和功能进行测试，获得雷电间接效应试验后所述待测芯片的性能参数和功能参数；
对雷电间接效应试验前后的电流电压曲线进行对比，获得曲线对比结果；
根据所述性能参数、所述功能参数和所述曲线对比结果判断所述待测芯片端口是否合格；
分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线，包括：
利用电压源获得所述待测芯片端口相对于芯片电源端VDD的第一电流电压曲线；
利用所述电压源获得所述待测芯片端口相对于芯片公共接地端VSS的第二电流电压曲线；
利用所述电压源获得所述待测芯片端口相对于芯片剩余端口的第三电流电压曲线；
根据所述性能参数、所述功能参数和所述曲线对比结果判断所述待测芯片端口是否合格，包括：
根据所述性能参数、所述功能参数和所述曲线对比结果对所述待测芯片端口进行判断，若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，且雷电间接效应试验前后的电流电压曲线的偏差在预设的偏差范围内，则判定所述芯片端口正常；若所述性能参数和所述功能参数均在预先设定的芯片指标范围内，但雷电间接效应试验前后的电流电压曲线的偏差超出预设的偏差范围，则判定所述芯片端口已损坏，所述预设的偏差范围是±30％。
2.根据权利要求1所述的芯片端口的抗雷击检测方法，其特征在于，利用电压源获得所述待测芯片端口相对于芯片电源端VDD的第一电流电压曲线，包括：
将所述电压源的一端连接至所述待测芯片端口，另一端连接至所述电源端VDD，并且所述电源端VDD接地；
调节所述电压源的电压Va1，记录所述电源端VDD与所述待测芯片端口之间的电流Ia1；
获得所述电流Ia1随所述电压Va1的变化曲线，形成所述第一电流电压曲线。
3.根据权利要求1所述的芯片端口的抗雷击检测方法，其特征在于，利用所述电压源获得所述待测芯片端口相对于芯片公共接地端VSS的第二电流电压曲线，包括：
将所述电压源的一端连接至所述待测芯片端口，另一端连接至所述芯片公共接地端VSS，并且所述芯片公共接地端VSS接地；
调节所述电压源的电压Va2，记录所述芯片公共接地端VSS与所述待测芯片端口之间的电流Ia2；
获得所述电流Ia2随所述电压Va2的变化曲线，形成所述第二电流电压曲线。
4.根据权利要求1所述的芯片端口的抗雷击检测方法，其特征在于，利用所述电压源获得所述待测芯片端口相对于芯片剩余端口的第三电流电压曲线，包括：
将所述电压源的一端连接至所述待测芯片端口，另一端分别连接至芯片的所有剩余端口，并且所述剩余端口接地；
调节所述电压源的电压Va3，记录所述芯片剩余端口与所述待测芯片端口之间的电流Ia3；
获得所述电流Ia3随所述电压Va3的变化曲线，形成所述第三电流电压曲线。
5.根据权利要求1所述的芯片端口的抗雷击检测方法，其特征在于，所述电压源的电压调节范围是-80V至80V。
6.根据权利要求1所述的芯片端口的抗雷击检测方法，其特征在于，对所述待测芯片端口进行雷电间接效应试验，包括：
利用DO-160G的雷电感应瞬变敏感度标准，对所述待测芯片端口进行雷电间接效应试验。
7.根据权利要求1所述的芯片端口的抗雷击检测方法，其特征在于，对待测芯片的性能和功能进行测试，获得雷电间接效应试验后所述待测芯片的性能参数和功能参数，包括：
分别在-55℃、27℃和125℃的温度条件下对所述待测芯片的性能和功能进行测试，获得雷电间接效应试验后芯片的性能参数和功能参数。
CN201911414685.3A 2019-12-31 2019-12-31 一种芯片端口的抗雷击检测方法 Active CN111103527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911414685.3A CN111103527B (zh) 2019-12-31 2019-12-31 一种芯片端口的抗雷击检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911414685.3A CN111103527B (zh) 2019-12-31 2019-12-31 一种芯片端口的抗雷击检测方法

Publications (2)

Publication Number Publication Date
CN111103527A CN111103527A (zh) 2020-05-05
CN111103527B true CN111103527B (zh) 2022-05-10

Family

ID=70425588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911414685.3A Active CN111103527B (zh) 2019-12-31 2019-12-31 一种芯片端口的抗雷击检测方法

Country Status (1)

Country Link
CN (1) CN111103527B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN103308846A (zh) * 2013-05-07 2013-09-18 南京邮电大学 一种基于模型识别的集成芯片功能性能检测方法和装置
CN103926522A (zh) * 2014-04-08 2014-07-16 工业和信息化部电子第五研究所 基于电压进行硬件木马检测和定位的方法和系统
CN106707140A (zh) * 2017-01-04 2017-05-24 上海东软载波微电子有限公司 Lcd驱动芯片的测试系统及方法
CN108318796A (zh) * 2017-12-12 2018-07-24 东南大学 一种三端口碳化硅基功率器件界面态测试方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201337241A (zh) * 2012-03-06 2013-09-16 Hon Hai Prec Ind Co Ltd 鐳射二極體的測試裝置及測試方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385029A (zh) * 2011-08-26 2012-03-21 上海宏力半导体制造有限公司 高压mos器件测试方法
CN103308846A (zh) * 2013-05-07 2013-09-18 南京邮电大学 一种基于模型识别的集成芯片功能性能检测方法和装置
CN103926522A (zh) * 2014-04-08 2014-07-16 工业和信息化部电子第五研究所 基于电压进行硬件木马检测和定位的方法和系统
CN106707140A (zh) * 2017-01-04 2017-05-24 上海东软载波微电子有限公司 Lcd驱动芯片的测试系统及方法
CN108318796A (zh) * 2017-12-12 2018-07-24 东南大学 一种三端口碳化硅基功率器件界面态测试方法

Also Published As

Publication number Publication date
CN111103527A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
US20130088252A1 (en) Method for diagnosis of contacts of a photovoltaic system and apparatus
US8266572B2 (en) Method for acquiring overshoot voltage and analyzing degradation of a gate insulation using the same
CN112275667B (zh) 基于差值比较法的芯片esd二极管工艺缺陷检测方法
WO2020181739A1 (zh) 一种负载检测系统及其负载检测方法
TW201839418A (zh) 電容式感測裝置及對應的短路測試方法
CN111103527B (zh) 一种芯片端口的抗雷击检测方法
TW201326829A (zh) 過電流偵測電路及過電流偵測方法
CN108051722A (zh) 热载流子注入效应的寿命评估方法和系统
CN109061373B (zh) 一种四端电位器信号断线短路自动检测电路装置
US7215127B1 (en) Detecting fixture and method thereof for detecting capacitors
US5493227A (en) Misfire-detecting system for internal combustion engines
CN112945418B (zh) 集成芯片的测温装置及测温方法
US9726713B2 (en) Testing method and testing system for semiconductor element
CN102393500B (zh) 一种共阴、共阳封装二极管对的测试方法
CN111965497A (zh) 一种高压电缆早期缺陷联合诊断方法
CN100395555C (zh) Cmos电路的闩锁效应测试方法
CN116359684A (zh) 一种基于介电谱法的电力电缆中间接头绝缘检测方法
CN110635449A (zh) 保护电路及测试结构
US20200112169A1 (en) System and method for over voltage protection in both positive and negative polarities
CN108918999B (zh) 电场敏感型智能材料响应时间测试系统及方法
CN112865229A (zh) 一种充电保护电路及无线耳机
CN111257677B (zh) 一种电磁脉冲干扰测试方法及系统
US10401418B2 (en) Method and apparatus for nondestructive testing of a gas discharge tube
Li et al. A new method for on-line cable tanδ monitoring
CN110411601A (zh) 温度检测方法及检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant