CN110780180A - 芯片测试装置及系统 - Google Patents
芯片测试装置及系统 Download PDFInfo
- Publication number
- CN110780180A CN110780180A CN201911020750.4A CN201911020750A CN110780180A CN 110780180 A CN110780180 A CN 110780180A CN 201911020750 A CN201911020750 A CN 201911020750A CN 110780180 A CN110780180 A CN 110780180A
- Authority
- CN
- China
- Prior art keywords
- chip
- test
- light source
- signal
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种芯片测试装置及系统。所述芯片测试装置包括:上位机接口,与上位机连接,从所述上位机接收控制信号,以控制芯片的测试模式;测试接口,与芯片连接,向所述芯片提供与所述测试模式对应的所述测试信号;光源接口,与外部光源连接,向所述外部光源提供光源信号;以及控制模块,与所述上位机接口、所述测试接口和所述光源接口相连接,其中,所述控制模块根据所述测试信号控制所述光源信号,使得所述外部光源与所述芯片的测试时序同步开启和关闭。本申请的测试装置增加了光源接口,经由光源接口与外部光源相连接,从而扩展了芯片测试装置的测试功能。
Description
技术领域
本发明涉及半导体测试分析技术领域,特别涉及一种芯片测试装置及系统。
背景技术
半导体器件和电路制造技术飞速发展,器件特征尺寸不断下降,而集成度不断上升。这两方面的变化都给失效缺陷定位和失效机理的分析带来巨大的挑战。而EMMI(Emission Microscope,微光显微镜)技术作为一种新型的高分辨率微观缺陷定位技术,能够在大范围内迅速准确地进行器件失效定位,因而在器件失效分析中得到广泛使用。光发射微光显微镜(EMMI)与光束诱导电阻变化(OBIRCH,Optical Beam Induced ResistanceChange)功能常见集成在一个检测系统,合成PEM(Photo Emission Microscope),两者互为补充,能够很好的应对绝大多数失效模式。
在存在着漏电、击穿、热载流子效应的半导体器件中,其失效点由于电致发光过程而产生发光现象,这些光子流通过收集和增强,再经过CCD光电转换和图像处理,得到一张发光像,将发光像和器件表面的光学反射像叠加,就能对失效点和缺陷进行定位。
传统的EMMI对于功能失效的芯片问题的热点(发光点或失效点)定位常规方法是使用测试机台为探针台上的芯片施加电信号,使芯片进入特定的工作(功能)模式,在这个模式下进行热点定位。但在采用测试机台对芯片施加信号时,由于测试机台不能与外部电源连接,无法使用激光热点模式(laser hotspot mode),进行激光热点的定位,因此不能获得更为准确的热点定位点。
发明内容
鉴于上述问题,本发明的目的在于提供一种芯片测试装置及系统,测试装置设置三种接口,包括上位机接口、光源接口以及测试接口,经由光源接口与外部光源相连接,从而扩展了芯片测试装置的测试功能。
根据本发明的第一方面,提供一种芯片测试装置,包括:上位机接口,与上位机连接,从所述上位机接收控制信号,以控制芯片的测试模式;测试接口,与芯片连接,向所述芯片提供与所述测试模式对应的所述测试信号;光源接口,与外部光源连接,向所述外部光源提供光源信号;以及控制模块,与所述上位机接口、所述测试接口和所述光源接口相连接,其中,所述控制模块根据所述测试信号控制所述光源信号,使得所述外部光源与所述芯片的测试时序同步开启和关闭。
优选地,所述外部光源包括激光光源。
优选地,所述测试信号包括按照测试时序所驱动的多个驱动信号以及所获取的多个检测信号。
优选地,所述光源信号包括按照测试时序调整的强度信号和按照测试时序开启或关闭的使能信号。
优选地,所述光源接口还从所述外部光源接收供电电压,所述控制模块采用所述供电电压向所述芯片供电。
优选地,所述光源接口至少包括正、负两个管脚用于接收供电电压。
优选地,所述测试接口包括多个管脚,可以为不同管脚数量的芯片提供测试信号。
优选地,所述控制模块采用FPGA芯片。
根据本发明的第二方面,提供一种芯片测试系统,包括:如上所述的芯片测试装置;上位机,与所述测试装置连接,用于产生控制信号,控制所述芯片的测试模式;定位装置,与所述测试装置连接,用于根据测试信号驱动所述芯片和检测所述芯片形成热点图像,并进行热点定位;外部光源,与所述测试装置连接,用于根据所述光源信号开启或关闭所述外部光源,其中,所述测试信号和所述光源信号,使得所述外部光源与所述芯片的测试时序同步开启和关闭。
优选地,所述外部光源包括激光光源。
优选地,所述测试信号包括按照测试时序所驱动的多个驱动信号以及所获取的多个检测信号。
优选地,所述光源信号包括按照测试时序调整的强度信号和按照测试时序开启或关闭的使能信号。
优选地,所述芯片测试装置从所述外部光源接收供电电压,以及采用所述供电电压向所述芯片供电。
优选地,所述测试装置包括上位机接口、测试接口和光源接口。
优选地,所述定位装置包括探针台、微光显微装置和图像处理模块。
本发明提供的芯片测试装置及系统,不仅可以实现测试机台的功能,而且增加了光源接口,以实现外部激光光源与测试装置的连接,从而扩展了芯片测试装置的测试功能。该芯片测试装置及系统可以对芯片进行热点定位时可以使用激光模式,提高了芯片热定定位的精确度。
本发明提供的测试装置,控制模块采用FPGA芯片产生测试信号,不仅降低了成本,而且可以根据测试需求载入合适的测试程序,提高了芯片的测试范围。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出了现有技术的芯片测试系统;
图2示出了本发明实施例的芯片测试装置;
图3示出了本发明实施例的芯片测试系统;
图4示出了本发明实施例的芯片测试方法流程图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中,相同的元件采用相同或类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。
图1示出了现有技术的芯片测试系统100。芯片测试系统100包括上位机110,测试装置120以及定位装置130。
其中,上位机110例如为可以控制芯片测试中全部操作的服务器,用于产生控制信号,控制信号例如用于控制芯片测试过程中的逻辑管理和进程。其中,逻辑管理包括芯片在测试时的工作状态或测试模式,这个工作状态为某个特定状态,例如为Program(写入)、Erase(擦除)或Read(读)等状态,在这个状态下,待测芯片处于活动或者激活状态,从而失效问题如漏电情况较静态状态大为明显。
测试装置120与上位机110连接,用于根据上位机110的控制信号产生与控制信号相对应的测试信号,使待测芯片处于特定的工作状态。测试信号例如包括按照测试时序所驱动的多个驱动信号以及所获取的多个检测信号。测试装置120例如为测试机台T5830S等用于存储器测试的机台,可以为不同管脚数量的芯片提供测试。
定位装置130与测试装置120连接,用于将测试装置120产生的测试信号,通过待测芯片的测试引脚施加给待测芯片,使得待测芯片工作在测试模式,然后通过给待测芯片施加光源从而获得待测芯片的热点图像并对待测芯片进行热点定位。其中,定位模块130包括探针台131、微光显微装置132和图像处理模块133,待测芯片位于探针台131上,通过探针台131的探针对芯片的相应管脚施加测试信号,以及使用微光显微装置132(EmissionMicroscope,EMMI)获取芯片的热点图像,微光显微装置132例如为PHEMOS1000,PHEMOS1000是一款标准型高分辨率微光显微装置,包含了一个红外共焦激光显微镜,可根据设备环境和设备装置等来灵活改变配件,适用于处理多种测量需求,图像处理模块133将微光显微装置132获取的图像进行处理,并根据处理后的图像定位芯片热点。
使用上述芯片测试系统100虽然可以获得待测芯片的热点,但要使用激光测试模式时,定位装置130需要独立的外部光源140给待测芯片提供激光光束,但由于测试装置120不能与外部光源140连接,从而产生待测芯片进入激光测试模式时所需的激光光束,因此不能提高待测芯片热点的捕捉精确度。
本申请的发明人提供了一种芯片测试装置及系统,不仅可以使待测芯片进入常规的测试模式,而且可以进入激光测试模式,从而提高待测芯片热点的捕捉精确度。
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图2示出了本发明实施例的芯片测试装置220,图3示出了本发明实施例的芯片测试系统200。
参考图2和图3,芯片测试系统200包括上位机210,芯片测试装置220,定位装置230以及外部光源240,其中,芯片测试装置220包括控制模块221、上位机接口222、测试接口223以及光源接口224,通过这些接口分别与上位机210,定位装置230以及外部光源240连接。
上位机210例如为可以控制芯片测试中全部操作的处理器,用于产生控制信号,控制信号例如用于控制芯片测试过程中的逻辑管理和进程。其中,逻辑管理包括芯片在测试时的工作状态或测试模式,这个工作状态或测试模式为某个特定状态,例如为Program(写入)、Erase(擦除)或Read(读)等状态,在这个状态下,问题芯片处于活动或者激活状态,从而失效问题如漏电情况较静态状态大为明显,降低了待测芯片的热点定位难度。在该实施例中,处理器可以为中央处理器(CPU)、微处理器(MPU)等。
芯片测试装置220通过上位机接口222与上位机210连接,从上位机接收控制信号,以控制芯片的测试模式,通过测试接口223与定位装置连接,向定位装置中的芯片提供测试信号,通过光源接口224与外部光源连接,向外部光源提供光源信号,以及从外部光源接收供电电压。芯片测试装置220的控制模块221分别与所述三个接口连接,用于根据所述控制信号产生与所述测试模式对应的测试信号,以及根据测试信号产生光源信号,使得所述外部光源与芯片的测试时序同步开启和关闭。进一步地,控制模块221将从外部光源接收的供电电压提供给芯片。
在该实施例中,芯片测试装置220产生的测试信号包括按照测试时序所驱动的多个驱动信号以及所获取的多个检测信号,多个驱动信号用于驱动芯片进入测试模式,多个检测信号用于使定位装置按照时序对芯片进行图像的采集。芯片测试装置220产生的光源信号包括按照测试时序调整的强度信号和按照测试时序开启或关闭的使能信号,强度信号用于控制控制激光光源的强度,使能信号用于控制激光光源的开启或关闭。
定位装置230与芯片测试装置220连接,包括探针台231、微光显微装置232以及图像处理模块233,用于将芯片测试装置220产生的测试信号,通过探针台231对芯片的测试管脚施加给待测芯片,使得芯片工作在测试模式,然后通过微光显微装置232获得芯片的热点图像以及通过图像处理模块233对热点图像进行处理并进行热点定位。
在该实施例中,使用探针台231对待测芯片进行固定,以及使用探针台231的探针通过待测芯片的测试管脚将测试信号施加给待测芯片,使其工作在测试模式。以及使用微光显微装置232(Emission Microscope,EMMI)获取待测芯片的激光热点图像,微光显微装置232例如为PHEMOS1000。
外部光源240在本实施例中例如为激光光源,用于在芯片进入激光模式时,提供照射芯片的激光光束,进而使得定位装置230中的微光显微装置232可以采集到激光热点图像,并通过激光热点图像更为精确的定位到待测芯片的热点。在该实施例中示出了外部光源240为激光光源的例子,在其它实施例中,外部光源240还可以是其他用于热点定位的光源。
在本实施例中,芯片测试装置220由于具有光源接口224,因此可以与外部光源连接,从而控制激光光源产生待测芯片在激光模式时所需的激光束。光源接口224和测试接口223分别包括多个管脚,其中,光源接口224至少包括正、负两个管脚,测试接口223的多个管脚可以满足不同待测芯片的测试管脚数量的使用需求。
在该实施例中,芯片测试装置220采用FPGA芯片,FPGA器件属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件门电路数较少的问题。FPGA的基本结构包括可编程输入输出单元,可配置逻辑块,数字时钟管理模块,嵌入式块RAM,布线资源,内嵌专用硬核,底层内嵌功能单元。由于FPGA具有布线资源丰富,可重复编程和集成度高,投资较低的特点,在数字电路设计领域得到了广泛的应用。
在该实施例中,芯片测试装置220例如还可以包括一个扩展接口,用于载入数据。当芯片测试装置220中已有的程序不能满足待测芯片的测试需求时,可以通过扩展接口载入新的程序,以实现需求。
本实施例的芯片测试装置220具有光源接口224,可以与外部激光光源连接,产生使待测芯片进入激光模式的测试信号和光源信号,定位装置230和外部光源240分别接收激光模式的测试信号和光源信号,将其施加给待测芯片和外部光源224,开启激光模式,定位装置230在激光模式下获得待测芯片的热点图像并进行处理从而定位到待测芯片的热点,在激光模式下,可以提高待测芯片的热点定位精确度。
图4示出了本发明实施例的芯片测试方法流程图,参考图4,该方法具体流程如下。
步骤S101:选择测试模式。
在对待测芯片进行热点定位时,上位机210需要根据待测芯片的不同选择不同的测试模式,进而产生不同的控制信号,使待测芯片工作在Program(写入)、Erase(擦除)或Read(读)或其他模式下,在这种模式下,待测芯片处于激发状态,能够较快准确地进行热点定位。在该实施例中,控制信号根据测试模式的不同包含打开或关闭外部光源的信息,使待测芯片可以工作在激光模式下,提高热点定位精确度。
步骤S102:根据测试模式产生测试信号和光源信号。
不同的测试模式,待测芯片所需的测试信号也有所不同。芯片测试装置220根据上位机210产生的控制信号,生成与测试模式相对应测试时序的测试信号和光源信号。
步骤S103:向待测芯片提供供电电压和测试信号,使所述待测芯片工作在相应的所述测试模式。
芯片测试装置220将外部光源240的供电电压提供给待测芯片,以及将测试信号通过探针台和芯片的测试引脚施加给芯片,使芯片进入预定的测试模式。
步骤S104:采用光源信号控制外部光源。
光源信号用于控制外部光源240的开启与关闭。光源信号与测试模式和测试时序相关。当测试模式为激光模式时,通过外部光源接口223连接的激光光源打开,提供激光模式下所需的激光光束。
步骤S105:检测所述待测芯片并采集形成热点图像。由于待测芯片进入测试模式,待测芯片的电压或电流或阻值发生变化,其失效点由于电致发光过程而产生发光现象,通过移动微光显微装置,对待测芯片的发光现象进行采集形成热点图像,利用微光显微装置得到的一张利用颜色对热点(又称发光点或击穿点)进行标记的图像。在采集热点图像时,可以通过改变采集参数进行多次采集,形成多个热点图像。
步骤S106:对所述热点图像进行图像处理。
将采集到的热点图像进行处理,包括对多次采集形成的多个热点图像进行去噪、去除反光干扰等,然后对多个热点图像通过一定的方式进行叠加处理,获得清晰的热点图像。
步骤S107:根据所述处理后的图像定位所述待测芯片的热点。
处理后的清晰热点图像在待测芯片异常的部位亮度会有所不同,通过热点图像亮度异常的位置定位待测芯片的热点。
本申请提供的芯片测试装置及系统,测试装置具有三个接口,其中包括一个电源接口,可以与外部电源连接,因此对芯片进行热点定位时可以通过外部光源提供所需的激光光束,进而使用激光模式进行热点定位,提高了芯片热定定位的精确度。
本申请提供的芯片测试装置,采用FPGA芯片替代现有的测试机台,不仅降低了成本,而且FPGA芯片可以根据芯片的测试需求进行修改,当不能满足测试需求时,可以通过载入合适的程序满足测试需求,提高了测试装置的测试范围。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (15)
1.一种芯片测试装置,包括:
上位机接口,与上位机连接,从所述上位机接收控制信号,以控制芯片的测试模式;
测试接口,与芯片连接,向所述芯片提供与所述测试模式对应的所述测试信号;
光源接口,与外部光源连接,向所述外部光源提供光源信号;以及
控制模块,与所述上位机接口、所述测试接口和所述光源接口相连接,
其中,所述控制模块根据所述测试信号控制所述光源信号,使得所述外部光源与所述芯片的测试时序同步开启和关闭。
2.根据权利要求1所述的芯片测试装置,其中,所述外部光源包括激光光源。
3.根据权利要求1所述的芯片测试装置,其中,所述测试信号包括按照测试时序所驱动的多个驱动信号以及所获取的多个检测信号。
4.根据权利要求1所述的芯片测试装置,其中,所述光源信号包括按照测试时序调整的强度信号和按照测试时序开启或关闭的使能信号。
5.根据权利要求1所述的芯片测试装置,其中,所述光源接口还从所述外部光源接收供电电压,所述控制模块采用所述供电电压向所述芯片供电。
6.根据权利要求1所述的芯片测试装置,其中,所述光源接口至少包括正、负两个管脚用于接收供电电压。
7.根据权利要求1所述的芯片测试装置,其中,所述测试接口包括多个管脚,可以为不同管脚数量的芯片提供测试信号。
8.根据权利要求1所述的芯片测试装置,其中,所述控制模块采用FPGA芯片。
9.一种芯片测试系统,包括:
如权利要求1-8所述的芯片测试装置;
上位机,与所述测试装置连接,用于产生控制信号,控制所述芯片的测试模式;
定位装置,与所述测试装置连接,用于根据测试信号驱动所述芯片和检测所述芯片形成热点图像,并进行热点定位;
外部光源,与所述测试装置连接,用于根据所述光源信号开启或关闭所述外部光源,
其中,所述测试信号和所述光源信号,使得所述外部光源与所述芯片的测试时序同步开启和关闭。
10.根据权利要求9所述的芯片测试系统,其中,所述外部光源包括激光光源。
11.根据权利要求9所述的芯片测试系统,其中,所述测试信号包括按照测试时序所驱动的多个驱动信号以及所获取的多个检测信号。
12.根据权利要求9所述的芯片测试系统,其中,所述光源信号包括按照测试时序调整的强度信号和按照测试时序开启或关闭的使能信号。
13.根据权利要求9所述的芯片测试系统,其中,所述芯片测试装置从所述外部光源接收供电电压,以及采用所述供电电压向所述芯片供电。
14.根据权利要求9所述的芯片测试系统,其中,所述测试装置包括上位机接口、测试接口和光源接口。
15.根据权利要求9所述的芯片测试系统,其中,所述定位装置包括探针台、微光显微装置和图像处理模块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911020750.4A CN110780180A (zh) | 2019-10-25 | 2019-10-25 | 芯片测试装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911020750.4A CN110780180A (zh) | 2019-10-25 | 2019-10-25 | 芯片测试装置及系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110780180A true CN110780180A (zh) | 2020-02-11 |
Family
ID=69386440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911020750.4A Pending CN110780180A (zh) | 2019-10-25 | 2019-10-25 | 芯片测试装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110780180A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071767A (zh) * | 2020-09-03 | 2020-12-11 | 长江存储科技有限责任公司 | 一种半导体器件及其检测方法 |
CN112882402A (zh) * | 2021-01-18 | 2021-06-01 | 湖南国科微电子股份有限公司 | 一种集成芯片的控制方法、装置、设备及介质 |
CN113075532A (zh) * | 2021-03-25 | 2021-07-06 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
CN113589142A (zh) * | 2021-07-16 | 2021-11-02 | 广东利扬芯片测试股份有限公司 | 一种基于fpga的光学芯片测试装置和方法 |
-
2019
- 2019-10-25 CN CN201911020750.4A patent/CN110780180A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112071767A (zh) * | 2020-09-03 | 2020-12-11 | 长江存储科技有限责任公司 | 一种半导体器件及其检测方法 |
CN112071767B (zh) * | 2020-09-03 | 2024-05-07 | 长江存储科技有限责任公司 | 一种半导体器件及其检测方法 |
CN112882402A (zh) * | 2021-01-18 | 2021-06-01 | 湖南国科微电子股份有限公司 | 一种集成芯片的控制方法、装置、设备及介质 |
CN113075532A (zh) * | 2021-03-25 | 2021-07-06 | 长鑫存储技术有限公司 | 芯片检测方法及芯片检测装置 |
CN113589142A (zh) * | 2021-07-16 | 2021-11-02 | 广东利扬芯片测试股份有限公司 | 一种基于fpga的光学芯片测试装置和方法 |
CN113589142B (zh) * | 2021-07-16 | 2024-04-19 | 广东利扬芯片测试股份有限公司 | 一种基于fpga的光学芯片测试装置和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110780180A (zh) | 芯片测试装置及系统 | |
EP0305644B1 (en) | Emission microscopy apparatus and method | |
TWI733356B (zh) | 試驗裝置、試驗方法及電腦可讀取媒體 | |
US9739831B2 (en) | Defect isolation methods and systems | |
TWI617816B (zh) | 晶圓的可適性電性測試 | |
US11009544B2 (en) | Inspection system, wafer map display, wafer map display method, and computer program | |
CN111123077B (zh) | 一种芯片的失效定位方法 | |
US7238958B2 (en) | Fault position identification system for a semiconductor device and method of identifying a fault position of a semiconductor device | |
CN105092995A (zh) | 芯片中静态电流失效器件的检测方法和装置 | |
JP2004150840A (ja) | 半導体集積回路の不良解析装置、システムおよび検出方法 | |
US7715997B2 (en) | Intelligent inspection based on test chip probe failure maps | |
US20160161556A1 (en) | Defect isolation methods and systems | |
CN102662092A (zh) | 晶圆测试装置及方法 | |
US8378698B2 (en) | Integrated circuit testing apparatus and method | |
JP5438572B2 (ja) | プローブカード検査装置、検査方法及び検査システム | |
US7243039B1 (en) | System and method for determining probing locations on IC | |
CN115938255A (zh) | 显示检测装置、检测方法及检测系统 | |
JP4131918B2 (ja) | 半導体集積回路の故障解析装置及び故障解析方法 | |
CN211014592U (zh) | 晶圆漏电测试装置 | |
Stellari et al. | Advanced methods and software for enhancing analytical tools capabilities during chip diagnostic and characterization | |
CN112927192A (zh) | 晶圆墨点标识的方法 | |
US20050039089A1 (en) | System and method for analysis of cache array test data | |
US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
US11639959B2 (en) | Defect localization in embedded memory | |
CN208569292U (zh) | 摄像头模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |