CN104678284B - 一种提高芯片健壮性的新型测试控制电路和方法 - Google Patents

一种提高芯片健壮性的新型测试控制电路和方法 Download PDF

Info

Publication number
CN104678284B
CN104678284B CN201310636545.7A CN201310636545A CN104678284B CN 104678284 B CN104678284 B CN 104678284B CN 201310636545 A CN201310636545 A CN 201310636545A CN 104678284 B CN104678284 B CN 104678284B
Authority
CN
China
Prior art keywords
signal
reset
test
clock
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310636545.7A
Other languages
English (en)
Other versions
CN104678284A (zh
Inventor
范长永
周永存
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201310636545.7A priority Critical patent/CN104678284B/zh
Publication of CN104678284A publication Critical patent/CN104678284A/zh
Application granted granted Critical
Publication of CN104678284B publication Critical patent/CN104678284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种提高芯片健壮性的新型测试控制电路和方法。本发明提出了一种可以防止芯片正常应用时异常进入测试模式，从而导致芯片内数据被异常改写的新型测试控制电路。该电路通过测试使能信号控制测试电路的时钟信号和复位信号，在测试使能信号无效后，测试电路时钟信号被关闭同时测试电路复位信号保持低电平，使得测试电路无法启动，从而大大降低芯片异常进入测试模式的概率，降低了因异常进入测试模式导致芯片内数据被改写的几率，提高了芯片的健壮性。本发明具有很好的创新性、实用性和有效性。

Description

一种提高芯片健壮性的新型测试控制电路和方法
技术领域
本发明主要应用于信息安全技术领域，在不降低安全性的前提下，提高了芯片的健壮性。
背景技术
在芯片的设计中，测试模式下往往有最大的读写控制权限，为保护存储在芯片内用户数据的安全，在芯片测试完成后要退出测试态，但在芯片使用过程中因外部干扰而导致测试控制电路启动使芯片进入测试态，存在芯片内数据被非预期改写的风险。通常的测试控制电路设计示意图如图1所示，将测试使能信号放入圆片划片槽中，在圆片测试时测试使能信号有效，芯片处于测试状态，测试完成后放在划片槽中的fuse被划断，测试使能信号通过下拉电阻保持为低电平，芯片退出测试模式。在使用过程中如果芯片受到外部干扰，DFF1Q端发生跳变，则芯片会进入测试模式，发生非预期的动作，可能导致芯片内的数据被改写。
发明内容
本发明用测试使能信号同时控制测试电路的时钟端和复位端。一旦放入划片槽中的fuse线被划断，芯片退出测试模式，测试电路在失去时钟供给的同时，所有测试电路内部的寄存器都将被复位。这样，所有寄存器的时钟端和复位端均被fuse线所控制，即所有寄存器同时处于复位且时钟无效的状态。这种设计方法的优势如下：1)测试控制电路的寄存器的输出很难同时发生异常跳变使得测试电路时钟有效且复位无效，从而大大降低芯片异常进入测试模式的概率；2)测试模式探测的时钟被屏蔽，测试模式探测状态机不会被启动，进一步降低了异常进入测试模式的概率；3)一旦异常进入测试模式，芯片能通过fuse线复位所有测试电路的寄存器，及时退出异常的测试模式。以上三方面大大降低了测试模式异常进入的概率和保持时间，从而降低芯片内数据被改写的几率，提高了芯片的健壮性。
本发明使用测试使能信号同时控制测试电路的时钟端和复位端，当测试使能信号无效后，测试电路的复位信号处于有效状态，测试电路的时钟处于固定电平状态，即测试电路处于复位状态同时无时钟信号，从而保证了测试使能信号无效后测试电路不会启动。
按照本发明提供的设计方法，用于测试电路时钟信号控制的模块①(时钟控制电路)和用于测试电路复位信号控制的模块②(复位控制电路)由测试使能信号控制，当测试使能信号无效时，无论模块①和模块②是否活动，模块①输出的时钟信号处于不翻转状态，模块②输出的复位信号处于有效状态即测试电路处于复位状态。
按照本发明提供的设计方法，当模块①复位时，其输出的时钟信号处于不翻转状态，当模块①复位无效且有时钟时，其输出的时钟信号是否有效受测试使能信号和外部时钟控制，只有当测试使能有效且有外部时钟时才会有时钟输出；当模块②复位时，其输出的复位信号处于有效状态，当模块②复位无效且有时钟时，其输出的复位信号受测试使能信号控制，只有当测试使能信号有效时，输出的复位信号才会无效。
按照本发明提供的设计方法，测试使能信号和上电复位信号通过模块③(复位产生电路)产生一个复位信号用于复位模块①和模块②。上电时模块①、模块②通过上电复位信号处于复位状态；当测试使能信号无效时，模块①和模块②处于复位状态。
按照本发明提供的设计方法，模块②(复位控制电路)的时钟信号由模块①(时钟控制电路)提供。模块①的时钟由外部输入，模块④(测试使能控制电路)的时钟由外部输入，模块④的复位受上电复位信号控制。
本发明通过以上方法使得测试电路的复位和时钟均处于测试使能信号的控制之下，一旦测试使能信号无效则很难通过单节点异常跳变使芯片进入测试模式。
附图说明
图1通常的测试控制电路设计示意图
图2采用本发明的测试控制电路设计实现示意图
具体实施方式
下面以上升沿触发的测试电路为例说明本发明的具体实施方式。
如图2所示，测试使能信号(信号1)通过放在划片槽中的fuse线与寄存器DFF2的Q端相连，DFF2的D端接高电平，DFF2置位端接上电复位信号(信号2)，在上电复位过程中信号1保持高电平，上电复位结束后，信号1由DFF2Q端驱动为高电平，测试使能有效。当fuse线被划断，信号1与DFF2Q端断开，通过下拉电阻保持低电平，测试使能无效，芯片退出测试模式。
信号1和信号2经过与门AND1产生复位信号(信号3)用于复位“复位控制电路”的DFF3、DFF4和“时钟控制电路”的DFF1。
信号1接至寄存器DFF4D端，经过DFF1锁存后产生信号6，外部时钟和信号6经过与门AND2产生时钟信号(信号4)为测试电路和“复位控制电路”(DFF3和DFF4)提供时钟。DFF1复位来自信号3。当上电复位信号有效或测试使能信号无效时，信号3为低电平，DFF1处于复位状态，信号4保持低电平。从而使测试电路和“复位控制电路”无时钟信号。
信号1同时接至寄存器DFF3D端，经过DFF3和DFF4锁存后产生信号5，用于测试电路复位。DFF3和DFF4时钟信号来自信号4，复位信号来自信号3。当信号4为低电平时，DFF3、DFF4及测试电路均无时钟，当信号3为低电平(上电复位信号有效或测试使能信号无效)时，信号5通过DFF4Q端驱动为低电平，即测试电路复位信号有效，测试电路处于复位状态。
本发明的方法和电路可用于安全领域的测试电路设计。芯片退出测试模式后，只有当信号5连续保持高电平且信号4有连续电平翻转时才有可能异常进入测试模式，单节点的瞬态跳变不会导致芯片异常进入测试模式，从而提高了健壮性。

Claims (11)

1.一种提高芯片健壮性的新型测试电路，其特征在于包括复位控制电路、复位产生电路、时钟控制电路、测试使能控制电路，复位控制电路包括寄存器DFF3和寄存器DFF4，复位产生电路包括与门AND1，时钟控制电路包括寄存器DFF1和与门AND2，测试使能控制电路包括寄存器DFF2，其中：
测试使能信号1通过放在划片槽中的fuse线与寄存器DFF2的Q端相连，DFF2的D端接高电平，DFF2置位端接上电复位信号2；
信号1和信号2经过与门AND1产生复位信号3，用于复位DFF3、DFF4和DFF1；
信号1接至寄存器DFF1D端，经过DFF1锁存后产生信号6，外部时钟和信号6经过与门AND2产生时钟信号信号4为测试电路和复位控制电路提供时钟；DFF1复位来自信号3；
信号1同时接至寄存器DFF3D端，经过DFF3和DFF4锁存后产生信号5，用于测试电路复位，DFF3和DFF4时钟信号来自信号4，复位信号来自信号3。
2.如权利要求1所述的电路，其特征在于在上电复位过程中信号1保持高电平，上电复位结束后，信号1由DFF2Q端驱动为高电平，测试使能有效；当fuse线被划断，信号1与DFF2Q端断开，通过下拉电阻保持低电平，测试使能无效，芯片退出测试模式。
3.如权利要求1所述的电路，其特征在于当上电复位信号有效或测试使能信号无效时，信号3为低电平，DFF1处于复位状态，信号4保持低电平，从而使测试电路和复位控制电路无时钟信号。
4.如权利要求1所述的电路，其特征在于当信号4为低电平时，DFF3、DFF4及测试电路均无时钟，当信号3为低电平时，信号5通过DFF4Q端驱动为低电平，芯片使用信号5作为测试电路的复位信号，且复位信号为低时，测试电路处于复位状态，即信号3为低电平时，测试电路处于复位状态。
5.如权利要求1所述的电路，其特征在于，时钟控制电路的时钟由外部输入，测试使能控制电路的时钟由外部输入，测试使能控制电路的复位受上电复位信号控制。
6.一种提高芯片健壮性的新型测试方法，应用于如权利要求1所述的电路中，其特征在于使用测试使能信号同时控制测试电路的时钟端和复位端，当测试使能信号无效后，测试电路的复位信号处于有效状态，测试电路的时钟处于固定电平状态，从而保证了测试使能信号无效后测试电路不会启动。
7.如权利要求6所述的方法，其特征在于，时钟控制电路和复位控制电路由测试使能信号控制，当测试使能信号无效时，无论时钟控制电路和复位控制电路是否活动，时钟控制电路输出的时钟信号处于不翻转状态，复位控制电路输出的复位信号处于有效状态。
8.如权利要求6所述的方法，其特征在于，当时钟控制电路复位时，其输出的时钟信号处于不翻转状态，当时钟控制电路复位无效且有时钟时，其输出的时钟信号是否有效受测试使能信号和外部时钟控制，只有当测试使能有效且有外部时钟时才会有时钟输出；当复位控制电路复位时，其输出的复位信号处于有效状态，当复位控制电路复位无效且有时钟时，其输出的复位信号受测试使能信号控制，只有当测试使能信号有效时，输出的复位信号才会无效。
9.如权利要求6所述的方法，其特征在于，测试使能信号和上电复位信号通过复位产生电路产生一个复位信号用于复位时钟控制电路和复位控制电路，上电时时钟控制电路和复位控制电路通过上电复位信号处于复位状态；当测试使能信号无效时，时钟控制电路和复位控制电路处于复位状态。
10.如权利要求6所述的方法，其特征在于，复位控制电路的时钟信号由时钟控制电路提供。
11.如权利要求6所述的方法，其特征在于，时钟控制电路的时钟由外部输入，测试使能控制电路的时钟由外部输入，测试使能控制电路的复位受上电复位信号控制。
CN201310636545.7A 2013-12-03 2013-12-03 一种提高芯片健壮性的新型测试控制电路和方法 Active CN104678284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310636545.7A CN104678284B (zh) 2013-12-03 2013-12-03 一种提高芯片健壮性的新型测试控制电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310636545.7A CN104678284B (zh) 2013-12-03 2013-12-03 一种提高芯片健壮性的新型测试控制电路和方法

Publications (2)

Publication Number Publication Date
CN104678284A CN104678284A (zh) 2015-06-03
CN104678284B true CN104678284B (zh) 2017-11-14

Family

ID=53313622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310636545.7A Active CN104678284B (zh) 2013-12-03 2013-12-03 一种提高芯片健壮性的新型测试控制电路和方法

Country Status (1)

Country Link
CN (1) CN104678284B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105242191A (zh) * 2015-09-01 2016-01-13 北京华大信安科技有限公司 一种防止soc芯片测试模式反向激活的方法及装置
CN106847726A (zh) * 2017-02-08 2017-06-13 上海华虹宏力半导体制造有限公司 晶圆测试方法
CN107861047B (zh) * 2017-11-01 2020-04-03 北京智芯微电子科技有限公司 安全测试模式的检测系统及检测方法
JP6572290B2 (ja) * 2017-11-22 2019-09-04 ファナック株式会社 電子機器の異常検出装置
CN112986797A (zh) * 2021-02-08 2021-06-18 昂宝电子（上海）有限公司 芯片测试电路及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256053A (ja) * 1985-12-06 1996-10-01 Advanced Micro Devices Inc プログラム可能論理アレイ装置
CN1197213A (zh) * 1997-04-21 1998-10-28 合泰半导体股份有限公司 防止集成电路误入测试模式的内置装置
US6526536B1 (en) * 1996-12-12 2003-02-25 Holtek Semiconductor Inc. Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation
CN101174310A (zh) * 2006-11-03 2008-05-07 北京中电华大电子设计有限责任公司 智能卡芯片测试方法和电路
CN101853192A (zh) * 2010-05-31 2010-10-06 华为技术有限公司 异常处理方法、系统及片外逻辑器件和芯片
CN102110038A (zh) * 2009-12-23 2011-06-29 北京中电华大电子设计有限责任公司 一种安全类芯片的测试电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200742964A (en) * 2006-05-12 2007-11-16 Novatek Microelectronics Corp Method and apparatus for entering special mode in integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256053A (ja) * 1985-12-06 1996-10-01 Advanced Micro Devices Inc プログラム可能論理アレイ装置
US6526536B1 (en) * 1996-12-12 2003-02-25 Holtek Semiconductor Inc. Apparatus within an integrated circuit for preventing the integrated circuit from erroneously entering a test mode operation
CN1197213A (zh) * 1997-04-21 1998-10-28 合泰半导体股份有限公司 防止集成电路误入测试模式的内置装置
CN101174310A (zh) * 2006-11-03 2008-05-07 北京中电华大电子设计有限责任公司 智能卡芯片测试方法和电路
CN102110038A (zh) * 2009-12-23 2011-06-29 北京中电华大电子设计有限责任公司 一种安全类芯片的测试电路
CN101853192A (zh) * 2010-05-31 2010-10-06 华为技术有限公司 异常处理方法、系统及片外逻辑器件和芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SoC 芯片可测试性设计策略的实现研究;胡明明等;《电路与系统学报》;20110430;第16卷(第2期);正文第56-61页 *

Also Published As

Publication number Publication date
CN104678284A (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104678284B (zh) 一种提高芯片健壮性的新型测试控制电路和方法
US9523736B2 (en) Detection of fault injection attacks using high-fanout networks
CN2869815Y (zh) 一种安全芯片中探测芯片温度的电路
CN105786146B (zh) 一种防止电源交叉短路的移动终端及其方法
CN107861047A (zh) 安全测试模式的检测系统及检测方法
CN102854454A (zh) 在集成电路测试中用于缩短硬件木马的验证时间的方法
CN103712642A (zh) 一种实现安全检测器自我检测的方法及装置
CN104459519A (zh) 一种芯片安全测试方法及装置
CN109254889A (zh) 一种采用嵌入式软件进行cpu管脚短路故障的定位方法
CN206353192U (zh) 一种用于芯片测试的安全电路
CN102831934A (zh) 进入asram芯片内部测试模式的方法
CN203840359U (zh) 电子加密装置和电子设备
CN106096457B (zh) 一种安全芯片的抗时钟频率错误注入攻击的防御电路
CN104361277A (zh) 一种usb接口的设备身份认证模块及认证方法
CN112526898A (zh) 一种串口线插拔检测电路和嵌入式设备
CN108254644A (zh) Esd检测装置、系统及方法
CN107179448A (zh) 电磁错误注入攻击方法及系统
CN108091061B (zh) 用于计量仪表的ic卡检测电路
CN104252609B (zh) 热插拔保护方法和装置
CN102831927A (zh) 进入asram芯片内部测试模式的电路
CN111239582A (zh) 用于集成电路的电磁故障注入探测方法及相应的集成电路
CN107632782A (zh) 一种基于arm 整机柜服务器节点的bmc代码保护方法及装置
CN109698997A (zh) 用于附件和阻抗检测的系统和方法
CN108615543A (zh) 用于离散量信号处理芯片的自检方法
CN102681968B (zh) 可热插拔槽位识别电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 102209 Beijing, Beiqijia, the future of science and technology in the south area of China electronic network security and information technology industry base C building,

Applicant after: Beijing CEC Huada Electronic Design Co., Ltd.

Address before: 100102 Beijing City, Chaoyang District Lize two Road No. 2, Wangjing science and Technology Park A block five layer

Applicant before: Beijing CEC Huada Electronic Design Co., Ltd.

COR Change of bibliographic data
DD01 Delivery of document by public notice
DD01 Delivery of document by public notice

Addressee: Gai Ana

Document name: Notification of Passing Examination on Formalities

GR01 Patent grant
GR01 Patent grant