CN106847726A - 晶圆测试方法 - Google Patents

晶圆测试方法 Download PDF

Info

Publication number
CN106847726A
CN106847726A CN201710072141.8A CN201710072141A CN106847726A CN 106847726 A CN106847726 A CN 106847726A CN 201710072141 A CN201710072141 A CN 201710072141A CN 106847726 A CN106847726 A CN 106847726A
Authority
CN
China
Prior art keywords
reset circuit
electrification reset
wire
chip
scribe line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710072141.8A
Other languages
English (en)
Inventor
唐成伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710072141.8A priority Critical patent/CN106847726A/zh
Publication of CN106847726A publication Critical patent/CN106847726A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种晶圆测试方法，所述晶圆包含多个芯片，每个芯片包含上电复位电路，所述上电复位电路引出两个端口，将两个端口通过导线连接或者断开，来控制上电复位电路的启动电压点的高低，进而控制其复位的条件；所述两个端口之间的导线放在芯片之间的划片槽内，在晶圆完成测试划片之后，放置于划片槽内的导线被切断，上电复位电路两个端口之间呈现开路，改变上电复位电路的启动电压点。本发明在裂片前，上电复位电路的启动电压点较低，上电复位电路复位放开，可以进行芯片的正常测试；裂片后，放置于划片槽内的导线被切断破坏，上电复位电路的电压点较高，要在较高的电压下，上电复位电路复位才会放开，保证芯片的安全性。

Description

晶圆测试方法
技术领域
本发明涉及半导体制造领域，特别是指一种晶圆测试方法。
背景技术
一般芯片在划片前会经过筛选流程，以检测芯片(die)内部各电路模块在高低温度和内部电源在最高最低电压下的功能和性能。芯片内部电源一般由低压差线性稳压器LDO产生，且外部电源电压一定会大于内部电源。芯片中一般都会有上电复位电路，外部电源电压低于上电复位电路的电压点，芯片内部的逻辑电路始终处于复位状态，芯片不能正常工作。一般我们要求上电复位的电压点高于逻辑电路的阈值电压即可，但对于某些安全性要求较高的芯片，在满足芯片最低外部工作电压及电源抖动的情况下，我们希望上电复位的电压点越高越好。
上电复位电路的电压点必须低于内部电源的最低工作电压，以保证筛选流程时，内部电路的最低工作电压的可测性。
为了解决筛选流程的低压测试问题，常常加入额外的测试IO。
为避免筛选时芯片内部电路譬如SRAM、ROM、NVM等最低工作电压被上电复位电路POR(Power On Reset)挡住，一般芯片筛选流程时，有以下几个方法：
1.外部输入电源电压较高，高于POR的正常工作的复位电压，外部输入电源输入到低压差线性稳压器LDO后，输出内部电源电压给SRAM、ROM、NVM等供电，由于SRAM、ROM、NVM筛选时，需要检查其最高和最低工作电压的情况，因此需要对LDO的输出进行trimming,譬如正常LDO输出为1.5V，需要较精确的trimming到1.35V和1.65V。代价是trimming电路会耗费较多面积，且需要额外逻辑控制。
2.通过FUSE把POR屏蔽掉，内部加入测试IO,测试时额外加入RESETB信号。代价是耗费额外的测试IO面积，且需要额外逻辑控制。
发明内容
本发明所要解决的技术问题是提供一种晶圆测试方法，其上电复位电路在划片后启动电压点发生改变，保证芯片的安全性。
为解决上述问题，本发明所述的晶圆测试方法，所述晶圆包含多个芯片，每个芯片包含上电复位电路，所述上电复位电路引出两个端口，将两个端口通过导线连接或者断开，来控制上电复位电路的启动电压点的高低，进而控制其复位的条件；所述两个端口之间的导线放在芯片之间的划片槽内，在晶圆完成测试划片之后，放置于划片槽内的导线被切断，上电复位电路两个端口之间呈现开路，改变上电复位电路的启动电压点。
进一步地，所述放置于划片槽内的导线为金属导线，或者为多晶硅。
进一步地，划片前，对晶圆上的各芯片进行测试，放置于划片槽内的导线完整，上电复位电路的启动电压点较低；划片后，放置于划片槽内的导线被切断，上电复位电路的启动电压点升高，上电复位电路不易启动，保护芯片正常工作。
本发明所述的晶圆测试方法，在裂片前，将晶圆上的芯片的上电复位测试电路的使能端口连接线放置于划片槽内。在裂片前，测试电路完整，可以进行芯片的正常测试，裂片后，放置于划片槽内的导线被切断破坏，上电复位电路的电压点升高，测试电路不会意外打开，保证芯片的安全性。本发明方法不需要额外占用芯片面积及逻辑控制，简单易于实施。
附图说明
图1是本发明一个芯片单元的上电复位测试电路的示意图。
图2是上电复位测试电路的结构示意图。
具体实施方式
本发明所述的晶圆测试方法，适用于裂片前的晶圆测试。所述晶圆包含多个芯片，每个芯片包含上电复位电路，所述上电复位电路引出两个端口，将两个端口通过导线连接或者断开，来控制上电复位电路的启动电压点的电平高低转换，进而控制是否复位。所述两个端口之间的导线放在芯片之间的划片槽内，在晶圆完成测试划片之后，放置于划片槽内的导线被切断，上电复位电路两个端口之间呈现开路，上电复位电路的启动电压点升高，不易启动。
放置于划片槽内的导线为金属导线，也可以是多晶硅。
划片前，对晶圆上的各芯片进行测试，放置于划片槽内的导线完整，上电复位电路的启动电压点较低，容易启动进行测试；划片后，放置于划片槽内的导线被切断，上电复位电路的启动电压点升高，不易启动，保障芯片的安全性。
以图1的上电复位电路举例来说，当NMOS管的Vgs＝VA时，NMOS管的漏端输出为低电平，反相施密特触发器输出即RESETB为高电平，上电复位电路的复位放开，芯片可以正常工作。
当芯片筛选，即FUSE_A与FUSE_B连接时，R2被短路，上电复位电路放开即RESETB为高时，电源电压为VA*(R1+R3)/R3。
当划片后，即FUSE_A与FUSE_B断开后，如图1右侧所示，上电复位电路放开即RESETB为高时，电源电压为VA*(R1+R2+R3)/R3。
可见，可以通过VA*(R1+R3)/R3来设定芯片筛选时的上电复位电压，通过VA*(R1+R2+R3)/R3来设定芯片划片后正常工作的上电复位电压。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种晶圆测试方法，所述晶圆包含多个芯片，每个芯片包含上电复位电路，所述上电复位电路引出两个端口，将两个端口通过导线连接或者断开，来控制上电复位电路的启动电压点的高低，进而控制其复位的条件；其特征在于：所述两个端口之间的导线放在芯片之间的划片槽内，在晶圆完成测试划片之后，放置于划片槽内的导线被切断，上电复位电路两个端口之间呈现开路，改变上电复位电路的启动电压点。
2.如权利要求1所述的晶圆测试方法，其特征在于：所述放置于划片槽内的导线为金属导线，或者为多晶硅。
3.如权利要求1所述的晶圆测试方法，其特征在于：划片前，对晶圆上的各芯片进行测试，放置于划片槽内的导线完整，上电复位电路的启动电压点较低；划片后，放置于划片槽内的导线被切断，上电复位电路的启动电压点升高，在较低工作电源电压下，芯片处于复位状态，提高芯片工作的安全性。
CN201710072141.8A 2017-02-08 2017-02-08 晶圆测试方法 Pending CN106847726A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710072141.8A CN106847726A (zh) 2017-02-08 2017-02-08 晶圆测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710072141.8A CN106847726A (zh) 2017-02-08 2017-02-08 晶圆测试方法

Publications (1)

Publication Number Publication Date
CN106847726A true CN106847726A (zh) 2017-06-13

Family

ID=59122275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710072141.8A Pending CN106847726A (zh) 2017-02-08 2017-02-08 晶圆测试方法

Country Status (1)

Country Link
CN (1) CN106847726A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070203662A1 (en) * 2006-02-28 2007-08-30 Fujitsu Limited Testing circuit and testing method for semiconductor device and semiconductor chip
CN102412239A (zh) * 2010-09-17 2012-04-11 株式会社东芝 半导体器件及其制造方法
CN103424687A (zh) * 2013-07-29 2013-12-04 北京华大信安科技有限公司 测试芯片的装置
CN104678284A (zh) * 2013-12-03 2015-06-03 北京中电华大电子设计有限责任公司 一种提高芯片健壮性的新型测试控制电路和方法
CN105242191A (zh) * 2015-09-01 2016-01-13 北京华大信安科技有限公司 一种防止soc芯片测试模式反向激活的方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070203662A1 (en) * 2006-02-28 2007-08-30 Fujitsu Limited Testing circuit and testing method for semiconductor device and semiconductor chip
CN102412239A (zh) * 2010-09-17 2012-04-11 株式会社东芝 半导体器件及其制造方法
CN103424687A (zh) * 2013-07-29 2013-12-04 北京华大信安科技有限公司 测试芯片的装置
CN104678284A (zh) * 2013-12-03 2015-06-03 北京中电华大电子设计有限责任公司 一种提高芯片健壮性的新型测试控制电路和方法
CN105242191A (zh) * 2015-09-01 2016-01-13 北京华大信安科技有限公司 一种防止soc芯片测试模式反向激活的方法及装置

Similar Documents

Publication Publication Date Title
US20120229159A1 (en) Test interface board and test system including the same
JP2012007978A (ja) 半導体集積回路
CN110462415A (zh) 毛刺信号检测电路、安全芯片和电子设备
CN102117793A (zh) 电熔丝巨集
CN106383304A (zh) 老化测试板
JP2017037949A (ja) 半導体装置
US10274534B2 (en) Chip and reading circuit for die ID in chip
US20130067279A1 (en) Test system with motherboard and test card
CN110462410A (zh) 毛刺信号检测电路、安全芯片和电子设备
CN106847726A (zh) 晶圆测试方法
CN102693979A (zh) 全芯片esd保护电路
JP2010266254A (ja) 半導体装置のオープンテスト回路、オープンテスト回路を備えた半導体チップ及び半導体装置
JP5830458B2 (ja) 電子制御装置
KR102034008B1 (ko) 반도체 집적회로 및 그의 구동방법
US9225167B2 (en) Protection element, semiconductor device, and electronic system
US8230251B2 (en) Time sequence control circuit
CN110851331A (zh) 一种反熔丝fpga的片上监测电路
KR20120109849A (ko) 반도체 집적회로
US20180061822A1 (en) Semiconductor integrated circuit
KR20090097553A (ko) 반도체 집적회로의 퓨즈 회로 및 그 제어 방법
US11355926B2 (en) Test device
CN106230415B (zh) 应用于显示装置的闸极驱动器的电源开启重置电路
CN107968087A (zh) 半导体集成电路和包括该半导体集成电路的半导体器件
CN102611974A (zh) Mems麦克风电路、上位机电路以及进入编程模式的方法
US10063225B1 (en) Voltage switching device and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170613