CN110851331A - 一种反熔丝fpga的片上监测电路 - Google Patents

一种反熔丝fpga的片上监测电路 Download PDF

Info

Publication number
CN110851331A
CN110851331A CN201911106400.XA CN201911106400A CN110851331A CN 110851331 A CN110851331 A CN 110851331A CN 201911106400 A CN201911106400 A CN 201911106400A CN 110851331 A CN110851331 A CN 110851331A
Authority
CN
China
Prior art keywords
circuit
programming
antifuse
fpga
prg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911106400.XA
Other languages
English (en)
Other versions
CN110851331B (zh
Inventor
王文
曹靓
赵桂林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201911106400.XA priority Critical patent/CN110851331B/zh
Publication of CN110851331A publication Critical patent/CN110851331A/zh
Application granted granted Critical
Publication of CN110851331B publication Critical patent/CN110851331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种反熔丝FPGA的片上监测电路，属于半导体集成电路技术领域。所述反熔丝FPGA的片上监测电路，包括偶数级的延时单元电路和一个与非门电路；所述延时单元电路相串联后连至所述与非门电路的一个输入端；所述与非门电路的另一个输入端接入监测使能信号En；所述与非门电路的输出端连接第一个延时单元电路的输入端形成环形电路。在反熔丝FPGA芯片制造出来后，将延时单元电路中的反熔丝单元编程，分别使信号通过不同数量的反熔丝单元，从而评估反熔丝FPGA被用户编程配置后信号在不同情况下传输经过不同数量的反熔丝单元时的速度性能。

Description

一种反熔丝FPGA的片上监测电路
技术领域
本发明涉及半导体集成电路技术领域，特别涉及一种反熔丝FPGA的片上监测电路。
背景技术
在电子系统中，FPGA可以根据用户的配置，灵活实现用户定制的各种不同功能，从而得到广泛的应用。FPGA根据编程逻辑结构的不同，可以分为基于SRAM的FPGA、基于反熔丝单元的FPGA和基于Flash结构的FPGA等。由于反熔丝单元占用版图面积小，同等规模下，反熔丝型FPGA的布线资源比SRAM型FPGA丰富的多。反熔丝FPGA编程后，掉电后程序不丢失，上电时不需要重新加载编程配置信息，使用方便，具有良好的安全性和保密性。同时反熔丝单元结构天然具有良好的抗辐射性能，可靠性高，适合军用和宇航应用。反熔丝单元由两个导通电极层之间加一层反熔丝介质构成。反熔丝单元在未编程前具有绝缘特性，电阻高达几十兆欧姆；反熔丝单元在二个电极层之间施加编程电压，对反熔丝单元进行编程，在二个导通电极层之间形成导电丝，呈现出导通特性，具有较小的电阻。
反熔丝根据电极和反熔丝介质材料的不同，分为不同的类型，形成不同的反熔丝工艺。根据反熔丝工艺的不同，以及编程电压、编程电流、编程脉冲等的不同，反熔丝单元在编程后的电阻都有不同。即使在同一个工艺下，不同的流片批次，同一批次的不同圆片，同一圆片的不同反熔丝FPGA芯片上的反熔丝单元的编程后电阻都会有区别。反熔丝单元编程后的电阻对反熔丝FPGA编程后的性能有重要的影响。反熔丝FPGA根据用户的不同功能要求进行定制化编程配置，对部分反熔丝单元进行编程，从而使得反熔丝单元导通，通过导通的反熔丝单元来进行信号的连接，从而来实现用户需要的功能，同时还需要实现较高的性能。编程配置后的反熔丝FPGA，大量的信号都需要通过编程后的反熔丝单元和逻辑门来进行传输。当编程后的反熔丝单元的电阻较大时，则会导致信号的传输速度降低，从而影响反熔丝FPGA功能的速度性能，甚至可能会导致性能不能满足用户的要求。
为了对反熔丝FPGA编程后的性能进行评估和监测，传统的方式是在流片时采用PCM电路进行监测，PCM电路中设计了反熔丝单元阵列，在流片后对PCM中的反熔丝单元进行编程和测试，测量反熔丝单元的编程后电阻，从而估算反熔丝单元对反熔丝FPGA编程后性能的影响。但这种方法不能准确评估实际的每个反熔丝FPGA芯片编程后信号的传输延时，监测反熔丝单元的性能是否满足用户的要求。
发明内容
本发明的目的在于提供一种反熔丝FPGA的片上监测电路，以解决目前难以准确监测每个反熔丝FPGA编程后信号的传输速度的问题。
为解决上述技术问题，本发明提供一种反熔丝FPGA的片上监测电路，包括：
偶数级的延时单元电路和一个与非门电路；
所述延时单元电路相串联后连至所述与非门电路的一个输入端；所述与非门电路的另一个输入端接入监测使能信号En；所述与非门电路的输出端连接第一个延时单元电路的输入端形成环形电路。
所述延时单元电路包括反相器INV、使能NMOS管M2、反熔丝单元AFX、编程通路X0、X1和隔离NMOS管M0、M1，所述使能NMOS管M2与所述反熔丝单元AFX并联；其中，
所述反相器INV的输入端为延时单元电路的输入In端口，输出端连接A节点；
所述隔离NMOS管M0的漏端连接A节点，栅端连接PUMP信号，源端连接B节点，衬底连接地；
所述反熔丝单元AFX一端连接B节点，一端连接C节点；
所述使能NMOS管M2的漏端连接B节点，栅端连接传输使能信号D_En，源端连接C节点，衬底连接地；
所述编程通路X0一端连接B节点，另一端连接编程电压PRG_P；所述编程通路X1一端连接C节点，另一端连接编程电压PRG_N；
所述使能NMOS管M1的漏端连接C节点，栅端连接PUMP信号，源端为延时单元电路的输出Out端口。
所述使能NMOS管M2由传输使能信号D_En控制：当所述传输使能信号D_En为高时，所述使能NMOS管M2导通；当所述传输使能信号D_En为低时，所述使能NMOS管M2截止；
所述编程通路X0和X1均由编程使能信号PRG_En控制，控制对所述反熔丝单元AFX的编程；
当所述反熔丝单元AFX进入编程程序时，所述编程通路X0和X1分别连通编程电压PRG_P和PRG_N；隔离信号PUMP为低电平；
当所述反熔丝单元AFX编程结束时，所述编程通路X0和X1分别与编程电压PRG_P和PRG_N断开；隔离信号PUMP为高电平。
一个延时单元电路的输出端接至下一个延时单元电路的输入端；
在所述反熔丝FPGA的片上监测电路中，每个延时单元电路有一个独立的传输使能信号D_En；
每个延时单元电路有一个独立的编程使能信号PRG_En；
每个延时单元电路共用相同的一个隔离信号PUMP；
每个延时单元电路共用编程电压PRG_P和PRG_N。
所述反熔丝单元AFX编程后进行监测时，使能信号En为高电平，同时将每个延时单元电路的传输使能信号D_En按需要分别驱动到高电平或者低电平。
所述使能NMOS管M2的导通电阻小于所述反熔丝单元AFX编程后电阻的1/10。
在本发明中提供了一种反熔丝FPGA的片上监测电路，包括偶数级的延时单元电路和一个与非门电路；所述延时单元电路相串联后连至所述与非门电路的一个输入端；所述与非门电路的另一个输入端接入监测使能信号En；所述与非门电路的输出端连接第一个延时单元电路的输入端形成环形电路。在反熔丝FPGA芯片制造出来后，将延时单元电路中的反熔丝单元编程，分别使信号通过不同数量的反熔丝单元，从而评估实际的每个反熔丝FPGA被用户编程配置后信号在不同情况下传输经过不同数量的反熔丝单元时的速度性能。本发明提供的片上监测电路能够更准确、更直观的监测每个反熔丝FPGA在用户编程后，反熔丝单元对信号传输速度的影响，是否满足用户的要求。
附图说明
图1是本发明提供的反熔丝FPGA的片上监测电路结构示意图；
图2是反熔丝FPGA的片上监测电路中延时单元电路的电路结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种反熔丝FPGA的片上监测电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种反熔丝FPGA的片上监测电路，其结构如图1所示，包括偶数级的延时单元电路和一个与非门电路；在本实施例一中，所述延时单元电路的数量为6个，一个延时单元电路的输出端接至下一个延时单元电路的输入端，6个所述延时单元电路相串联后连至所述与非门电路的一个输入端；所述与非门电路的另一个输入端接入监测使能信号En；所述与非门电路的输出端连接第一个延时单元电路的输入端形成环形电路。当监测使能信号En为低时，所述反熔丝FPGA的片上监测电路输出固定的高电平，停止工作；当监测使能信号En为高时，所述反熔丝FPGA的片上监测电路开始工作。具体的，每个延时单元电路具有一个独立的传输使能信号D_En（即图1中的传输使能信号D_En1~D_En6），一个独立的编程使能信号PRG_En（即图1中的编程使能信号PRG_En1~PRG_En6），所有的延时单元共用相同的编程电压PRG_P和PRG_N，以及共用相同的一个隔离信号PUMP。
具体的，每个延时单元电路的结构如图2所示，包括包括反相器INV、使能NMOS管M2、反熔丝单元AFX、编程通路X0、X1和隔离NMOS管M0、M1，所述使能NMOS管M2与所述反熔丝单元AFX并联；其中，所述反相器INV的输入端为延时单元电路的输入In端口，输出端连接A节点；所述隔离NMOS管M0的漏端连接A节点，栅端连接PUMP信号，源端连接B节点，衬底连接地；所述反熔丝单元AFX一端连接B节点，一端连接C节点；所述使能NMOS管M2的漏端连接B节点，栅端连接传输使能信号D_En，源端连接C节点，衬底连接地；所述编程通路X0一端连接B节点，另一端连接编程电压PRG_P；所述编程通路X1一端连接C节点，另一端连接编程电压PRG_N；所述使能NMOS管M1的漏端连接C节点，栅端连接PUMP信号，源端为延时单元电路的输出Out端口。
请继续参阅图2，所述使能NMOS管M2由传输使能信号D_En控制：所述使能NMOS管M2的导通电阻远小于所述反熔丝单元AFX编程后的电阻，一般小于其1/10，当所述传输使能信号D_En为高时，所述使能NMOS管M2导通，从所述反相器INV输出的信号由所述使能NMOS管M2传输；当所述传输使能信号D_En为低时，所述使能NMOS管M2截止，信号通过所述反熔丝AFX传输；所述编程通路X0、X1由编程使能信号PRG_En控制，控制对所述反熔丝单元AFX的编程；所述隔离NMOS管M0、M1的栅端连接有一个隔离信号PUMP；当所述反熔丝单元AFX进入编程程序时，所述编程通路X0、X1分别连通编程电压PRG_P和PRG_N，隔离信号PUMP为低电平，同时编程使能信号PRG_En高电平有效时，编程通路打开，对反熔丝单元AFX进行编程。
本发明提供的反熔丝FPGA的片上监测电路在工作时，先逐个打开延时单元电路中反熔丝单元AFX的编程使能信号PRG_En，对反熔丝单元AFX编程；再关闭不同数量的延时单元电路的传输使能信号D_En，使从反相器INV输入的信号通过其中反熔丝单元AFX传输，从而评估不同情况下信号的传输速度。
在反熔丝FPGA被用户编程，实现特定的功能后，不同信号的传输会经过不同数量的反熔丝单元AFX，会导致不同的信号传输延时；编程的反熔丝单元AFX的电阻会使得信号的传输延时增加。
本发明提供的反熔丝FPGA的片上监测电路，使信号通过不同数量的反熔丝单元AFX来模拟用户编程后信号的不同传输路径，从而监测该反熔丝FPGA芯片中反熔丝单元AFX的编程后电阻，监测反熔丝FPGA编程后信号的传输速度，监测是否能满足用户的性能要求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种反熔丝FPGA的片上监测电路，其特征在于，包括：
偶数级的延时单元电路和一个与非门电路；
所述延时单元电路相串联后连至所述与非门电路的一个输入端；所述与非门电路的另一个输入端接入监测使能信号En；所述与非门电路的输出端连接第一个延时单元电路的输入端形成环形电路。
2.如权利要求1所述的反熔丝FPGA的片上监测电路，其特征在于，所述延时单元电路包括反相器INV、使能NMOS管M2、反熔丝单元AFX、编程通路X0、X1和隔离NMOS管M0、M1，所述使能NMOS管M2与所述反熔丝单元AFX并联；其中，
所述反相器INV的输入端为延时单元电路的输入In端口，输出端连接A节点；
所述隔离NMOS管M0的漏端连接A节点，栅端连接PUMP信号，源端连接B节点，衬底连接地；
所述反熔丝单元AFX一端连接B节点，一端连接C节点；
所述使能NMOS管M2的漏端连接B节点，栅端连接传输使能信号D_En，源端连接C节点，衬底连接地；
所述编程通路X0一端连接B节点，另一端连接编程电压PRG_P；所述编程通路X1一端连接C节点，另一端连接编程电压PRG_N；
所述使能NMOS管M1的漏端连接C节点，栅端连接PUMP信号，源端为延时单元电路的输出Out端口。
3.如权利要求2所述的反熔丝FPGA的片上监测电路，其特征在于，
所述使能NMOS管M2由传输使能信号D_En控制：当所述传输使能信号D_En为高时，所述使能NMOS管M2导通；当所述传输使能信号D_En为低时，所述使能NMOS管M2截止；
所述编程通路X0和X1均由编程使能信号PRG_En控制，控制对所述反熔丝单元AFX的编程；
当所述反熔丝单元AFX进入编程程序时，所述编程通路X0和X1分别连通编程电压PRG_P和PRG_N；隔离信号PUMP为低电平；
当所述反熔丝单元AFX编程结束时，所述编程通路X0和X1分别与编程电压PRG_P和PRG_N断开；隔离信号PUMP为高电平。
4.如权利要求3所述的反熔丝FPGA的片上监测电路，其特征在于，一个延时单元电路的输出端接至下一个延时单元电路的输入端；
在所述反熔丝FPGA的片上监测电路中，每个延时单元电路有一个独立的传输使能信号D_En；
每个延时单元电路有一个独立的编程使能信号PRG_En；
每个延时单元电路共用相同的一个隔离信号PUMP；
每个延时单元电路共用编程电压PRG_P和PRG_N。
5.如权利要求4所述的反熔丝FPGA的片上监测电路，其特征在于，所述反熔丝单元AFX编程后进行监测时，使能信号En为高电平，同时将每个延时单元电路的传输使能信号D_En按需要分别驱动到高电平或者低电平。
6.如权利要求2所述的反熔丝FPGA的片上监测电路，其特征在于，所述使能NMOS管M2的导通电阻小于所述反熔丝单元AFX编程后电阻的1/10。
CN201911106400.XA 2019-11-13 2019-11-13 一种反熔丝fpga的片上监测电路 Active CN110851331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911106400.XA CN110851331B (zh) 2019-11-13 2019-11-13 一种反熔丝fpga的片上监测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911106400.XA CN110851331B (zh) 2019-11-13 2019-11-13 一种反熔丝fpga的片上监测电路

Publications (2)

Publication Number Publication Date
CN110851331A true CN110851331A (zh) 2020-02-28
CN110851331B CN110851331B (zh) 2021-11-16

Family

ID=69600697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911106400.XA Active CN110851331B (zh) 2019-11-13 2019-11-13 一种反熔丝fpga的片上监测电路

Country Status (1)

Country Link
CN (1) CN110851331B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445943A (zh) * 2020-04-15 2020-07-24 武汉金汤信安科技有限公司 一种片上一次可编程电路
CN114268313A (zh) * 2021-12-10 2022-04-01 中国电子科技集团公司第五十八研究所 一种用于反熔丝fpga中隔离电路的控制结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425803A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 环路压控振荡器
CN103427795A (zh) * 2013-08-12 2013-12-04 中国航天科技集团公司第九研究院第七七一研究所 一种矩阵脉冲信号产生电路和产生方法
CN105656454A (zh) * 2014-11-28 2016-06-08 联发科技股份有限公司 信号发生器及校准信号发生器的方法
CN106158044A (zh) * 2015-04-17 2016-11-23 中芯国际集成电路制造(上海)有限公司 Sram访问时间的测试电路与测试方法
CN106209061A (zh) * 2016-07-01 2016-12-07 中国电子科技集团公司第二十四研究所 熔丝修调装置
CN106484364A (zh) * 2016-10-12 2017-03-08 上海华虹集成电路有限责任公司 基于过渡效应环形振荡器的随机数发生器
CN109088619A (zh) * 2018-07-24 2018-12-25 北京时代民芯科技有限公司 一种使能信号产生方法及电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101425803A (zh) * 2007-10-31 2009-05-06 三星电子株式会社 环路压控振荡器
CN103427795A (zh) * 2013-08-12 2013-12-04 中国航天科技集团公司第九研究院第七七一研究所 一种矩阵脉冲信号产生电路和产生方法
CN105656454A (zh) * 2014-11-28 2016-06-08 联发科技股份有限公司 信号发生器及校准信号发生器的方法
CN106158044A (zh) * 2015-04-17 2016-11-23 中芯国际集成电路制造(上海)有限公司 Sram访问时间的测试电路与测试方法
CN106209061A (zh) * 2016-07-01 2016-12-07 中国电子科技集团公司第二十四研究所 熔丝修调装置
CN106484364A (zh) * 2016-10-12 2017-03-08 上海华虹集成电路有限责任公司 基于过渡效应环形振荡器的随机数发生器
CN109088619A (zh) * 2018-07-24 2018-12-25 北京时代民芯科技有限公司 一种使能信号产生方法及电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111445943A (zh) * 2020-04-15 2020-07-24 武汉金汤信安科技有限公司 一种片上一次可编程电路
CN114268313A (zh) * 2021-12-10 2022-04-01 中国电子科技集团公司第五十八研究所 一种用于反熔丝fpga中隔离电路的控制结构

Also Published As

Publication number Publication date
CN110851331B (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
US3940740A (en) Method for providing reconfigurable microelectronic circuit devices and products produced thereby
US6967881B2 (en) Semiconductor integrated circuit and method of manufacturing of semiconductor integrated circuit
CN110851331B (zh) 一种反熔丝fpga的片上监测电路
JPS63217821A (ja) 半導体集積回路
JPH01166391A (ja) スタティック型ランダムアクセスメモリ
US8193851B2 (en) Fuse circuit of semiconductor device and method for monitoring fuse state thereof
KR20120122287A (ko) 반도체 장치의 퓨즈회로
US7764108B2 (en) Electrical fuse circuit
CN102017416B (zh) 具有可编程逻辑单元的集成电路
US7940115B2 (en) Fuse circuit for semiconductor integrated circuit and control method of the same
CN116718901A (zh) 一种反熔丝fpga高速测试电路
KR100266665B1 (ko) 반도체 메모리의 퓨즈 리페어회로
CN116453965A (zh) 半导体电路以及半导体元件
CN112614791B (zh) 一种反熔丝单元可靠性测试方法
CN114661531A (zh) 一种针对fpga的细粒度自修复电路和方法
CN113406911A (zh) Io电路及其控制方法
EP3416171B1 (en) Integrated circuits with complementary non-volatile resistive memory elements
US6621294B2 (en) Pad system for an integrated circuit or device
CN113380655B (zh) 一种反熔丝单元工艺质量监控测试电路
US8749298B2 (en) Anti-fuse circuit
US5859803A (en) Non-volatile circuit that disables failed devices
US11894086B2 (en) Method, device, and circuit for high-speed memories
TWI803273B (zh) 確定一記憶體元件之一熔絲元件狀態的方法
KR100190084B1 (ko) 반도체 장치의 특정 모드 신호 발생 회로
CN113540045A (zh) 一种反熔丝电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant