CN105656454A - 信号发生器及校准信号发生器的方法 - Google Patents
信号发生器及校准信号发生器的方法 Download PDFInfo
- Publication number
- CN105656454A CN105656454A CN201510775813.2A CN201510775813A CN105656454A CN 105656454 A CN105656454 A CN 105656454A CN 201510775813 A CN201510775813 A CN 201510775813A CN 105656454 A CN105656454 A CN 105656454A
- Authority
- CN
- China
- Prior art keywords
- frequency
- ring oscillator
- input terminus
- output terminal
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000010355 oscillation Effects 0.000 claims abstract description 56
- 238000000611 regression analysis Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明实施例公开了信号发生器及校准信号发生器的方法。其中,所述信号发生器包括:主环形振荡器,用于产生输出振荡信号,其中,所述主环形振荡器由电源电压供电,并通过电力网耦接于所述电源电压;以及第一环形振荡器,用于校准所述输出振荡信号的频率,其中,所述第一环形振荡器与所述主环形振荡器结构相似或相同,且由所述电源电压供电,并通过所述电力网耦接于所述电源电压。本发明实施例可校准主环形振荡器输出的振荡信号的频率。
Description
本发明要求申请日为2014年11月28日,专利号为62/085,357的美国临时专利的优先权,该美国专利的全部内容均包含在本发明中。
【技术领域】
本发明涉及数字电路领域,尤其涉及信号发生器及校准信号发生器的方法。
【背景技术】
信号发生器(signalgenerator)被普遍用于数字电路领域。例如,一个信号发生器可用于产生时钟信号以驱动多个电路元件,且其时钟频率应该非常准确。事实上,时钟信号的时钟频率通常受电路中的一个普通的IR压降(IR-drop)的负面影响。所谓IR压降,表示所述信号发生器的供电电压(supplyvoltage)由于有缺陷的导线而被降低了,并且所述IR压降会导致低的供电电压和时钟频率,这将降低所述信号发生器的性能。因此,有必要设计一种新的信号发生器用于解决现有技术的上述问题。
【发明内容】
本发明提供信号发生器及校准信号发生器的方法。
本发明提供的信号发生器,包括:主环形振荡器,用于产生输出振荡信号,其中,所述主环形振荡器由电源电压供电,并通过电力网耦接于所述电源电压;以及第一环形振荡器,用于校准所述输出振荡信号的频率,其中,所述第一环形振荡器与所述主环形振荡器结构相似或相同,且由所述电源电压供电,并通过所述电力网耦接于所述电源电压。
本发明提供的校准信号发生器的方法,包括:通过由电源电压供电的主环形振荡器产生输出振荡信号,其中,所述主环形振荡器通过电力网耦接于所述电源电压;通过由所述电源电压供电的第一环形振荡器校准所述输出振荡信号的频率,其中,所述第一环形振荡器与所述主环形振荡器结构相似或相同,且所述第一环形振荡器通过所述电力网耦接于所述电源电压。
由此本发明实施例通过加入主环形振荡器之外的其他环形振荡器来校准所述主环形振荡器输出的振荡信号的频率,以得到一个正确的输出振荡频率。
【附图说明】
本发明可通过阅读随后的细节描述和参考附图所举的实施例被更全面地理解,其中:
图1为依据本发明的一个实施例的信号发生器的示意图。
图2为依据本发明的另一个实施例的信号发生器的示意图。
图3为依据本发明的一个实施例的输出振荡信号的频率与第一环形振荡器的操作状态之间的关系示意图。
图4为依据本发明的另一个实施例的信号发生器的示意图。
图5为依据本发明的另一个实施例的输出振荡信号的频率与第一环形振荡器,第二环形振荡器,以及第三环形振荡器的操作状态之间的关系。
图6为依据本发明的一个实施例的校准信号发生器的方法的流程图。
【具体实施方式】
图1为依据本发明的一个实施例的信号发生器100的示意图。所述信号发生器100可为用于数字电路的一个时钟发生器。如图1所示,所述信号发生器100包括主环形振荡器110和第一环形振荡器120。所述主环形振荡器110由电源电压(powervoltage)VDD供电,并用于产生一个输出振荡信号SOUT以用于驱动多个电路元件。所述输出振荡信号SOUT可为一个时钟信号,例如方波(square)或三角波(triangularwave)。所述主环形振荡器110通过电力网(powermesh)105耦接于所述电源电压VDD。更进一步,所述主环形振荡器110可包括多个振荡元件,例如,反相器(inverter)、与非门(NANDgate),以及或门(NORgate)中至少一种。所述电力网105可包括多个导线(未图示),每一根导线用于将所述主环形振荡器110的相应的振荡元件耦接于所述电源电压VDD。在理想状况下,所述电力网105为具有零阻抗的理想导体,且来自所述主环形振荡器110的所述输出振荡信号SOUT是准确的。然而,对于特定的应用,所述电力网105具有阻抗值(例如,所述阻抗可为100欧~200欧),且所述输出振荡信号SOUT由于所述电力网105的阻抗而被降低。更进一步,所述电力网105的所述阻抗将引发IR压降,该IR压降将导致较低的供电电压VDDM和较低的时钟频率。作为举例,初始的输出时钟频率可为800兆赫兹~1200兆赫兹(800MHz~1200MHz),基于所述电力网105的阻抗的所述降低后的输出时钟频率可大约为760兆赫兹~1140兆赫兹(760MHz~1140MHz)。在本发明中,加入所述第一环形振荡器120且使用该第一环形振荡器120校准所述输出振荡信号SOUT的频率。较佳的,所述第一环形振荡器120与所述主环形振荡器110结构相似或相同,以便模仿所述主环形振荡器110的特性。所述第一环形振荡器120也通过所述电源电压VDD供电并通过所述电力网105耦接于所述电源电压VDD。可理解的是,图中所示的所述主环形振荡器110和所述第一环形振荡器120的内部结构仅仅为举例,本发明不仅限于此。本发明可通过多个环形振荡器来实现。所述信号发生器100的详细结构和操作将在后续实施例中进行介绍。
在图1所示的实施例中,所述主环形振荡器110至少包括与非门111、第一反相器112、以及第二反相器113。在一个可选的实施例中,可通过非门替代所述与非门111。所述与非门包括第一输入端(该第一输入端用于接收使能信号EN)、第二输入端和输出端;所述第一反相器112包括输入端(该输入端耦接于所述与非门111的所述输出端)和输出端;所述第二反相器113包括输入端(该输入端耦接于所述第一反相器112的输出端)和输出端(该输出端耦接于所述与非门111的所述第二输入端)。所述第二反相器113的所述输出端用于输出所述输出振荡信号SOUT。当所述使能信号EN为高逻辑电平(也即,逻辑“1”),所述主环形振荡器110将被开启(enabled)并保持振荡;而当所述使能信号EN为低逻辑电平(也即,逻辑“0”),所述主环形振荡器110将截止(disabled)并停止振荡。所述第一环形振荡器120与所述主环形振荡器110类似。所述第一环形振荡器同样也至少包括与非门、第一反相器以及第二反相器。所述第一环形振荡器120和所述主环形振荡器110之间的区别在于:所述第一环形振荡器120的第一输入端用于接收第一控制信号DP1,而非用于接收使能信号EN。当所述第一控制信号DP1为高逻辑电平,所述第一环形振荡器120将被开启并保持振荡,而当所述第一控制信号DP1为低逻辑电平,所述第一环形振荡器120将截止并停止振荡。因此,可通过控制所述使能信号EN和所述第一控制信号DP1来确定所述主环形振荡器110和所述第一环形振荡器120的开启和截止状态。可理解的是,图1中所示出的环形振荡器的数量可以不受限定,并且,所述主环形振荡器110和所述第一环形振荡器120中的每一个均可包括一个与非门和任意偶数的反相器(例如,2,4,6,8或10个反相器)。
图2为依据本发明的一个实施例的信号发生器200的示意图。图2与图1相近似。该两个实施例的不同之处在于:信号发生器200还包括处理器230。所述处理器230可用于监测(monitor)所述主环形振荡器110的输出,并控制所述主环形振荡器110和所述第一环形振荡器120的输入,以及校准所述输出振荡信号SOUT的频率。所述处理器230可与所述信号发生器200进行集成,或者为独立于所述信号发生器200的外部元件。上述提及的使能信号EN和所述第一控制信号DP1可由所述处理器230产生,并且上述提及的输出振荡信号SOUT也可由所述处理器230进行监控。为了获得准确的输出时钟频率,可基于所述第一环形振荡器120获得的第一校准数据来校准所述输出振荡信号SOUT的频率。通过选择性地截止和开启所述第一环形振荡器120来获得所述第一校准数据。在一些实施例中,所述第一校准数据包括第一频率F1和第二频率F2。当所述第一环形振荡器120被截止时,记录所述输出振荡信号SOUT的频率作为所述第一频率F1;当所述第一环形振荡器120被开启时,记录所述输出振荡信号SOUT的频率作为所述第二频率F2。
图3为依据本发明的一个实施例的输出振荡信号SOUT的频率与第一环形振荡器120的操作状态之间的关系示意图。所述主环形振荡器110始终被开启以产生所述输出振荡信号SOUT。所述第一环形振荡器120被选择性地截止和开启。当所述第一环形振荡器120被截止(也即,横轴上的操作状态“EN”),所对应的所述输出振荡信号SOUT的频率为第一频率F1;当所述第一环形振荡器120被开启(也即,所述横轴上的操作状态“DP1”),所对应的所述输出振荡信号SOUT的频率为第二频率F2。换言之,当有更多的环形振荡器被开启时,通过所述电力网105的电流将变高,这可能导致严重的IR压降以及较低的供电电压VDDM,以及较低的输出时钟频率。由此,所述第二频率F2必定低于所述第一频率F1。
对于特定的应用,无论是否使用所述主环形振荡器,所述IR压降始终存在,因此,传统的环形振荡器无法提供准确的输出时钟频率。本发明旨在加入所述第一环形振荡器120以克服传统设计的缺点。在一个较佳的实施例中,所述处理器230可控制所述第一环形振荡器120的操作状态并执行一个还原分析(regressionanalysis),以便估计所述主环形振荡器110的输出振荡信号SOUT的正确的频率(correctfrequency)。该频率校准流程将在后续进行详细描述。
在图2及图3的实施例中,处理器230可对所述第一频率F1和所述第二频率F2执行还原分析以便计算所述输出振荡信号SOUT的正确的频率FC。所述正确的频率FC可表示一种理想振荡状态(也即,横轴上的操作状态“Ideal”),在该理想振荡状态下不存在IR压降,并且所述主环形振荡器110的输出时钟频率是准确的。所述第一振荡频率F1可表示第一振荡状态,在该第一振荡状态下存在大量的IR压降。所述第二振荡频率F2可表示第二振荡状态,在该第二振荡状态下也存在大量的IR压降。因此,依据还原分析,所述第一频率F1可为所述正确的频率FC和所述第二频率F2的平均值。所述第一频率F1、所述第二频率F2,以及所述正确的频率FC之间的关系可通过等式(1)来衡量:
进一步,等式(1)可推出等式(2):
FC=2×F1-F2(2)
其中,FC表示所述正确的频率,F1表示所述第一频率,F2表示所述第二频率。
所述处理器230可控制所述第一环形振荡器120的所述开启和截止状态,记录与所述开启和截止状态对应的所述输出振荡信号SOUT的频率,并最终计算所述主环形振荡器110的正确的时钟频率,以便完成前面提到的频率校准流程。可理解的是,上述的还原分析采用直线进行简单估计,然而,本发明不限于此。在可选的实施例中,对一个更高阶(higher-order)的还原分析,可提取更多的频率样本,这些可选的实施例接下来将在图4和图5的实施例进行描述。
图4为依据本发明的一个实施例的信号发生器400的示意图。图4与图1类似。这两个实施例的不同之处在于:信号发生器400还包括第二环形振荡器130和第三环形振荡器140中至少一个。环形振荡器(包括所述主环形振荡器110)的数量不受限定。作为举例,所述信号发生器400可包括两个或更多的环形振荡器(例如,2,3,4,5,6,7个环形振荡器)。所述第二环形振荡器130和所述第三环形振荡器140均通过所述电源电压VDD供电,并通过所述电力网105耦接于所述电源电压VDD。所述第二环形振荡器130和所述第三环形振荡器140中的每一个均与所述主环形振荡器110类似或相同。也即,所述第二环形振荡器130和所述第三环形振荡器140中的每一个均至少包括与非门、第一反相器,以及第二反相器。在可选的的实施例中,可通过非门替代所述与非门。所述第二环形振荡器130,所述第三环形振荡器140与所述主环形振荡器110的区别在于:所述第二环形振荡器130的与非门包括用于接收第二控制信号DP2的第一输入端,所述第三环形振荡器140的与非门包括用于接收第三控制信号DP3的第一输入端。相似地,为了获得准确的时钟频率,可根据所述第一环形振荡器120获得的第一校准数据,所述第二环形振荡器130获得的第二校准数据,所述第三环形振荡器140获得的第三校准数据来校准所述输出振荡信号SOUT的频率。根据如图2和图3所示的实施例的描述,所述第一校准数据,所述第二校准数据以及所述第三校准数据中的每一个可分别通过截止和开启所述第一环形振荡器120,所述第二环形振荡器130,以及所述第三环形振荡器140来获得。另外,在图1、2、4中,各环形振荡器(所述主环形振荡器、所述第一环形振荡器、所述第二环形振荡器、所述第三环形振荡器等)还可通过导线耦接于接地电压VSS。
图5为依据本发明的一个实施例的输出振荡信号SOUT的频率与第一环形振荡器120,第二环形振荡器130,以及第三环形振荡器140的操作状态之间的关系。所述主环形振荡器110始终被开启以产生所述输出振荡信号SOUT。所述第一环形振荡器120,所述第二环形振荡器130,以及所述第三环形振荡器140选择性地被开启和截止。当所述第一环形振荡器120、所述第二环形振荡器130,以及所述第三环形振荡器140均被截止(也即,横轴上的操作状态“EN”),所对应的所述输出振荡信号SOUT的频率为第一频率F1;当所述第一环形振荡器120被开启,所述第二环形振荡器130和所述第三环形振荡器140均被截止(也即,横轴上的操作状态“DP1”),所对应的所述输出振荡信号SOUT的频率为F2;当所述第一环形振荡器120和所述第二环形振荡器130被开启,所述第三环形振荡器140被截止(也即,横轴上的操作状态“DP2”),所对应的所述输出振荡信号SOUT的频率为F3;当所述第一环形振荡器120、所述第二环形振荡器130,以及所述第三环形振荡器140均被开启(也即,横轴上的操作状态“DP3”),所对应的所述输出振荡信号SOUT的频率为第一频率F4。所述信号发生器400的处理器(未图示)可对所述第一频率F1,所述第二频率F2,所述第三频率F3,以及所述第四频率F4执行还原分析,以便计算所述输出振荡信号SOUT的正确的频率(也即,横轴上的操作状态“Ideal”对应的频率FC)并完成所述频率校准流程。在一些实施例中,所述还原分析使用曲线拟合(curvefitting)方法。例如,可将外插法应用到上述的四个频率采样值。除了采用直线进行估算之外,二次曲线(quadraticcurve)、三次曲线(cubiccurve)、或者其他更高阶的曲线,均可根据所述第一频率F1、所述第二频率F2、所述第三频率F3,以及所述第四频率F4估算所述正确的频率FC。通常情况下,获得的频率采样值越多,所估算的所述正确的频率FC的准确性可更为显著地被改进。
图6为依据本发明的一个实施例的校准信号发生器的方法的流程图。在步骤S610,提供由电源电压进行供电的主环形振荡器。所述主环形振荡器用于产生输出振荡信号,并通过电力网耦接于所述电源电压。在步骤S620,提供由所述电源电压进行供电的第一环形振荡器。所述第一环形振荡器与所述主环形振荡器结构相似或相同,且所述第一环形振荡器也通过所述电力网耦接于所述电源电压。在步骤S630,使用所述第一环形振荡器校准所述输出振荡信号的频率。可理解的是,上述的步骤并不要求按顺序执行,并且图1至图5中实施例的任一个或多个特征可应用到图6中。
IR压降问题通常存在于带有电力网的各种信号发生器中,其不可避免地将引起错误的输出时钟频率,因此,降低了信号发生器的性能。本发明提供了一种设备及方法,用于校准信号发生器的输出时钟频率。与传统设计相比,本发明至少具有低成本、电路结构简单、以及自校准等优点,并且本发明可有效解决现有技术的缺点。
上述的参数仅为举例,而不能限定本发明。本领域技术人员可根据不同的需求来调整这些参数的设置。可理解的是,本发明所提供的设备和方法并不限于图1-图6的配置和流程,本发明可仅包括图1-图6中任一个或多个实施例中的任一个或多个技术特征。换言之,本发明的设备及方法并不需要实施图1-图6中所示出的所有的技术特征。
权利要求书中用以修饰元件的“第一”、“第二”等序数词的使用本身未暗示任何优先权、优先次序、各元件之间的先后次序、或所执行方法的时间次序,而仅用作标识来区分具有相同名称(具有不同序数词)的不同元件。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何本领域技术人员,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视权利要求所界定者为准。
Claims (15)
1.一种信号发生器,其特征在于,包括:
主环形振荡器,用于产生输出振荡信号,其中,所述主环形振荡器由电源电压供电,并通过电力网耦接于所述电源电压;以及
第一环形振荡器,用于校准所述输出振荡信号的频率,其中,所述第一环形振荡器与所述主环形振荡器结构相似或相同,且由所述电源电压供电,并通过所述电力网耦接于所述电源电压。
2.如权利要求1所述的信号发生器,其特征在于,还包括:外接或内置的处理器,用于通过选择性地截止和开启所述第一环形振荡器来获得第一校准数据。
3.如权利要求2所述的信号发生器,其特征在于,所述第一校准数据包括第一频率和第二频率,所述处理器还用于:
当所述第一环形振荡器被截止时,记录所述输出振荡信号的频率作为所述第一频率,当所述第一环形振荡器被开启时,记录所述输出振荡信号的频率作为所述第二频率。
4.如权利要求3所述的信号发生器,其特征在于,所述处理器还用于:对所述第一频率和所述第二频率执行还原分析,以便计算所述输出振荡信号的正确的频率。
5.如权利要求4所述的信号发生器,其特征在于,所述处理器对所述正确的频率计算如下:
FC=2×F1-F2
其中,FC表示所述正确的频率,F1表示所述第一频率,F2表示所述第二频率。
6.如权利要求1-5中任一项所述的信号发生器,其特征在于,还包括:
第二环形振荡器,用于与所述第一环形振荡器共同校准所述输出振荡信号的频率,其中,所述第二环形振荡器与所述主环形振荡器结构相似或相同,且由所述电源电压供电,并通过所述电力网耦接于所述电源电压。
7.如权利要求1-5中任一项所述的信号发生器,其特征在于,所述主环形振荡器包括:
与非门,包括第一输入端、第二输入端和输出端,其中所述与非门的所述第一输入端用于接收使能信号;
第一反相器,包括输入端和输出端,其中所述第一反相器的所述输入端耦接于所述与非门的所述输出端;
第二反相器,包括输入端和输出端,其中所述第二反相器的所述输入端耦接于所述第一反相器的所述输出端,所述第二反相器的所述输出端耦接于所述与非门的所述第二输入端;
其中,所述第二反相器的所述输出端用于输出所述输出振荡信号。
8.如权利要求1-5中任一项所述的信号发生器,其特征在于,所述第一环形振荡器包括:
与非门,包括第一输入端、第二输入端和输出端,其中所述与非门的所述第一输入端用于接收第一控制信号;
第一反相器,包括输入端和输出端,其中所述第一反相器的所述输入端耦接于所述与非门的所述输出端;
第二反相器,包括输入端和输出端,其中所述第二反相器的所述输入端耦接于所述第一反相器的所述输出端,所述第二反相器的所述输出端耦接于所述与非门的所述第二输入端。
9.如权利要求6所述的信号发生器,其特征在于,所述第二环形振荡器包括:
与非门,包括第一输入端,第二输入端和输出端,其中所述与非门用于接收第二控制信号;
第一反相器,包括输入端和输出端,其中所述第一反相器的所述输入端耦接于所述与非门的所述输出端;
第二反相器,包括输入端和输出端,其中所述第二反相器的所述输入端耦接于所述第一反相器的所述输出端,所述第二反相器的所述输出端耦接于所述与非门的所述第二输入端。
10.一种校准信号发生器的方法,其特征在于,包括:
通过由电源电压供电的主环形振荡器产生输出振荡信号,其中,所述主环形振荡器通过电力网耦接于所述电源电压;
通过由所述电源电压供电的第一环形振荡器校准所述输出振荡信号的频率,其中,所述第一环形振荡器与所述主环形振荡器结构相似或相同,且所述第一环形振荡器通过所述电力网耦接于所述电源电压。
11.如权利要求10所述的校准信号发生器的方法,其特征在于,通过由所述电源电压供电的第一环形振荡器校准所述输出振荡信号的频率包括:
通过选择性地截止和开启所述第一环形振荡器来获得第一校准数据,并根据所述第一校准数据校准所述输出振荡信号的频率。
12.如权利要求11所述的校准信号发生器的方法,其特征在于,所述第一校准数据包括第一频率和第二频率,所述通过选择性地截止和开启所述第一环形振荡器来获得第一校准数据包括:
当所述第一环形振荡器被截止时,记录所述输出振荡信号的频率作为所述第一频率,当所述第一环形振荡器被开启时,记录所述输出振荡信号的频率作为所述第二频率。
13.如权利要求12所述的校准信号发生器的方法,其特征在于,所述根据所述第一校准数据校准所述输出振荡信号的频率包括:
对所述第一频率和所述第二频率执行还原分析,以便计算所述输出振荡信号的正确的频率。
14.如权利要求13所述的校准信号发生器的方法,其特征在于,所述正确的频率计算如下:
FC=2×F1-F2
其中,FC表示所述正确的频率,F1表示所述第一频率,F2表示所述第二频率。
15.如权利要求10-14中任一项所述的校准信号发生器的方法,其特征在于,还包括:
通过由所述电源电压供电的第二环形振荡器和所述第一环形振荡器共同校准所述输出振荡信号的频率,其中,所述第二环形振荡器与所述主环形振荡器结构相似或相同,且由所述电源电压供电,并通过所述电力网耦接于所述电源电压。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462085357P | 2014-11-28 | 2014-11-28 | |
US62/085,357 | 2014-11-28 | ||
US14/881,505 US9432001B2 (en) | 2014-11-28 | 2015-10-13 | Signal generator and calibrating method thereof |
US14/881,505 | 2015-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105656454A true CN105656454A (zh) | 2016-06-08 |
CN105656454B CN105656454B (zh) | 2019-03-08 |
Family
ID=56079845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510775813.2A Active CN105656454B (zh) | 2014-11-28 | 2015-11-11 | 信号发生器及校准信号发生器的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9432001B2 (zh) |
CN (1) | CN105656454B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851331A (zh) * | 2019-11-13 | 2020-02-28 | 中国电子科技集团公司第五十八研究所 | 一种反熔丝fpga的片上监测电路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10469058B1 (en) * | 2018-05-29 | 2019-11-05 | Stmicroelectronics (Crolles 2) Sas | Leakage-based oscillator with digital correction |
CN113131929A (zh) * | 2020-01-15 | 2021-07-16 | 夏泰鑫半导体(青岛)有限公司 | 分频电路及具有该分频电路的环形振荡器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355482B2 (en) * | 2006-02-17 | 2008-04-08 | Seiko Epson Corporation | Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator |
CN202276328U (zh) * | 2011-09-30 | 2012-06-13 | 上海华魏光纤传感技术有限公司 | 一种可产生多个超窄脉冲的信号发生器 |
US8508304B2 (en) * | 2011-10-17 | 2013-08-13 | Texas Instruments Incorporated | Serdes VCO with phased outputs driving frequency to voltage converter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10049531C2 (de) * | 2000-10-06 | 2002-07-18 | Texas Instruments Deutschland | Taktgenerator |
US7151417B1 (en) * | 2004-06-16 | 2006-12-19 | Transmeta Corporation | System and method for characterizing a potential distribution |
US20140176116A1 (en) * | 2012-12-20 | 2014-06-26 | Nvidia Corporation | Quantifying silicon degradation in an integrated circuit |
-
2015
- 2015-10-13 US US14/881,505 patent/US9432001B2/en active Active
- 2015-11-11 CN CN201510775813.2A patent/CN105656454B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355482B2 (en) * | 2006-02-17 | 2008-04-08 | Seiko Epson Corporation | Methods and apparatus for compensating a variable oscillator for process, voltage, and temperature variations using a replica oscillator |
CN202276328U (zh) * | 2011-09-30 | 2012-06-13 | 上海华魏光纤传感技术有限公司 | 一种可产生多个超窄脉冲的信号发生器 |
US8508304B2 (en) * | 2011-10-17 | 2013-08-13 | Texas Instruments Incorporated | Serdes VCO with phased outputs driving frequency to voltage converter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110851331A (zh) * | 2019-11-13 | 2020-02-28 | 中国电子科技集团公司第五十八研究所 | 一种反熔丝fpga的片上监测电路 |
Also Published As
Publication number | Publication date |
---|---|
US9432001B2 (en) | 2016-08-30 |
US20160156360A1 (en) | 2016-06-02 |
CN105656454B (zh) | 2019-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869535B2 (ja) | 集積回路およびウェーハを試験する無線周波数技術構造および方法 | |
TWI726927B (zh) | 晶片上的示波器及其運作方法 | |
CN105656454A (zh) | 信号发生器及校准信号发生器的方法 | |
CA2774805A1 (en) | Signal measurement systems and methods | |
US7808266B2 (en) | Method and apparatus for evaluating the effects of stress on an RF oscillator | |
CN105891754A (zh) | 一种用于多核磁共振的多源频谱谱仪控制系统 | |
CN103325422B (zh) | Sram时序测试电路及测试方法 | |
CN105305999A (zh) | 半导体集成电路器件和使用它的电子装置的制造方法 | |
TWI484196B (zh) | 偵測時脈信號之間峰值相位誤差的方法、電路及積體電路 | |
US7952378B2 (en) | Tunable stress technique for reliability degradation measurement | |
US9791503B1 (en) | Packaged oscillators with built-in self-test circuits that support resonator testing with reduced pin count | |
US9341658B2 (en) | Fast on-chip oscillator trimming | |
US10298210B2 (en) | Apparatus and method for temperature measurement and/or calibration via resonant peaks in an oscillator | |
CN116047271A (zh) | 一种自动化测试系统以及自动化测试方法 | |
TW200835919A (en) | Method and apparatus for measuring pulse widths of a side-band signal | |
CN105102935A (zh) | 稳定微控制器的时钟频率的方法 | |
WO2020082760A1 (zh) | 电池管理装置、方法及芯片 | |
TWI829433B (zh) | 晶片特性量測方法、測試裝置以及非暫態電腦可讀取媒體 | |
US8299830B2 (en) | Semiconductor device | |
CN103427807A (zh) | 一种电表脉冲调制电路与方法 | |
CN105988038A (zh) | 芯片压降的测量装置及方法 | |
EP4283314A1 (en) | On-chip capacitance measurement method and apparatus | |
De Groote et al. | High power on-wafer capabilities of a time domain load-pull setup | |
KR102666336B1 (ko) | 클록 생성 회로, 메모리 및 클록 듀티 사이클 교정 방법 | |
CN105227149A (zh) | 在线核磁共振宽频射频信号功率放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |