CN202276328U

CN202276328U - 一种可产生多个超窄脉冲的信号发生器

Info

Publication number: CN202276328U
Application number: CN2011203708466U
Authority: CN
Inventors: 黄正
Original assignee: Shanghai Boom Fiber Sensing Technology Co Ltd
Current assignee: Shanghai Boom Fiber Sensing Technology Co Ltd
Priority date: 2011-09-30
Filing date: 2011-09-30
Publication date: 2012-06-13
Anticipated expiration: 2021-09-30

Abstract

本实用新型公开了一种可产生多个超窄脉冲的信号发生器，所述信号发生器包括FPGA、至少一个延时线器件、多个PWM发生器、多路高速或逻辑块及线驱动器件，FPGA的第一个输出端连接第一个PWM发生器的输入端，FPGA的其他输出端分别连接延时线器件的输入端，延时线器件的输出端分别连接除第一个PWM发生器之外的其他PWM发生器的输入端，每个PWM发生器的输出端分别一一对应连接多路高速或逻辑块的输入端，多路高速或逻辑块的输出端连接线驱动器件。其优点是：本实用新型采用延时线器件、PWM发生器与多路高速或逻辑块，可实现连续产生多个超窄脉冲，运用在DTS系统中驱动一种多窄脉冲激光光源，可以解决DTS系统测温时功率增加与非线性的矛盾，达到长距离测量的目的。

Description

一种可产生多个超窄脉冲的信号发生器

技术领域

本实用新型涉及光纤测温技术领域，特别涉及光纤测温技术领域中的激光光源的多个超窄脉冲的产生技术。

背景技术

分布式光纤测温系统(以下称DTS系统)是一种基于OTDR和拉曼散射原理研制而成的温度测量系统，其温度传感器是光纤。DTS系统组成一般包括大功率脉冲激光光源、光纤波分复用耦合器、传感光缆、光电探测器、信号放大模块、数据采集模块及系统主机(PC机或工控机)。DTS系统经过多年的研究和发展，目前中短距离(指的是可测量距离的长度)的系统已很成熟而且已经大量上市。但是长距离的系统，例如可测量12km到25km的系统尚处于研发阶段，目前，市面上也有一些可测量长距离的DTS系统，但其成本高昂，限制了该系统的普及。

实验表明，大功率激光在光纤中传输时，当功率高于某个阈值时，在大约十几公里处容易产生自发辐射；而对于DTS，自发辐射达到一定程度时，系统产生非线性，这时系统就无法解调出温度信息。而如果降低光源功率，可以消除非线性，但根据ODTR原理，由于光在光缆中的传输损耗，距离增加了，光缆末端处的拉曼散射光功率将变得更低，同时从尾端处传输回来的光路程更长，损耗也更大，这导致了散射光回到光电探测器时光功率变得非常弱，不易探测。所以这就产生了光源功率增加--测量距离增加，但产生非线性，系统无法解调出温度信息与光源功率降低--消除非线性，但测量距离变短的矛盾。因此，目前中短距离的DTS系统，不能简单地增加其光源的功率达到测量距离的增加。

目前在DTS系统中，作为核心部件的大功率脉冲激光光源一般是窄脉冲激光光源。传统的窄脉冲激光光源是单脉冲激光光源，其脉冲驱动电路相对简单，只能产生周期性的单脉冲驱动信号，因而这种窄脉冲激光光源只能产生具有一定重复频率的一定脉冲宽度的脉冲激光。但是，基于这种单脉冲激光光源的DTS系统，只能满足中短距离的测量要求，无法满足长距离的测量应用。

实用新型内容

为了解决现有技术中存在的问题，本实用新型提供一种可产生多个超窄脉冲的信号发生器，所述信号发生器可以作为一种多窄脉冲激光光源的驱动，基于这种多窄脉冲激光光源的DTS系统，可以解决测温时功率增加与非线性的矛盾，达到长距离测量的目的。

为了达到上述目的，本实用新型采用一种可产生多个超窄脉冲的信号发生器，包括FPGA、至少一个延时线器件、多个PWM发生器、多路高速或逻辑块及线驱动器件，其特征在于：FPGA的第一个输出端连接第一个PWM发生器的输入端，FPGA的其他输出端分别连接延时线器件的输入端，延时线器件的输出端分别连接除第一个PWM发生器之外的其他PWM发生器的输入端，每个PWM发生器的输出端分别一一对应连接多路高速或逻辑块的输入端，多路高速或逻辑块的输出端连接线驱动器件。

所述FPGA经通信接口与上位机连接，其功能是产生多路具有相同重复频率的触发信号，触发信号的重复频率可由上位机软件通过FPGA的通信接口设置。

所述通信接口采用RS232接口。

所述延时线器件，其功能是对输入的触发信号进行延时，即输入到延时线器件的触发信号经延时线器件输出后，输出信号比输入信号延时了一定的时间。

所述延时线器件对输出信号的延时时间可由上位机软件通过FPGA的通信接口设置。

进一步地，各路触发信号经过延时线器件后的延时时间设置不同，延时时间的单位一般以最终系统输出的窄脉冲宽度为单位。

进一步地，所述延时线器件为DS1021S。

所述PWM发生器，其功能是当有触发信号(一般是上升沿信号，脉宽不限)输入时，该器件产生一个窄脉冲信号，该窄脉冲信号的频率与触发信号的频率相同，且脉冲宽度可由上位机软件通过FPGA的通信接口设置，因此脉冲宽度是可调的。

进一步地，所述PWM发生器为DS1023S，该器件能产生的窄脉冲信号的脉宽最小可达5ns，属于超窄脉冲类型；而该器件最小可调的步进是0.25ns。

所述多路高速或逻辑块，其功能是对输入的多路信号做或运算(一种逻辑运算)，其输出就是多路输入信号的或运算输出。

进一步地，所述多路高速或逻辑块，采用基本2输入高速或门通过级联方式实现。

所述的线驱动器件5，其功能是对输入驱动能力比较弱的脉冲信号，增强其驱动能力后输出，同时改善信号的上升沿，从而获得更完美的脉冲信号。

本实用新型一种可产生多个超窄脉冲的信号发生器通过如下步骤实现：

第一步：FPGA产生多路具有相同频率的触发信号，第一路触发信号直接由FPGA输入PWM发生器并输出第一路没有延时的窄脉冲信号，其余各路触发信号分别输入与之对应的延时线器件，由延时线器件分别延时不同的时间后输出；

第二步：延时时间各不相同的各路触发信号分别输入PWM发生器，经PWM发生器输出后变为延时时间各不相同的窄脉冲信号；

第三步：所述第一路没有延时的窄脉冲信号与第二路延时的窄脉冲信号分别输入多路高速或逻辑块的两个输入端进行或运算；第三路延时的窄脉冲信号与第四路延时的窄脉冲信号分别输入多路高速或逻辑块的两个输入端进行或运算；以此类推，将每两路或运算的结果再按上述方法继续进行或运算，直至最终只有一路信号输出，即输出一路具有多个窄脉冲的多窄脉冲信号；

第四步：上述多窄脉冲信号输入线驱动器件，然后输出一个驱动能力增强、上升沿改善的更完美的多窄脉冲信号。

本实用新型的有益效果在于：采用延时线器件、PWM发生器与多路高速或逻辑块，可实现具有一定重复频率的每个周期可连续产生多个超窄脉冲的信号发生器，多个脉冲的占空比格式可灵活改变，从而方便实现各种码型的信号；这种信号发生器可用来驱动一种多窄脉冲激光光源，该多窄脉冲激光光源作为DTS系统的激光光源，可以解决DTS系统测温时功率增加与非线性的矛盾，达到长距离测量的目的。

附图说明

图1为本实用新型结构示意图；

图2为本实用新型实例1的结构示意图；

图3本实用新型实施例1的窄脉冲时序图。

具体实施式

下面结合附图进一步说明本实用新型的具体实施方式。

如图1所示：一种可产生多个超窄脉冲的信号发生器，包括FPGA1、延时线器件2、PWM发生器3、多路高速或逻辑块4及线驱动器件5，FPGA1的第一个输出端连接第一个PWM发生器3的输入端，FPGA1的其他输出端分别连接延时线器件2的输入端，延时线器件2的输出端分别连接除第一个PWM发生器3之外的其他PWM发生器3的输入端，每个PWM发生器3的输出端分别一一对应连接多路高速或逻辑块4的输入端，多路高速或逻辑块4的输出端连接线驱动器件5。

所述FPGA1经通信接口与上位机连接，同时产生N路(N≥2)具有相同重复频率的触发信号，触发信号的重复频率可由上位机软件通过FPGA的通信接口设置；

所述通信接口采用RS232接口。

所述延时线器件2，其功能是对输入的触发信号进行延时，延时时间由上位机软件通过FPGA的通信接口设置；

进一步地，各路触发信号经过延时线器件2后的延时时间设置不同，延时时间的单位一般以最终系统输出的窄脉冲宽度为单位；例如系统输出窄脉冲宽度是5ns，那么延时时间可设置为5ns的倍数，如5ns，10ns，15ns等。

进一步地，所述延时线器件2为DS1021S。

所述PWM发生器3，其功能是当有触发信号(一般是上升沿信号，脉宽不限)输入时，该器件产生一个窄脉冲信号，该窄脉冲信号的频率与触发信号的频率相同，且脉冲宽度可由上位机软件通过FPGA1的通信接口设置，因此脉冲宽度是可调的。

进一步地，所述PWM发生器3为DS1023S，该器件能产生的窄脉冲信号的脉宽最小可达5ns，属于超窄脉冲类型；该器件最小可调的步进是0.25ns。

所述多路高速或逻辑块4，其功能是对输入的多路信号做或运算(一种逻辑运算)，其输出就是多路输入信号的或运算输出。

进一步地，所述多路高速或逻辑块4，采用基本2输入高速或门6通过级联方式实现。

一种可产生多个超窄脉冲的信号发生器通过如下步骤实现：

第一步：FPGA1产生N路(N≥2)具有相同频率的触发信号，第一路触发信号S11直接由FPGA1输入PWM发生器3并输出第一路没有延时的窄脉冲信号S13，其余各路触发信号S21、S31......SN1分别输入各延时线器件2，由延时线器件2分别延时不同的时间后输出延时信号S22、S32......SN2；

第二步：延时时间各不相同的各路延时信号S22、S32......SN2分别输入PWM发生器3，经PWM发生器3输出后变为延时时间各不相同的窄脉冲信号S23、S33......SN3；

第三步：所述第一路没有延时的窄脉冲信号S13与第二路延时的窄脉冲信号分S23别输入多路高速或逻辑块4的两个输入端进行或运算；第三路延时的窄脉冲信号S33与第四路延时的窄脉冲信号分别输入多路高速或逻辑块4的两个输入端进行或运算；以此类推，将每两路或运算的结果再按上述方法继续进行或运算，直至最终只有一路信号输出，即输出一路具有多个窄脉冲的多窄脉冲信号So；

第四步：上述多窄脉冲信号So输入线驱动器件5，然后输出一路驱动能力增强、上升沿改善的更完美的多窄脉冲信号。

实施例1：如图2所示：取N＝4，FPGA1的第一个输出端连接第一个PWM发生器3的输入端，FPGA1的其他输出端分别连接三个延时线器件2的输入端，三个延时线器件2的输出端分别连接第二、三、四个PWM发生器3的输入端，四个PWM发生器3的输出端分别一一对应连接多路高速或逻辑块4的四个输入端，多路高速或逻辑块4的输出端连接线驱动器件5。

如图2、图3所示：假设输出的多窄脉冲信号So的一个窄脉冲的宽度为T，PWM发生器3的型号为DS1023S，FPGA1输出四路触发信号分别为：S11、S21、S31、S41，第一路触发信号S11没有延时，第二路触发信号S21延时2T输出后为S22，第三路触发信号S31延时4 T输出后为S32，第四路触发信号延时6T输出后为S42；S11、S22、S32、S42经PWM发生器3后分别输出四路超窄脉冲信号S13、S23、S33、S43，其中S13与S23做或运算，S33与S43做或运算，然后再将两路或运算的结果再做或运算，最终输出一路有四个超窄脉冲的信号So；

有四个超窄脉冲的信号So输入线驱动器件5，最后输出一个驱动能力增强、上升沿改善的更完美的有四个超窄脉冲的信号。

以上显示和描述的是本实用新型的基本原理、主要特征及本实用新型的优点，本行业的技术人员应该了解本实用新型不受上述方法的限制，上述方法和说明书中描述的只是说本实用新型的原理，在不脱离本实用新型精神和范围的前提下本实用新型还会有各种变化和改进，这些变化和改进都落入由本实用新型所附的权利要求书及其等效物界定的保护范围内。

Claims

1.一种可产生多个超窄脉冲的信号发生器，包括FPGA、至少一个延时线器件、多个PWM发生器、多路高速或逻辑块及线驱动器件，其特征在于：FPGA的第一个输出端连接第一个PWM发生器的输入端，FPGA的其他输出端分别连接延时线器件的输入端，延时线器件的输出端分别连接除第一个PWM发生器之外的其他PWM发生器的输入端，每个PWM发生器的输出端分别一一对应连接多路高速或逻辑块的输入端，多路高速或逻辑块的输出端连接线驱动器件。

2.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述FPGA产生多路具有相同频率的触发信号。

3.根据权利要求2所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述多路具有相同频率的触发信号设置不同的延时时间。

4.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述FPGA产生的多路触发信号的重复频率由上位机软件通过FPGA的通信接口设置。

5.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述延时线器件的型号为DS1021S。

6.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述延时线器件的延时时间可由上位机软件通过FPGA的通信接口设置。

7.根据权利要求4或6所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述通信接口采用RS232接口。

8.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述PWM发生器的型号为DS1023S。

9.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述PWM发生器输出的脉冲宽度可由上位机软件通过FPGA的通信接口设置。

10.根据权利要求1所述的一种可产生多个超窄脉冲的信号发生器，其特征在于：所述多路高速或逻辑块采用基本2输入高速或门通过级联方式实现。