CN114661531A - 一种针对fpga的细粒度自修复电路和方法 - Google Patents

一种针对fpga的细粒度自修复电路和方法 Download PDF

Info

Publication number
CN114661531A
CN114661531A CN202210186188.8A CN202210186188A CN114661531A CN 114661531 A CN114661531 A CN 114661531A CN 202210186188 A CN202210186188 A CN 202210186188A CN 114661531 A CN114661531 A CN 114661531A
Authority
CN
China
Prior art keywords
circuit
repairing
self
fault
bit stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210186188.8A
Other languages
English (en)
Other versions
CN114661531B (zh
Inventor
王佐
李威
阮爱武
李桂宏
李建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Sihai Wulin Technology Co ltd
Original Assignee
Chengdu Sihai Wulin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Sihai Wulin Technology Co ltd filed Critical Chengdu Sihai Wulin Technology Co ltd
Priority to CN202210186188.8A priority Critical patent/CN114661531B/zh
Publication of CN114661531A publication Critical patent/CN114661531A/zh
Application granted granted Critical
Publication of CN114661531B publication Critical patent/CN114661531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及FPGA容错设计技术领域，涉及一种针对FPGA的细粒度自修复电路和方法，包括FPGA中的自修复电路、用户的功能电路以及将二者相连接的接口电路；自修复电路包括配置控制模块、下载模块、检测模块和修复模块；功能电路为用户设计的电路；通过自修复电路对功能电路的位流信息进行分析实现故障检测、定位和修复；方法包括骤：（1）通过自修复电路对功能电路的位流信息进行分析，判断电路单元是否存在故障；（2）电路单元故障定位；（3）电路单元故障的细粒度修复。本发明能较佳地进行细粒度自修复。

Description

一种针对FPGA的细粒度自修复电路和方法
技术领域
本发明涉及FPGA容错设计技术领域，具体地说，涉及一种针对FPGA的细粒度自修复电路和方法。
背景技术
现场可编程门阵列（Field-Programmable Gate Array，FPGA）是八十年代中期出现的新型可编程逻辑器件，FPGA灵活的可编程特性使得用户可以通过编程把一个通用的FPGA芯片配置成其所需要的硬件数字电路。采用FPGA芯片开发电子产品可以大大缩短产品的研发周期，降低研发成本，因此FPGA获得越来越多的电子工程师的青睐，其应用领域也越来越广泛，包括航空航天、通信、自动控制、消费类电子等多个领域。
但是FPGA的传统理念是提供一个“事先无功能”的电路，通过用户编程实现用户所设计的电路功能，可重复编程是其最重要的特点，而这一突出特点也给其留下了一个致命的隐患，即当一个正在使用的FPGA中的内部逻辑资源发生错误，不仅用户设计的电路功能不能实现，而且在有些情况下还可能会产生灾难性的后果。例如，当FPGA产品应用于航天领域或者某些极端环境时，必须考虑辐照对器件造成的影响，辐照大多以高能离子的形式出现，如重离子、电子、质子等。它们会改变静态存储器（如锁存器、寄存器等）的逻辑状态，或者在组合逻辑路径上产生瞬间的短脉冲，使原有的逻辑产生错误。这些重粒子和辐射造成的以上这两种影响，分别被称作偶然事件翻转(Single Event Upset，SEU)和偶然事件瞬变（Single Event Transients，SET）。个别的SEU和SET不等同于器件功能上的错误，但SEU和SET的积累就会导致电路甚至系统发生故障。为解决这些问题，现在已经提出了很多方法，如反熔丝技术、三重冗余（Triple Modular Redundancy，TMR）以及采用FPGA具有动态可重构的特点进行重配置的方法。此外，还有一种被称为单粒子闩锁（Single Event Latch up，SEL）的效应会导致FPGA电流增大，局部温度升高，有时甚至可以达到200°C以上，引起FPGA的永久损坏。对于SEL的解决方案有采用外延片加工FPGA，以及一种系统级的解决方案，就是当系统检测到电流超过设定的阈值时切断器件的电源。
基于反熔丝的解决方案是采用一次性编程。在反熔丝FPGA中，器件一旦完成编程并焊接在板卡后，就不能进行重新配置。与其它方案相比，反熔丝的突出优点包括固有的非挥发性，以及在每次启动时无须进行强制性的器件配置。多年的测试证明耐辐射的反熔丝FPGA具有SEU免疫力，其性能也不会因总辐射剂量（Total Ionizing Dose，TID）随时间积累而发生劣化。但是，反熔丝FPGA只能进行一次性编程，灵活性不够。
TMR技术的原理可以简单地理解为将同一个电路进行三次复制，然后对这三个电路的输出进行“多数派投票”仲裁，将其中至少有两个相同的输出结果作为最终的输出。如果任何一个时序单元发生SEU，其输出将会被其它两个电路的表决而淘汰。当然，采用TMR的结果是所需的逻辑数量较原有设计增加两倍以上。TMR是缓减SEU非常有效的技术，除非高能量粒子的流量足以引起三个并行时序单元中的两个同时发生SEU才会失效。应用TMR技术的代价是需要占用很大的芯片面积，而且研究发现即使采用TMR技术，仍大约有10%故障发生的可能性。
采用FPGA具有动态可重构这个特点时，当干扰产生时，尽快用原配置数据进行重配置，以达到还原修复的目的。周期性刷新存储的配置数据，可以防止故障的积累，但是对于已产生了损坏的FPGA中的一些单元，进行重新配置后也不能得到正确的逻辑功能。
针对FPGA故障的解决方案可以大体分为芯片级（如反熔丝技术、RHBD技术、TMR技术、外延片）和系统级（如设定阈值、重新配置技术）。这两类解决方案都是既有优点也有缺点。例如，系统级解决方案具有实现代价较小的优点，但是需要经历“断电→重新加电→自检→重新配置→检测是否正常工作→符合检测指标则正常工作”这个较长的过程，要达到实时在线修复故障的要求较困难。而芯片级解决方案虽具有能够较好地规避故障的优点，但其实现的代价较大。
发明内容
本发明的内容是提供一种针对FPGA的细粒度自修复电路和方法，其能够克服现有技术的某种或某些缺陷。
根据本发明的一种针对FPGA的细粒度自修复电路，其包括FPGA中的自修复电路、用户的功能电路以及将二者相连接的接口电路；
自修复电路包括配置控制模块、下载模块、检测模块和修复模块；配置控制模块用于配置测试文件的控制，下载模块用于配置测试文件的下载，检测模块用于故障的检测和定位，修复模块用于故障的修复；配置测试文件为对FPGA进行测试所需的配置信息；
功能电路为用户设计的电路；通过自修复电路对功能电路的位流信息进行分析实现故障检测、定位和修复。
本发明还提供了一种针对FPGA的细粒度自修复方法，其包括以下步骤：
（1）通过自修复电路对功能电路的位流信息进行分析，判断电路单元是否存在故障；
（2）电路单元故障定位；
（3）电路单元故障的细粒度修复。
作为优选，步骤（1）中，故障判断具体包括以下步骤：
（1.1）将配置测试文件下载到功能电路中，然后利用自修复电路的回读功能，将下载的配置位流从功能电路中回读；
（1.2）将原配置位流和回读的配置位流进行分析和比较，判断配置SRAM是否存在故障；
（1.3）回读配置位流后，对功能电路施加测试激励，然后利用自修复电路的回读功能将测试响应的位流从功能电路中回读；
（1.4）将回读的测试响应位流和理论上正确的测试响应位流进行分析比较，判断功能电路是否存在故障；
（1.5）通过施加不同的测试激励，测试所有可能的故障类型并得到相应的故障信息。
作为优选，步骤（2）中，定位方法为：建立一个回读位流文件中的信息与功能电路中所使用的资源相对应的数据库，确定所有可编程物理资源的配置信息与回读位流中的位置之间的对应关系，通过分析回读的位流信息对故障单元进行定位。
作为优选，步骤（3）中，细粒度修复方法为：通过分析配置位流文件后进行故障路径追踪，从故障点出发，对和故障点有连接关系的连线和逻辑单元进行追踪并得到这些连线、可编程开关、逻辑单元的详细信息，重新寻找一条新的无故障路径以绕过故障单元，然后修改配置位流文件并对FPGA进行重新配置，实现对功能电路故障的细粒度修复。
本发明的有益效果如下：
1）本发明针对FPGA芯片建立一套位流的分析方法，可以对任意位流进行解析，根据位流信息完成FPGA内部资源的全覆盖测试、故障单元的定位及修复，能够实现细粒度地修复故障。
2）本发明实现了对功能电路的自动配置和自动测试，可以实时在线检测、定位和修复故障。
3）本发明具有通用性，能够对不同型号的FPGA芯片实现自修复，能够适应于不同逻辑的功能电路。
附图说明
图1是实施例1中自修复技术工作流程图；
图2是实施例1中自修复电路与功能电路结构示意图；
图3是实施例1中自修复电路对功能电路进行配置和测试整体流程图；
图4是实施例1中自修复电路进行故障检测流程图；
图5是实施例1中互联线故障修复方案示意图；
图6（a）是实施例1中逻辑单元故障修复方案中有故障的配置示意图；
图6（b）是实施例1中逻辑单元故障修复方案中故障修复后的配置示意图；
图7（a）是实施例1中基本器件故障修复方案中有故障的配置示意图；
图7（b）是实施例1中基本器件故障修复方案中故障修复后的配置示意图。
具体实施方式
为进一步了解本发明的内容，结合附图和实施例对本发明作详细描述。应当理解的是，实施例仅仅是对本发明进行解释而并非限定。
实施例1
如图2所示，本实施例提供了一种针对FPGA的细粒度自修复电路，其包括FPGA中的自修复电路、用户的功能电路以及将二者相连接的接口电路；
自修复电路包括配置控制模块、下载模块、检测模块和修复模块；配置控制模块用于配置测试文件的控制，下载模块用于配置测试文件的下载，检测模块用于故障的检测和定位，修复模块用于故障的修复；
功能电路为用户设计的电路；通过自修复电路对功能电路的位流信息进行分析实现故障检测、定位和修复。
如图1所示，本实施例还提供了一种针对FPGA的细粒度自修复方法，其包括以下步骤：
（1）通过自修复电路对功能电路的位流信息进行分析，判断电路单元是否存在故障；
（2）电路单元故障定位；
（3）电路单元故障的细粒度修复。
自修复电路工作时，如图3所示，首先对配置下载电路进行数据配置，向该电路发送配置开始指令，该电路接收指令后对功能电路发送配置开始的信号，告诉功能电路准备接收配置数据。然后，当自修复电路查询到配置下载电路中的状态寄存器值为“ready”时，开始发送配置数据，配置数据发送完成后，自修复电路通过读取配置下载电路的状态寄存器值判断配置是否成功。如果配置成功，自修复电路就开始向功能电路发送测试激励数据并读回测试响应保存在自修复电路中，由自修复电路对测试响应进行分析决定是否需要进行下一次配置并开始新的测试流程。如果需要进行下一次配置和测试流程，在一定的延时之后，自修复电路和功能电路将回复初始状态并选择新的配置数据和测试数据，开始新一轮的配置和测试流程。
步骤（1）中，如图4所示，故障判断具体包括以下步骤：
（1.1）将配置测试文件下载到功能电路中，然后利用自修复电路的回读功能，将下载的配置位流从功能电路中回读；
（1.2）将原配置位流和回读的配置位流进行分析和比较，如果两次的位流一致，说明功能电路的配置RAM无故障，否则说明功能电路的配置RAM存在故障。
（1.3）回读配置位流后，对功能电路施加第一次测试激励，然后利用自修复电路的回读功能，将测试响应的位流从功能电路中回读。回读的信息包括功能电路的输入输出信号，功能电路内部输入输出块、可编程逻辑块等单元内的一些可以回读的输入输出信号和控制信号等。
（1.4）把回读后得到的测试响应位流和理论上计算得到的正确测试响应位流进行分析比较，如果从功能电路中读回的测试响应位流和理论位流相同，说明本次测试无故障，否则，说明功能电路存在某一类型故障。
（1.5）由于需要测试的故障类型比较多，因此需要有不同的测试激励，继续对功能电路施加第二次测试激励，并将第二次测试激励的测试响应通过自修复电路回读，并对回读的测试相应位流和理论位流分析比较，得到故障信息。改变测试激励，直到第N次，所要求的故障类型已全部完成测试并且得到相应的故障信息。
配置测试文件为对FPGA进行测试所需的配置信息；FPGA是现场可编程的通用集成电路，在未配置之前，FPGA自身不具有特定的功能，也无法进行测试，因此需要将FPGA配置成具有一定功能的电路进行测试。首先根据测试内容和测试方法编写出测试程序，测试程序通过输入设备输入到计算机中，在计算机的控制下，测试系统可以便产生出程序指定的测试文件。具体地说，由测试人员使用硬件描述语言或者底层FPGA编辑器生成配置位流，然后通过操作相应的电子设计自动化软件环境，生成测试配置文件，配置待测FPGA芯片。
步骤（2）中，定位方法为：建立一个回读位流文件中的信息与功能电路中所使用的资源相对应的数据库，根据这个数据库确定所有可编程物理资源的配置信息与回读位流中的位置顺序之间的对应关系，在检测时根据回读的位流信息与这个数据库判断故障位置实现故障定位。
步骤（3）中，细粒度修复方法为：通过分析配置位流文件后进行故障路径追踪，从故障点出发，对和故障点有连接关系的连线和逻辑单元等进行追踪并得到这些连线、可编程开关、逻辑单元的详细信息，重新寻找一条新的无故障路径以绕过故障单元，然后修改配置位流文件并对FPGA进行重新配置，实现对功能电路故障的细粒度修复。具体为：
（3.1）对于功能电路互联线故障修复的方案如图5所示。图中的连线为CLB之间的连接，靠右的虚线是经过测试发现存在故障的互联线，靠左的线是自修复后的连接线。通过故障路径追踪技术，从故障点出发，对和故障点有连接关系的连线和逻辑单元进行追踪，找出与故障点相连接的逻辑资源并计算故障路径的延迟，寻找一条与之前路径延迟相似的新的路径，然后修改配置位流文件，实现对功能电路互联线故障的自修复。
（3.2）对于逻辑单元级的自修复以互联线的修复为基础，其方案如图6（a）和图6（b）所示，图6（a）为有故障的配置图，图6（b）为故障修复后的配置图，图中的CLB5存在故障。为了修复该逻辑单元故障，使用故障逻辑转移的方法，利用无故障的空闲CLB4实现CLB5的功能。然后通过前面功能电路互联线故障修复中的方案，将原来的连接关系看作故障路径而寻找新的路径，将原来CLB5的连接关系映射到CLB4上，修复后的新路径如图6（b）所示。最后，按照新的路径修改配置位流文件，实现对功能电路逻辑单元故障的修复。
（3.3）对于基本器件的修复方案如图7（a）和图7（b）所示，图7（a）为基本器件修复中有故障的配置图，图7（b）为基本器件修复中故障修复后的配置图。假设一个CLB内的GLUT发生故障，进行修复时可以直接使用FLUT，其中FLUT已被检测为正常，且处于备用状态，通过修改位流文件改变CLB内可编程开关PIP的连接关系即可完成修复。
最后，将修改后的配置位流文件下载到功能电路中完成故障的修复。
以上示意性的对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (5)

1.一种针对FPGA的细粒度自修复电路，其特征在于：包括FPGA中的自修复电路、用户的功能电路以及将二者相连接的接口电路；
自修复电路包括配置控制模块、下载模块、检测模块和修复模块；配置控制模块用于配置测试文件的控制，下载模块用于配置测试文件的下载，检测模块用于故障的检测和定位，修复模块用于故障的修复；配置测试文件为对FPGA进行测试所需的配置信息；
功能电路为用户设计的电路；通过自修复电路对功能电路的位流信息进行分析实现故障检测、定位和修复。
2.一种针对FPGA的细粒度自修复方法，其特征在于：包括以下步骤：
（1）通过自修复电路对功能电路的位流信息进行分析，判断电路单元是否存在故障；
（2）电路单元故障定位；
（3）电路单元故障的细粒度修复。
3.根据权利要求2所述的一种针对FPGA的细粒度自修复方法，其特征在于：步骤（1）中，故障判断具体包括以下步骤：
（1.1）将配置测试文件下载到功能电路中，然后利用自修复电路的回读功能，将下载的配置位流从功能电路中回读；
（1.2）将原配置位流和回读的配置位流进行分析和比较，判断配置SRAM是否存在故障；
（1.3）回读配置位流后，对功能电路施加测试激励，然后利用自修复电路的回读功能将测试响应的位流从功能电路中回读；
（1.4）将回读的测试响应位流和理论上正确的测试响应位流进行分析比较，判断功能电路是否存在故障；
（1.5）通过施加不同的测试激励，测试所有可能的故障类型并得到相应的故障信息。
4.根据权利要求3所述的一种针对FPGA的细粒度自修复方法，其特征在于：步骤（2）中，定位方法为：建立一个回读位流文件中的信息与功能电路中所使用的资源相对应的数据库，确定所有可编程物理资源的配置信息与回读位流中的位置之间的对应关系，通过分析回读的位流信息对故障单元进行定位。
5.根据权利要求4所述的一种针对FPGA的细粒度自修复方法，其特征在于：步骤（3）中，细粒度修复方法为：通过分析配置位流文件后进行故障路径追踪，从故障点出发，对和故障点有连接关系的连线和逻辑单元进行追踪并得到这些连线、可编程开关、逻辑单元的详细信息，重新寻找一条新的无故障路径以绕过故障单元，然后修改配置位流文件并对FPGA进行重新配置，实现对功能电路故障的细粒度修复。
CN202210186188.8A 2022-02-28 2022-02-28 一种针对fpga的细粒度自修复电路和方法 Active CN114661531B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210186188.8A CN114661531B (zh) 2022-02-28 2022-02-28 一种针对fpga的细粒度自修复电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210186188.8A CN114661531B (zh) 2022-02-28 2022-02-28 一种针对fpga的细粒度自修复电路和方法

Publications (2)

Publication Number Publication Date
CN114661531A true CN114661531A (zh) 2022-06-24
CN114661531B CN114661531B (zh) 2023-08-29

Family

ID=82027828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210186188.8A Active CN114661531B (zh) 2022-02-28 2022-02-28 一种针对fpga的细粒度自修复电路和方法

Country Status (1)

Country Link
CN (1) CN114661531B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424642A (zh) * 2022-11-03 2022-12-02 成都市硅海武林科技有限公司 一种具有二级起泵的fpga电荷泵电路

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446242B1 (en) * 1999-04-02 2002-09-03 Actel Corporation Method and apparatus for storing a validation number in a field-programmable gate array
CN101551763A (zh) * 2009-05-15 2009-10-07 中国人民解放军国防科学技术大学 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置
CN101826038A (zh) * 2010-04-28 2010-09-08 复旦大学 一种抗sram fpga器件seu的电路及方法
US7906984B1 (en) * 2008-02-26 2011-03-15 The United States Of America As Represented By The Secretary Of The Air Force Relocatable field programmable gate array bitstreams for fault tolerance
CN102495821A (zh) * 2011-11-16 2012-06-13 深圳市国微电子股份有限公司 一种fpga可编程互连线的延时分析方法
CN102541698A (zh) * 2011-12-22 2012-07-04 南京航空航天大学 一种基于fpga的自重构d/tmr系统及其容错设计方法
CN102799734A (zh) * 2012-07-20 2012-11-28 天津工大瑞工光电技术有限公司 一种基于空间搜索技术的异构容错电路设计系统
US20150091614A1 (en) * 2013-09-27 2015-04-02 Scaleo Chip Robust Flexible Logic Unit
CN105866665A (zh) * 2016-03-31 2016-08-17 复旦大学 面向高性能SoC FPGA的功能遍历测试方法
CN106546910A (zh) * 2015-09-17 2017-03-29 张洪 基于位流回读的fpga测试平台
CN109062716A (zh) * 2018-06-20 2018-12-21 南京航空航天大学 基于帧级位流回读表决的准三模自修复系统及其控制方法
CN109858195A (zh) * 2019-03-22 2019-06-07 中国科学院光电技术研究所 一种sram型fpga上必要位单粒子翻转故障的在线仿真系统
CN110347595A (zh) * 2019-07-02 2019-10-18 中国科学院近代物理研究所 一种fpga内部资源甄别与定位方法及系统
CN111552500A (zh) * 2020-03-26 2020-08-18 北京遥测技术研究所 一种适用于星载fpga的刷新方法
CN113312305A (zh) * 2021-06-15 2021-08-27 西安微电子技术研究所 一种基于fpga的宇航电子系统在轨重构方法及系统

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446242B1 (en) * 1999-04-02 2002-09-03 Actel Corporation Method and apparatus for storing a validation number in a field-programmable gate array
US7906984B1 (en) * 2008-02-26 2011-03-15 The United States Of America As Represented By The Secretary Of The Air Force Relocatable field programmable gate array bitstreams for fault tolerance
CN101551763A (zh) * 2009-05-15 2009-10-07 中国人民解放军国防科学技术大学 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置
CN101826038A (zh) * 2010-04-28 2010-09-08 复旦大学 一种抗sram fpga器件seu的电路及方法
CN102495821A (zh) * 2011-11-16 2012-06-13 深圳市国微电子股份有限公司 一种fpga可编程互连线的延时分析方法
CN102541698A (zh) * 2011-12-22 2012-07-04 南京航空航天大学 一种基于fpga的自重构d/tmr系统及其容错设计方法
CN102799734A (zh) * 2012-07-20 2012-11-28 天津工大瑞工光电技术有限公司 一种基于空间搜索技术的异构容错电路设计系统
US20150091614A1 (en) * 2013-09-27 2015-04-02 Scaleo Chip Robust Flexible Logic Unit
CN106546910A (zh) * 2015-09-17 2017-03-29 张洪 基于位流回读的fpga测试平台
CN105866665A (zh) * 2016-03-31 2016-08-17 复旦大学 面向高性能SoC FPGA的功能遍历测试方法
CN109062716A (zh) * 2018-06-20 2018-12-21 南京航空航天大学 基于帧级位流回读表决的准三模自修复系统及其控制方法
CN109858195A (zh) * 2019-03-22 2019-06-07 中国科学院光电技术研究所 一种sram型fpga上必要位单粒子翻转故障的在线仿真系统
CN110347595A (zh) * 2019-07-02 2019-10-18 中国科学院近代物理研究所 一种fpga内部资源甄别与定位方法及系统
CN111552500A (zh) * 2020-03-26 2020-08-18 北京遥测技术研究所 一种适用于星载fpga的刷新方法
CN113312305A (zh) * 2021-06-15 2021-08-27 西安微电子技术研究所 一种基于fpga的宇航电子系统在轨重构方法及系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
阎哲: "基于位流回读的Virtex...内嵌BRAM的测试方法研究", 《微电子学与计算机》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424642A (zh) * 2022-11-03 2022-12-02 成都市硅海武林科技有限公司 一种具有二级起泵的fpga电荷泵电路

Also Published As

Publication number Publication date
CN114661531B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
Bellato et al. Evaluating the effects of SEUs affecting the configuration memory of an SRAM-based FPGA
CN101551763B (zh) 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置
EP2631803B1 (en) Methods and apparatus for automatic fault detection
Tamir et al. Design and application of self-testing comparators implemented with MOS PLA's
CN114661531B (zh) 一种针对fpga的细粒度自修复电路和方法
Koal et al. On the feasibility of built-in self repair for logic circuits
Pundir et al. CHECKERMARC: a modified novel memory-testing approach for bit-oriented SRAM
Afzaal et al. Low-cost hardware redundancy for fault-mitigation in power-constrained IoT systems
Violante et al. Analyzing SEU effects is SRAM-based FPGAsb
D Kumar An efficient fault detection of FPGA and memory using built-in self test [BIST]
CN113722138A (zh) 一种降低软错误敏感性的高可靠fpga系统和方法
Pontarelli et al. Reliability evaluation of repairable/reconfigurable FPGAs
Wu et al. A Repair-for-Diagnosis Methodology for Logic Circuits
Jahanirad et al. BIST-based online test approach for SRAM-based FPGAs
Sorrenti et al. Exploiting dynamic partial reconfiguration for on-line on-demand testing of permanent faults in reconfigurable systems
Jamuna et al. Implementation of bistcontroller for fault detection in clb of fpga
Koal et al. A comprehensive scheme for logic self repair
Campregher et al. BIST based interconnect fault location for FPGAs
Stroud Yield modeling for majority voting based defect-tolerant VLSI circuits
Pánek et al. The Fault-tolerant Single-FPGA Systems with a Self-repair Reconfiguration Controller
Gericota et al. Robust configurable system design with built-in self-healing
Gössel et al. Code disjoint self-parity combinational circuits for self-testing, concurrent fault detection and parity scan design
Favalli et al. Problems due to open faults in the interconnections of self-checking data paths
Sontakke et al. Testing nanometer memories: a review of architectures, applications, and challenges.
Lee et al. Self-repairable EPLDs: design, self-repair, and evaluation methodology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant