CN101551763B - 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 - Google Patents
现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 Download PDFInfo
- Publication number
- CN101551763B CN101551763B CN2009100434230A CN200910043423A CN101551763B CN 101551763 B CN101551763 B CN 101551763B CN 2009100434230 A CN2009100434230 A CN 2009100434230A CN 200910043423 A CN200910043423 A CN 200910043423A CN 101551763 B CN101551763 B CN 101551763B
- Authority
- CN
- China
- Prior art keywords
- gate array
- field programmable
- programmable gate
- interface
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
一种现场可编程逻辑门阵列中单粒子翻转的修复方法及装置，设置一个与现场可编程逻辑门阵列相连的用于实现单粒子翻转检测和修复流程的高可靠监控单元；由高可靠监控单元执行现场可编程逻辑门阵列的配置存储器回读流程，读取现场可编程逻辑门阵列的配置帧，然后由高可靠监控单元执行通过标准NVRAM接口从非易失性存储器读取的原始配置帧；高可靠监控单元将回读配置帧与原始配置帧进行字节比对，当配置帧出现比对错误时，即判断现场可编程逻辑门阵列的配置存储器发生了单粒子翻转，高可靠监控单元即执行修复流程，修复错误现场可编程逻辑门阵列配置帧。本发明具有结构原理简单、操作简便、可靠性高、稳定性好等优点。
Description
技术领域
本发明主要涉及到空间仪器工程领域，特指一种用于现场可编程逻辑门阵列中单粒子翻转的修复方法及装置。
背景技术
宇宙空间中充满了来自浩瀚宇宙的各种粒子：质子、电子、α粒子、重离子、γ射线等，这些粒子引起的辐射效应，尤其是单粒子效应影响着空间电子仪器的可靠性。
近年来，随着超大规模集成电路(VLSI，Very Large Scale Integrated circuits)技术的发展和应用，现场可编程逻辑门阵列(FPGA，Field Programmable Gate Array)依靠其优越的接口性能逐渐取代传统逻辑电路，成为星载处理平台的重要组成部分，开始在航天工程中得到应用。
随着制造工艺的提高，VLSI的工作频率越来越高，工作电压越来越低，这使星载处理平台中FPGA对单粒子效应表现出了更强的敏感性，容易出现单粒子翻转等故障。FPGA依靠其复杂的逻辑关系完成各种各样的功能，各个晶体管之间除了物理上的连接关系之外，通过后期逻辑功能设计，如FPGA的硬件功能描述，还在相互之间产生了基于逻辑功能的空间逻辑连接和时序关系。从应用角度来看，单粒子效应对FPGA的影响已经从短暂的、小面积的、单个晶体管的区域通过时序电路的逻辑功能，传递或耦合到更大的区域。
当前，星载处理平台中应用的FPGA是基于CMOS(Complementary Metal OxideSemiconductor)工艺的器件，其逻辑功能取决于配置存储器或者程序存储区内的二进制代码，极易受到单粒子效应影响，发生单粒子翻转或者单粒子功能中断，其中，配置存储器的单粒子翻转在FPGA整个单粒子翻转事件中占据90％以上的比重，并且配置存储器的单粒子翻转会引起布线资源的错误。然而这些故障是可以通过复位或者重写操作进行修复的，因此这类单粒子效应引起的故障为可恢复型软故障。基于CMOS工艺的FPGA对单粒子效应的敏感性限制了其在空间仪器工程中的应用，FPGA的单粒子效应检测是进行其加固设计的前提和基础。
目前，在星载信号处理平台中，一方面是高性能、大规模、高等级的FPGA器件价格异常昂贵；另一方面，限于制造工艺和技术等方面的原因，普通工业级甚至是军品级等低价格FPGA器件由于大量采用片上SRAM(Static Random Access Memory)，受空间高能粒子影响发生单粒子效应的概率大大提高，严重影响FPGA器件在空间环境中的正常工作。
发明内容
本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构原理简单、操作简便、可靠性高、稳定性好的现场可编程逻辑门阵列中单粒子翻转的修复方法及装置。
为解决上述技术问题，本发明采用以下技术方案。
一种现场可编程逻辑门阵列中单粒子翻转的修复方法，其特征在于：首先设置一个与现场可编程逻辑门阵列相连的用于实现单粒子翻转检测和修复流程的高可靠监控单元；由高可靠监控单元执行现场可编程逻辑门阵列的配置存储器回读流程，读取现场可编程逻辑门阵列的配置帧，然后由高可靠监控单元执行通过标准NVRAM接口从非易失性存储器读取的原始配置帧；高可靠监控单元将现场可编程逻辑门阵列的回读配置帧与原始配置帧进行字节比对，当配置帧出现比对错误时，即判断现场可编程逻辑门阵列的配置存储器发生了单粒子翻转，高可靠监控单元即执行现场可编程逻辑门阵列配置存储器的修复流程，修复错误现场可编程逻辑门阵列配置帧。
作为本发明的进一步改进。
所述高可靠监控单元所执行现场可编程逻辑门阵列配置存储器的修复流程为：
①通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送同步命令字；
②通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送循环校验逻辑复位命令字；
③通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送器件ID命令字；
④通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送配置帧长度命令字；
⑤通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送准备写数据命令字；
⑥通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送配置帧地址命令字；
⑦通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送一个配置帧数据；
⑧通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送取消同步状态命令字。
所述高可靠监控单元所执行现场可编程逻辑门阵列的配置存储器回读流程为：
①通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送同步命令字；
②通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送器件ID命令字；
③通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送循环校验复位命令字；
④通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送起始帧地址命令字；
⑤通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送回读配置存储器命令字；
⑥通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送配置帧长度命令字；
⑦通过标准现场可编程逻辑门阵列的监控接口从现场可编程逻辑门阵列回读一个配置帧数据；
⑧通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送取消同步状态命令字。
一种现场可编程逻辑门阵列中单粒子翻转的修复装置，其特征在于：它包括通过总线互连的高可靠监控单元和非易失性存储器，所述高可靠监控单元与现场可编程逻辑门阵列相连并用于实现单粒子翻转检测和修复流程；所述高可靠监控单元包括现场可编程逻辑门阵列回读控制器、比对检测器、NVRAM回读控制器、现场可编程逻辑门阵列监控接口、NVRAM接口以及现场可编程逻辑门阵列修复控制器，所述现场可编程逻辑门阵列回读控制器用于按照回读流程向现场可编程逻辑门阵列发送命令字序列，实现现场可编程逻辑门阵列内部配置存储器数据的回读，NVRAM回读控制器用于通过标准NVRAM接口总线访问非易失性存储器并获取存储在非易失性存储器中的原始配置数据，所述比对检测器用于完成现场可编程逻辑门阵列中内部配置存储器数据与存储在非易失性存储器中原始配置数据的实时比对检测，所述现场可编程逻辑门阵列修复控制器按照修复流程向现场可编程逻辑门阵列发送命令字序列以及现场可编程逻辑门阵列配置数据，实现现场可编程逻辑门阵列内部配置存储器错误配置帧的动态修复。
与现有技术相比，本发明的优点就在于：
1、本发明现场可编程逻辑门阵列中单粒子翻转的修复方法及装置中设置高可靠监控单元，实现对低等级FPGA器件单粒子翻转检测，突破低等级低价格FPGA器件用于空间仪器工程以及星载处理平台的限制，大大降低了成本；
2、本发明现场可编程逻辑门阵列中单粒子翻转的修复方法及装置中，FPGA配置存储器回读流程采用特定时序并以独立配置帧为单位进行FPGA配置存储器回读，不干扰FPGA正常逻辑功能的运行，从而大大提高了其稳定性和可靠性；
3、本发明现场可编程逻辑门阵列中单粒子翻转的修复方法及装置中，FPGA配置存储器修复流程采用特定时序并以独立配置帧为单位对FPGA配置存储器错误配置帧进行修复，不干扰FPGA其他逻辑功能的正常运行；
4、本发明现场可编程逻辑门阵列中单粒子翻转的修复装置，可以采用一个集成电路的设计，在单片FPGA上实现，结构简单，成本低廉、模块化程度高。
附图说明
图1是现场可编程逻辑门阵列的内部组成结构示意图；
图2是本发明检测装置的框架结构示意图；
图3是本发明中高可靠监控单元的框架结构示意图；
图4是本发明中FPGA配置存储器回读流程的示意图；
图5是本发明中FPGA配置存储器修复流程图。
具体实施方式
以下将结合具体实施例和说明书附图对本发明做进一步详细说明。
如图1所示，以SRAM型FPGA为例，典型SRAM型FPGA内部是一个由可配置逻辑块(CLB，Configurable Logic Block)和开关矩阵(Switch Matrix)交错布局组成的阵列。其中，基于查找表(LUT，Look Up Table)的CLB能够实现任意的多输入/多输出组合或时序逻辑电路。可编程互连接点确定开关矩阵内部连接线的连接关系，通过输入/输出多路切换器(IO Mux)将多个CLB连接在一起，就可以形成一个用户所需要的电路。在SRAM型FPGA中，用来配置电路组件的可编程位组成了一个配置位流，并以配置帧为单位存放在一个SRAM存储器中。存放配置位流的SRAM存储器对SEU非常敏感，是FPGA中最主要的单粒子翻转敏感单元。
如图2所示，本发明的SRAM型FPGA单粒子翻转检测装置，它包括通过总线互连的高可靠监控单元和非易失性存储器；高可靠监控单元与非易失性存储器通过标准NVRAM接口连接，高可靠监控单元与FPGA通过标准FPGA监控接口(如SelectMAP或JTAG接口)连接。
如图3所示，本实施例中高可靠监控单元是一个由高等级抗辐照器件(如Actel FPGA)设计实现的集成电路，由FPGA回读控制器、比对检测器、NVRAM回读控制器、FPGA修复控制器、FPGA监控接口和NVRAM接口组成，各个模块以及接口之间通过内部数据总线互联；FPGA回读控制器是高可靠监控单元内部的一个逻辑处理器，按照回读流程向FPGA发送命令字序列，在不干扰FPGA正常逻辑功能情况下实现FPGA内部配置存储器数据的回读；比对检测器是高可靠监控单元内部的一个逻辑处理器，完成FPGA内部配置存储器数据与存储在非易失性存储器中的原始配置数据进行实时比对检测，判断单粒子翻转，并自动分析配置数据中的出错位；NVRAM回读控制器是高可靠监控单元内部的一个逻辑处理器，通过标准NVRAM接口总线访问非易失性存储器，回读FPGA原始配置数据以用于实时比对检测；FPGA修复控制器是高可靠监控单元中的一个逻辑处理器，按照修复流程向FPGA发送命令字序列以及FPGA配置数据，在不干扰FPGA其他逻辑功能情况下实现FPGA内部配置存储器错误配置帧的动态修复；FPGA监控接口是FPGA回读控制器与FPGA器件互联的一个标准逻辑接口电路，实现与FPGA器件之间信息传输；NVRAM接口是NVRAM回读控制器与非易失性存储器互联的一个标准逻辑接口电路，实现与非易失性存储器之间数据传输。NVRAM接口是高可靠监控单元中与非易失性存储器互联的一个标准逻辑接口电路，实现高可靠监控单元内部的NVRAM回读控制器与非易失性存储器之间数据传输；非易失性存储器是一个能够抗单粒子翻转的高可靠存储数据的集成电路模块，用于可靠存储处理平台配置信息、FPGA配置数据和DSP程序数据；FPGA器件是一个超大规模集成电路模块，用于实现星载处理平台数据处理所需的逻辑功能设计、构建空间逻辑连接和时序关系。
本发明的SRAM型FPGA单粒子翻转修复方法，其步骤为：
①设置一个高可靠监控单元，用于实现FPGA单粒子翻转检测和修复流程；
②高可靠监控单元执行FPGA配置存储器回读流程，读取FPGA配置帧；
③高可靠监控单元执行通过标准NVRAM接口从非易失性存储器读取FPGA原始配置帧；
④高可靠监控单元将FPGA回读配置帧和FPGA原始配置帧进行字节比对，配置帧比对错误时，即发生了单粒子翻转，执行步骤⑤，否则执行步骤②；
⑤高可靠监控单元执行FPGA配置存储器修复流程，修复错误FPGA配置帧。
如图4所示，在本实施例中，本发明方法步骤②中高可靠监控单元执行FPGA配置存储器回读流程，其步骤及命令字与功能在于：
①通过标准FPGA监控接口向FPGA发送同步命令字(AA-99-55-66)，启动FPGA配置存储器回读；
②通过标准FPGA监控接口向FPGA发送器件ID命令字(30-00-C0-01)，向FPGA的IDCODE寄存器写器件ID号；
③通过标准FPGA监控接口向FPGA发送循环校验复位命令字(00-00-00-07)，FPGA的复位循环校验CRC计算逻辑；
④通过标准FPGA监控接口向FPGA发送起始帧地址命令字(30-00-20-01)，设置回读配置帧的起始地址；
⑤通过标准FPGA监控接口向FPGA发送回读配置存储器命令字(00-00-00-04)，标志准备回读FPGA的配置存储器数据；
⑥通过标准FPGA监控接口向FPGA发送配置帧长度命令字(28-00-60-00)，设置回读配置帧的长度；
⑦通过标准FPGA监控接口从FPGA回读一个配置帧数据，从FPGA返回FPGA配置帧数据；
⑧通过标准FPGA监控接口向FPGA发送取消同步状态命令字(00-00-00-0D)，结束FPGA配置存储器回读。
如图5所示，在本实施例中，本发明采用的FPGA配置存储器修复流程具体实施例的步骤为：
①通过标准FPGA监控接口向FPGA发送同步命令字(AA-99-55-66)，启动FPGA配置存储器写入；
②通过标准FPGA监控接口向FPGA发送循环校验逻辑复位命令字(00-00-00-07)，复位FPGA的循环校验CRC计算逻辑；
③通过标准FPGA监控接口向FPGA发送器件ID命令字(30-01-C0-01)，向FPGA的IDCODE寄存器写器件ID号；
④通过标准FPGA监控接口向FPGA发送配置帧长度命令字(30-01-60-01)，设置写入配置帧的长度；
⑤通过标准FPGA监控接口向FPGA发送准备写数据命令字(00-00-00-01)，标志准备写入FPGA的配置存储器数据；
⑥通过标准FPGA监控接口向FPGA发送配置帧地址命令字(30-00-20-01)，设置写入配置帧的起始地址；
⑦通过标准FPGA监控接口向FPGA发送一个配置帧数据，向FPGA写入一个配置帧数据，共52个字；
⑧通过标准FPGA监控接口向FPGA发送取消同步状态命令字(00-00-00-0D)，结束FPGA配置存储器写入。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种现场可编程逻辑门阵列中单粒子翻转的修复方法，其特征在于：首先设置一个与现场可编程逻辑门阵列相连的用于实现单粒子翻转检测和修复流程的高可靠监控单元；由高可靠监控单元执行现场可编程逻辑门阵列的配置存储器回读流程，读取现场可编程逻辑门阵列的配置帧，然后由高可靠监控单元执行通过标准NVRAM接口从非易失性存储器读取的原始配置帧；高可靠监控单元将现场可编程逻辑门阵列的回读配置帧与原始配置帧进行字节比对，当配置帧出现比对错误时，即判断现场可编程逻辑门阵列的配置存储器发生了单粒子翻转，高可靠监控单元所执行现场可编程逻辑门阵列配置存储器的修复流程，修复错误现场可编程逻辑门阵列配置帧；所述高可靠监控单元所执行现场可编程逻辑门阵列配置存储器的修复流程为：
①通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送同步命令字；
②通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送循环校验逻辑复位命令字；
③通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送器件ID命令字；
④通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送配置帧长度命令字；
⑤通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送准备写数据命令字；
⑥通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送配置帧地址命令字；
⑦通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送一个配置帧数据；
⑧通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送取消同步状态命令字。
2.根据权利要求1所述的现场可编程逻辑门阵列中单粒子翻转的修复方法，其特征在于，所述高可靠监控单元所执行现场可编程逻辑门阵列的配置存储器回读流程为：
①通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送同步命令字；
②通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送器件ID命令字；
③通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送循环校验复位命令字；
④通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送起始帧地址命令字；
⑤通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送回读配置存储器命令字；
⑥通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送配置帧长度命令字；
⑦通过标准现场可编程逻辑门阵列的监控接口从现场可编程逻辑门阵列回读一个配置帧数据；
⑧通过标准现场可编程逻辑门阵列的监控接口向现场可编程逻辑门阵列发送取消同步状态命令字。
3.一种现场可编程逻辑门阵列中单粒子翻转的修复装置，其特征在于：它包括通过总线互连的高可靠监控单元和非易失性存储器，所述高可靠监控单元与现场可编程逻辑门阵列相连并用于实现单粒子翻转检测和修复流程；所述高可靠监控单元包括现场可编程逻辑门阵列回读控制器、比对检测器、NVRAM回读控制器、现场可编程逻辑门阵列监控接口、NVRAM接口以及现场可编程逻辑门阵列修复控制器，所述现场可编程逻辑门阵列回读控制器用于按照回读流程向现场可编程逻辑门阵列发送命令字序列，实现现场可编程逻辑门阵列内部配置存储器数据的回读，NVRAM回读控制器用于通过标准NVRAM接口总线访问非易失性存储器并获取存储在非易失性存储器中的原始配置数据，所述比对检测器用于完成现场可编程逻辑门阵列中内部配置存储器数据与存储在非易失性存储器中原始配置数据的实时比对检测，所述现场可编程逻辑门阵列修复控制器按照修复流程向现场可编程逻辑门阵列发送命令字序列以及现场可编程逻辑门阵列配置数据，实现现场可编程逻辑门阵列内部配置存储器错误配置帧的动态修复。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100434230A CN101551763B (zh) | 2009-05-15 | 2009-05-15 | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100434230A CN101551763B (zh) | 2009-05-15 | 2009-05-15 | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101551763A CN101551763A (zh) | 2009-10-07 |
| CN101551763B true CN101551763B (zh) | 2010-10-20 |
Family
ID=41156012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100434230A Expired - Fee Related CN101551763B (zh) | 2009-05-15 | 2009-05-15 | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101551763B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826038B (zh) * | 2010-04-28 | 2012-02-08 | 复旦大学 | 一种抗sram fpga器件seu的电路及方法 |
| CN103365680A (zh) * | 2012-04-10 | 2013-10-23 | 中国科学院电子学研究所 | 对可编程逻辑器件进行自动重新配置的方法和电路 |
| CN102636744B (zh) * | 2012-04-24 | 2014-06-11 | 中国科学院空间科学与应用研究中心 | 一种检测fpga单粒子效应与其时序特性关系的装置及方法 |
| CN103500083B (zh) * | 2013-09-24 | 2016-06-29 | 航天恒星科技有限公司 | 一种基于命令字的fpga资源时序平衡方法 |
| CN105446842B (zh) * | 2015-12-03 | 2019-01-04 | 南京南瑞继保电气有限公司 | 一种adi dsp代码在线监视方法 |
| CN106407056B (zh) * | 2016-09-21 | 2019-06-11 | 哈尔滨工业大学 | 面向空间信息处理的可编程计算单元的检测修复系统及方法 |
| CN106484581B (zh) * | 2016-10-25 | 2019-05-17 | 哈尔滨工业大学 | 空间辐射环境下可编程soc器件单粒子翻转检测系统及方法 |
| CN106776089A (zh) * | 2016-11-28 | 2017-05-31 | 北京遥测技术研究所 | 一种星载嵌入式软件代码自校验纠错方法 |
| CN108055489B (zh) * | 2017-12-28 | 2019-11-05 | 中国科学院长春光学精密机械与物理研究所 | 一种cmos图像传感器的单粒子功能中断防护的系统和方法 |
| CN109213632B (zh) * | 2018-08-23 | 2022-06-17 | 湖南斯北图科技有限公司 | 一种抗辐射加固设计的星载电子系统及加固方法 |
| CN113018698B (zh) * | 2021-02-26 | 2023-03-28 | 上海联影医疗科技股份有限公司 | 单粒子翻转修复方法、装置、放疗系统、电子设备及介质 |
| CN113625072B (zh) * | 2021-06-15 | 2024-05-03 | 安克创新科技股份有限公司 | 一种数据校准方法 |
| CN114661531B (zh) * | 2022-02-28 | 2023-08-29 | 成都市硅海武林科技有限公司 | 一种针对fpga的细粒度自修复电路和方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183564A (zh) * | 1996-11-22 | 1998-06-03 | 中国科学院近代物理研究所 | 单粒子效应引起cpu寄存器位翻转的测试方法及装置 |
| CN1896959A (zh) * | 2005-07-12 | 2007-01-17 | 中国科学院空间科学与应用研究中心 | 一种静态数据存储的纠错编码装置 |
| CN101196837A (zh) * | 2007-12-26 | 2008-06-11 | 北京时代民芯科技有限公司 | 一种检测80c31单粒子效应的装置 |
-
2009
- 2009-05-15 CN CN2009100434230A patent/CN101551763B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1183564A (zh) * | 1996-11-22 | 1998-06-03 | 中国科学院近代物理研究所 | 单粒子效应引起cpu寄存器位翻转的测试方法及装置 |
| CN1896959A (zh) * | 2005-07-12 | 2007-01-17 | 中国科学院空间科学与应用研究中心 | 一种静态数据存储的纠错编码装置 |
| CN101196837A (zh) * | 2007-12-26 | 2008-06-11 | 北京时代民芯科技有限公司 | 一种检测80c31单粒子效应的装置 |
Non-Patent Citations (2)
| Title |
|---|
| 邢克飞，杨俊，周永彬，季金明.星用SRAM型FPGA加固设计方法研究.电子器件30 1.2007,30(1),202-209. |
| 邢克飞,杨俊,周永彬,季金明.星用SRAM型FPGA加固设计方法研究.电子器件30 1.2007,30(1),202-209. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101551763A (zh) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101551763B (zh) | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 | |
| CN101561477A (zh) | 现场可编程逻辑门阵列中单粒子翻转的检测方法及装置 | |
| CN101551762B (zh) | 具有抗单粒子效应能力的星载处理平台 | |
| US7482831B2 (en) | Soft error tolerant flip flops | |
| US7506230B2 (en) | Transient noise detection scheme and apparatus | |
| US9360522B2 (en) | Methods and apparatus for automatic fault detection | |
| Lin et al. | Soft-error hardening designs of nanoscale CMOS latches | |
| Villalta et al. | SEU emulation in industrial SoCs combining microprocessor and FPGA | |
| JP5203223B2 (ja) | 高速冗長データ処理システム | |
| US9575862B1 (en) | Integrated circuits with error handling capabilities | |
| CN105675984A (zh) | 一种脉冲波形测试电路 | |
| CN101566669B (zh) | 一种半导体集成电路装置及其可靠性测试装置和测试方法 | |
| CN114661531B (zh) | 一种针对fpga的细粒度自修复电路和方法 | |
| Neto et al. | Evaluating fault coverage of bulk built-in current sensor for soft errors in combinational and sequential logic | |
| Pundir et al. | CHECKERMARC: a modified novel memory-testing approach for bit-oriented SRAM | |
| CN102750194A (zh) | 一种大规模集成电路层级错误记录与响应方法 | |
| CN108631772B (zh) | 一种三模冗余电路结构 | |
| Gericota et al. | A self-healing real-time system based on run-time self-reconfiguration | |
| CN113886158A (zh) | 一种自动化的fpga故障注入测试系统以及方法 | |
| Tsiatouhas et al. | Concurrent detection of soft errors based on current monitoring | |
| Dilillo et al. | Error resilient infrastructure for data transfer in a distributed neutron detector | |
| Gericota et al. | Robust configurable system design with built-in self-healing | |
| Prasanth et al. | Derating based hardware optimizations in soft error tolerant designs | |
| Wang et al. | SEU Mitigation for SRAM Based on Dual Redundancy Check Method | |
| RU60286U1 (ru) | Триггерное устройство |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101020 Termination date: 20190515 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |