CN103365680A - 对可编程逻辑器件进行自动重新配置的方法和电路 - Google Patents

对可编程逻辑器件进行自动重新配置的方法和电路 Download PDF

Info

Publication number
CN103365680A
CN103365680A CN2012101039550A CN201210103955A CN103365680A CN 103365680 A CN103365680 A CN 103365680A CN 2012101039550 A CN2012101039550 A CN 2012101039550A CN 201210103955 A CN201210103955 A CN 201210103955A CN 103365680 A CN103365680 A CN 103365680A
Authority
CN
China
Prior art keywords
programmable logic
pld
automatically
clock
storer
Prior art date
Application number
CN2012101039550A
Other languages
English (en)
Inventor
谢元禄
杨海钢
Original Assignee
中国科学院电子学研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中国科学院电子学研究所 filed Critical 中国科学院电子学研究所
Priority to CN2012101039550A priority Critical patent/CN103365680A/zh
Publication of CN103365680A publication Critical patent/CN103365680A/zh

Links

Abstract

本发明属于可编程逻辑器件及其应用系统设计的技术领域,提供了一种对可编程逻辑器件进行自动重新配置的方法和电路。所述可编程逻辑器件与一存储器相连,所述可编程逻辑器件以特定的时间间隔和时钟频率从所述存储器中读取配置码流,以进行重新配置。本发明通过将可编程逻辑器件与存储器相连,结构简单,实现了对可编程逻辑器件的自动重新配置,提高了可编程逻辑的抗干扰能力。

Description

对可编程逻辑器件进行自动重新配置的方法和电路
技术领域
[0001] 本发明属于可编程逻辑器件及其应用系统设计的技术领域,具体涉及ー种对可编程逻辑器件进行自动重新配置的方法和电路。
背景技术
[0002] 可编程逻辑器件在工作中,可能会受到来自外界的干扰、导致片内配置码流数据的错误翻转,进而导致可编程逻辑器件所行使的功能的丢失。特别地,当可编程逻辑器件エ作在太空环境时,空间中的带电粒子可能会导致可编程逻辑器件内部的存储单元发生误翻转,这种误翻转被称为单粒子效应(Single-Event Upset, SEU)。为了应对上述情况、提高可编程逻辑器件在恶劣环境下的抗干扰能力,已经有文献进行过相关的研究。
[0003]在 Xilinx 公司发布的编号为 xapp216 的应用笔记(XAPP216,vl.0,June 1,2000,Correcting Single-Event Upsets Through Virtex Partial Configuration;中,Car丄Carmichael等人提出了ー种通过进行刷新(scrubbing)来修正可编程逻辑器件中的单粒子翻转的方法。所述方法需要在可编程逻辑器件和存储器之外设置ー个单独的刷新控制单元,这提高了电路复杂度、増加了系统设计的工作量。
[0004] 在专利号为US 7,576,557B1的美国专利中,Chen Wei Tseng等人提出了ー种通过重配来修正可编程逻辑器件中的错误翻转的方法。所述方法需要设计ー个专门的电路模块来监视可编程逻辑器件中的配码、检测可能的错误,电路实现较为复杂。
[0005] 在申请号为200910043423.0的中国发明专利申请公布说明书中,邢克飞等人提出了ー种现场可编程门阵列中单粒子翻转的修复方法及装置。所述方法需要额外设计ー个高可靠监控単元,系统实现较为复杂、占用资源较多。
[0006] 现有技术的ー个共同点就是它们都需要在可编程逻辑器件外设计ー个检测或控制模块,用于对可编程逻辑器件内的配置码流中的误翻转进行检测,电路实现方案较为复杂。
发明内容
[0007]( 一 )要解决的技术问题
[0008] 本发明所要解决的技术问题是为了克服现有技术中电路结构复杂、系统开发周期长的缺点、简化可编程逻辑器件的抗干扰电路设计、降低可编程逻辑器件应用电路的复杂度。
[0009] ( ニ)技术方案
[0010] 为了解决上述技术问题,本发明提出一种对可编程逻辑器件进行自动重新配置的方法,所述可编程逻辑器件与一存储器相连,所述可编程逻辑器件以特定的时间间隔和时钟频率从所述存储器中读取配置码流,以对所述可编程逻辑器件进行重新配置。
[0011] 根据本发明的ー种优选实施方式,所述可编程逻辑器件包括一组寄存器,该寄存器组控制所述可编程逻辑器件从所述存储器中自动读取配置码流的时间间隔和时钟频率。[0012] 根据本发明的ー种优选实施方式,所述寄存器组还用于控制自动重新配置功能的启动与停止。
[0013] 根据本发明的ー种优选实施方式,所述时钟信号由所述可编程逻辑器件、所述存储器或者其他时钟源提供。
[0014] 根据本发明的ー种优选实施方式,所述其他时钟源为振荡器。
[0015] 根据本发明的ー种优选实施方式,所述可编程逻辑器件是现场可编程门阵列。
[0016] 根据本发明的ー种优选实施方式,所述存储器是非易失性存储器。
[0017] 本发明还提出一种对可编程逻辑器件进行自动重新配置的电路,包括可编程逻辑器件和存储器,所述可编程逻辑器件与一存储器相连,所述可编程逻辑器件以特定的时间间隔和时钟频率从所述存储器中读取配置码流,以对所述可编程逻辑器件进行重新配置。
[0018] 根据本发明的ー种优选实施方式,所述可编程逻辑器件包括一组寄存器,该寄存器组用于存储用于进行自动重新配置的数据。
[0019] 根据本发明的ー种优选实施方式,所述寄存储组用于控制所述可编程逻辑器件从所述存储器中自动读取配置码流的时间间隔和时钟频率。
[0020] 根据本发明的ー种优选实施方式,所述寄存器组还用于控制自动重新配置功能的启动与停止。
[0021] 根据本发明的ー种优选实施方式,所述可编程逻辑器件具有CLOCK信号端口和DATA端ロ,其分别连接于所述存储器的CLOCK信号端口和DATA端ロ。
[0022] 根据本发明的ー种优选实施方式,所述可编程逻辑器件用于通过其CLOCK端ロ发送CLOCK时钟信号,并通过其DATA信号端ロ从所述存储器中读取配置码流。
[0023] 根据本发明的ー种优选实施方式,所述存储器用于通过其CLOCK端ロ发送CLOCK时钟信号,并通过其DATA信号端ロ向所述可编程逻辑器件发送配置码流。
[0024] 根据本发明的ー种优选实施方式,还包括一个时钟源,该时钟源向所述可编程逻辑器件与所述存储器的CLOCK端ロ发送CLOCK时钟信号,所述可编程逻辑器件通过其DATA信号端ロ从所述存储器中读取配置码流。
[0025] 根据本发明的ー种优选实施方式,所述时钟源为振荡器。
[0026](三)有益效果
[0027] 本发明通过将可编程逻辑器件与存储器相连,结构简単,实现了对可编程逻辑器件的自动重新配置,提高了可编程逻辑的抗干扰能力。
附图说明
[0028] 图1是本发明的对可编程逻辑器件进行自动重新配置的电路的ー个具体实施例的结构不意图;
[0029] 图2是本发明的对可编程逻辑器件进行自动重新配置的电路的另ー个具体实施例的结构不意图;
[0030] 图3是本发明的对可编程逻辑器件进行自动重新配置的电路的另ー个具体实施例的结构不意图;
[0031] 图4为本发明对可编程逻辑器件进行自动重新配置的方法流程图。具体实施方式
[0032] 为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并參照附图,对本发明作进ー步的详细说明。
[0033] 图1显示了本发明的对可编程逻辑器件进行自动重新配置的电路的ー个具体实施例,如图1所示,该电路包括可编程逻辑器件I和存储器2,所述可编程逻辑器件I和存储器2均包括CLOCK时钟端口和DATA信号端ロ,并且,二者的CLOCK时钟端ロ相互连接,二者的DATA信号端ロ相互连接。在图1所示的电路实现方案中,系统上电后,由可编程逻辑器件I发送出CLOCK时钟信号,并通过DATA信号端ロ从存储器2中读取配置码流数据,完成上电后的初始配置,并进入工作状态。图中的其他控制信号包括存储器2发送给可编程逻辑器件I的复位信号以及可编程逻辑器件I发送给存储器2的配置完成信号,这些信号与CLOCK和DATA信号配合,共同完成可编程逻辑器件I的初始配置。在可编程逻辑器件I内部有一组寄存器,它们的数据输出端连接至自动重新配置的控制电路的控制输入端,这些寄存器中存储的数据可以用来控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。在从片外写入给可编程逻辑器件I的配置码流中,有若干个特定的控制位,它们用于控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。随着初始配置的完成,上述配置码流中的特定的控制位被写给上述的一组寄存器。进入工作状态之后,如果上述控制位要求停用自动重新配置,则可编程逻辑器件I不会进行自动重新配置;如果上述控制位要求启用自动重新配置,则可编程逻辑器件I在所述寄存器的控制下,每隔一段时间即进行ー轮自动重新配置,每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率均由所述寄存器決定。对于可编程逻辑器件I而言,其内部的配置存储器阵列决定了器件的全部功能,在进行自动重新配置时,可编程逻辑器件I中的配置存储器阵列不会被清零或者改写,因此可编程逻辑器件I中正在运行的用户电路的功能不会丢失。
[0034] 图2显示了本发明的对可编程逻辑器件进行自动重新配置的电路的另ー个具体实施例。如图2所示,其与图1所示的电路在结构上相同,但是,在图2所示的电路实现方案中,系统上电后,由存储器2发送出CLOCK时钟信号,并将配置数据通过DATA端ロ传送给可编程逻辑器件1,完成上电后的初始配置,并进入工作状态。在可编程逻辑器件I内部有一组寄存器,它们的数据输出端连接至自动重新配置的控制电路的控制输入端,这些寄存器中存储的数据可以用来控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。在从片外写入给可编程逻辑器件I的配置码流中,有若干个特定的控制位,它们用于控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。随着初始配置的完成,上述配置码流中的特定的控制位被写给上述的一组寄存器。进入工作状态之后,如果上述控制位要求停用自动重新配置,则可编程逻辑器件I不会进行自动重新配置;如果上述控制位要求启用自动重新配置,则可编程逻辑器件I在所述寄存器的控制下,每隔一段时间即进行ー轮自动重新配置,每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率均由所述寄存器決定。对于可编程逻辑器件I而言,其内部的配置存储器阵列决定了器件的全部功能,在进行自动重新配置时,可编程逻辑器件I中的配置存储器阵列不会被清零或者改写,因此可编程逻辑器件I中正在运行的用户电路的功能不会丢失。
[0035] 图3显示了本发明的对可编程逻辑器件进行自动重新配置的电路的另ー个具体实施例。如图3所示,其与图1所示的电路在结构上相同,但是,在图3所示的电路实现方案中,系统上电后,由独立于存储器2和可编程逻辑器件I之外的振荡器3发送出CLOCK时钟信号,存储器2将配置数据通过DATA端ロ传送给可编程逻辑器件I,完成上电后的初始配置,并进入工作状态。在可编程逻辑器件I内部有一组寄存器,它们的数据输出端连接至自动重新配置的控制电路的控制输入端,这些寄存器中存储的数据可以用来控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。在从片外写入给可编程逻辑器件I的配置码流中,有若干个特定的控制位,它们用于控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。随着初始配置的完成,上述配置码流中的特定的控制位被写给上述的一组寄存器。进入工作状态之后,如果上述控制位要求停用自动重新配置,则可编程逻辑器件I不会进行自动重新配置;如果上述控制位要求启用自动重新配置,则可编程逻辑器件I在所述寄存器的控制下,每隔一段时间即进行ー轮自动重新配置,每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率均由所述寄存器決定。对于可编程逻辑器件I而言,其内部的配置存储器阵列决定了器件的全部功能,在进行自动重新配置时,可编程逻辑器件I中的配置存储器阵列不会被清零或者改写,因此可编程逻辑器件I中正在运行的用户电路的功能不会丢失。
[0036] 图4示出了对可编程逻辑器件进行自动重新配置的方法的流程图。如图所示,首先对包含可编程逻辑器件和存储器在内的电路系统进行上电,然后进行初始配置,将存储器2中的配置数据读入可编程逻辑器件I。在可编程逻辑器件I内部有一组寄存器,它们的数据输出端连接至自动重新配置的控制电路的控制输入端,这些寄存器中存储的数据可以用来控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。在从片外写入给可编程逻辑器件I的配置码流中,有若干个特定的控制位,它们用于控制自动重新配置功能的启动和停止、每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率。随着初始配置的完成,上述配置码流中的特定的控制位被写给上述的一组寄存器。进入工作状态之后,如果上述控制位要求停用自动重新配置,则可编程逻辑器件I不会进行自动重新配置;如果上述控制位要求启用自动重新配置,则可编程逻辑器件I在所述寄存器的控制下,每隔一段时间即进行ー轮自动重新配置,每两轮自动重新配置之间的时间间隔以及自动重新配置时的CLOCK时钟频率均由所述寄存器決定。对于可编程逻辑器件I而言,其内部的配置存储器阵列决定了器件的全部功能,在进行自动重新配置时,可编程逻辑器件I中的配置存储器阵列不会被清零或者改写,因此可编程逻辑器件I中正在运行的用户电路的功能不会丢失。
[0037] 以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进ー步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (16)

1.一种对可编程逻辑器件(I)进行自动重新配置的方法,所述可编程逻辑器件(I)与一存储器(2)相连,其特征在干, 所述可编程逻辑器件(I)以特定的时间间隔和时钟频率从所述存储器(2)中读取配置码流,以对所述可编程逻辑器件(I)进行重新配置。
2.如权利要求1所述的对可编程逻辑器件进行自动重新配置的方法,其特征在于,所述可编程逻辑器件(I)包括一组寄存器,该寄存器组控制所述可编程逻辑器件(I)从所述存储器(2)中自动读取配置码流的时间间隔和时钟频率。
3.如权利要求2所述的对可编程逻辑器件进行自动重新配置的方法,其特征在于,所述寄存器组还用于控制自动重新配置功能的启动与停止。
4.如权利要求3所述的对可编程逻辑器件进行自动重新配置的方法,其特征在于,所述时钟信号由所述可编程逻辑器件(I)、所述存储器(2)或者其他时钟源提供。
5.如权利要求4所述的对可编程逻辑器件进行自动重新配置的方法,其特征在于,所述其他时钟源为振荡器(3)。
6.如权利要求1-5中任一项所述的对可编程逻辑器件进行自动重新配置的方法,其特征在于,所述可编程逻辑器件(I)是现场可编程门阵列。
7.如权利要求1-5中任一项所述的对可编程逻辑器件进行自动重新配置的方法,其特征在于,所述存储器(2)是非易失性存储器。
8.一种对可编程逻辑器件进行自动重新配置的电路,包括可编程逻辑器件(I)和存储器(2),所述可编程逻辑`器件(I)与一存储器(2)相连,所述可编程逻辑器件(I)以特定的时间间隔和时钟频率从所述存储器(2)中读取配置码流,以对所述可编程逻辑器件(I)进行重新配置。
9.如权利要求8所述的对可编程逻辑器件进行自动重新配置的电路,其特征在于,所述可编程逻辑器件(I)包括一组寄存器,该寄存器组用于存储用于进行自动重新配置的数据。
10.如权利要求9所述的对可编程逻辑器件进行自动重新配置的电路,其特征在于,所述寄存储组用于控制所述可编程逻辑器件(I)从所述存储器(2)中自动读取配置码流的时间间隔和时钟频率。
11.如权利要求10所述的对可编程逻辑器件进行自动重新配置的电路,其特征在干,所述寄存器组还用于控制自动重新配置功能的启动与停止。
12.如权利要求11所述的对可编程逻辑器件进行自动重新配置的电路,其特征在干,所述可编程逻辑器件(I)具有CLOCK信号端口和DATA端ロ,其分别连接于所述存储器(2)的CLOCK信号端ロ和DATA端ロ。
13.如权利要求12所述的对可编程逻辑器件进行自动重新配置的电路,其特征在干,所述可编程逻辑器件(I)用于通过其CLOCK端ロ发送CLOCK时钟信号,并通过其DATA信号端ロ从所述存储器(2)中读取配置码流。
14.如权利要求12所述的对可编程逻辑器件进行自动重新配置的电路,其特征在干,所述存储器(2)用于通过其CLOCK端ロ发送CLOCK时钟信号,并通过其DATA信号端ロ向所述可编程逻辑器件(I)发送配置码流。
15.如权利要求12所述的对可编程逻辑器件进行自动重新配置的电路,其特征在干,还包括一个时钟源,该时钟源向所述可编程逻辑器件(I)与所述存储器(2)的CLOCK端ロ发送CLOCK时钟信号。所述可编程逻辑器件(I)通过其DATA信号端ロ从所述存储器(2)中读取配置码流。
16.如权利要求15所述的对可编程逻辑器件进行自动重新配置的电路,其特征在干,所述时钟源为振荡器。
CN2012101039550A 2012-04-10 2012-04-10 对可编程逻辑器件进行自动重新配置的方法和电路 CN103365680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101039550A CN103365680A (zh) 2012-04-10 2012-04-10 对可编程逻辑器件进行自动重新配置的方法和电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101039550A CN103365680A (zh) 2012-04-10 2012-04-10 对可编程逻辑器件进行自动重新配置的方法和电路

Publications (1)

Publication Number Publication Date
CN103365680A true CN103365680A (zh) 2013-10-23

Family

ID=49367113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101039550A CN103365680A (zh) 2012-04-10 2012-04-10 对可编程逻辑器件进行自动重新配置的方法和电路

Country Status (1)

Country Link
CN (1) CN103365680A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101354657A (zh) * 2008-09-09 2009-01-28 京信通信系统(中国)有限公司 现场可编程门阵列的加载方法及加载电路
US7576557B1 (en) * 2008-03-26 2009-08-18 Xilinx, Inc. Method and apparatus for mitigating one or more event upsets
CN101551763A (zh) * 2009-05-15 2009-10-07 中国人民解放军国防科学技术大学 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置
CN101989207A (zh) * 2009-08-05 2011-03-23 镇江华扬信息科技有限公司 一种高效定时自动执行文件的系统
CN102087606A (zh) * 2011-02-16 2011-06-08 电子科技大学 一种fpga配置文件更新装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576557B1 (en) * 2008-03-26 2009-08-18 Xilinx, Inc. Method and apparatus for mitigating one or more event upsets
CN101354657A (zh) * 2008-09-09 2009-01-28 京信通信系统(中国)有限公司 现场可编程门阵列的加载方法及加载电路
CN101551763A (zh) * 2009-05-15 2009-10-07 中国人民解放军国防科学技术大学 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置
CN101989207A (zh) * 2009-08-05 2011-03-23 镇江华扬信息科技有限公司 一种高效定时自动执行文件的系统
CN102087606A (zh) * 2011-02-16 2011-06-08 电子科技大学 一种fpga配置文件更新装置

Similar Documents

Publication Publication Date Title
KR101954543B1 (ko) 감지 회로를 사용하는 논리 연산의 수행
US10634722B1 (en) Combined analog architecture and functionality in a mixed-signal array
US9542267B2 (en) Enhanced recovery mechanisms
US9342259B2 (en) Nonvolatile logic array and power domain segmentation in processing device
Huebner et al. Real-time LUT-based network topologies for dynamic and partial FPGA self-reconfiguration
US20170039162A1 (en) Dynamic data-link selection over common physical interface
US6338106B1 (en) I/O and memory bus system for DFPS and units with two or multi-dimensional programmable cell architectures
US7028107B2 (en) Process for automatic dynamic reloading of data flow processors (DFPS) and units with two- or three- dimensional programmable cell architectures (FPGAS, DPGAS, and the like)
US8060767B1 (en) Ultra low power sleep mode
CN103765345B (zh) 用于降低平台中空闲链路功率的方法和装置
US6204695B1 (en) Clock-gating circuit for reducing power consumption
KR101665985B1 (ko) 가상의 gpio
US7822958B1 (en) Booting mechanism for FPGA-based embedded system
KR102071853B1 (ko) 진단 데이터 경로 상에서의 홀드 시간을 증가시키기 위한 소자들을 갖는 순차 래칭장치
US20160139656A1 (en) Method and circuit for reducing current surge
Kathuria et al. A review of clock gating techniques
CN101558380B (zh) 在脱离低功率模式期间和当时维持输入和/或输出配置以及数据状态
US6748456B1 (en) PLD configuration port architecture and logic
US20120050206A1 (en) Multi-touch resolve mutual capacitance sensor
US20030056085A1 (en) Unit for processing numeric and logic operations for use in central processing units (CPUS), multiprocessor systems, data-flow processors (DSPS), systolic processors and field programmable gate arrays (FPGAS)
US9417685B2 (en) Power management
JP2006510332A (ja) 集積回路のプログラマブル論理の再構成
JP2016532919A5 (zh)
EP2664066B1 (en) Power management within an integrated circuit
US20110185215A1 (en) Single-Wire Serial Interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023