CN101826038B - 一种抗sram fpga器件seu的电路及方法 - Google Patents
一种抗sram fpga器件seu的电路及方法 Download PDFInfo
- Publication number
- CN101826038B CN101826038B CN2010101624095A CN201010162409A CN101826038B CN 101826038 B CN101826038 B CN 101826038B CN 2010101624095 A CN2010101624095 A CN 2010101624095A CN 201010162409 A CN201010162409 A CN 201010162409A CN 101826038 B CN101826038 B CN 101826038B
- Authority
- CN
- China
- Prior art keywords
- seu
- circuit
- register
- address
- retaking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 239000002245 particle Substances 0.000 claims description 11
- 238000012795 verification Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 13
- 230000006870 function Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 3
- 230000005855 radiation Effects 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明属于现场可编程门阵列技术领域，具体为一种应用于SRAM FPGA器件的具有抗单粒子翻转(SEU)效应功能的电路及方法。该抗SEU电路由回读电路，细粒度刷新电路，二维CRC校验电路组成。总线状态机控制回读电路将编程点中存储的信息读入回读电路中的回读寄存器，然后二维CRC校验电路电路进行校验，将发生SEU效应的编程点的地址写入SEU寄存器；内部处理器根据SEU寄存器输出经细粒度刷新电路生成细粒度刷新位流，该刷新位流通过自配置接口写入FPGA芯片内部编程点。FPGA内的发生单粒子翻转错误的编程点被重新刷新，实现抗SEU功能。本发明同时也降低了发生单粒子翻转后FPGA重构的时间和功耗。
Description
技术领域
本发明属于现场可编程门阵列技术领域，具体涉及一种使动态可重构硬件具有抗SEU功能的电路结构及方法。尤其涉及一种SRAM FPGA器件内的二维CRC校验电路及细粒度回读和刷新电路结构和抗SEU新方法。
背景技术
现场可编程门阵列(field programmable gate array，FPGA)的可编程特性使得FPGA相对于ASIC在上市时间，电路调试和重复设计方面有很大的优势。但是FPGA基于SRAM的结构使得其容易发生单粒子反转(SEU-single-event upset)效应造成电路逻辑错误[1]。基于SRAM结构的FPGA，配置位流(configuration bitstream)决定了设计电路的内部走线及功能[2]，位流信息中的每一位对应FPGA内部结构中的编程点(programmable point)(即一个SRAM单元)。一旦单粒子翻转引起了配置位的错误，只有重新下载位流信息才能修正错误[3]。
近些年，为了增强FPGA的抗辐射能力，国内外提出了很多方法。TMR(Triple ModuleRedundancy)技术能够有效提高集成电路的抗辐射能力，TMR技术运用三个类似的逻辑模块完成相同的功能，由表决器决定输出值。对于FPGA中存储布线资源的位流，单个SEU就可以造成多种错误，并且SEU对未编程点的影响也会波及电路的实现[4][5][6]。因而对于FPGA中较多的布线资源而言，TMR技术仅能部分减轻SEU带来的影响[7]。而另一方面，着眼于发现位流信息中注入的错误并修正的技术也在蓬勃发展，并在实际中有广泛的应用。FPGA芯片设计公司Xilinx生产的Virtex系列FPGA利用具有抗辐照特性的Xilinx配置专用PROM(Xilinx QPRO Series Configuration PROMs(XQ))存储完整位流文件，以固定的时间间隔将PROM中存储的位流文件下载至FPGA，可以有效地解决宇宙空间高能粒子辐照引起的SEU效应[8]。这种方法最大的问题是可能由于SEU发生在两次刷新的间隔之内而造成用户电路功能的损坏，从而产生不可预料的结果。针对上述缺陷，Xilinx公司又提出一种“回读和部分重配置(Readback and the Partial Reconfiguration)技术”，在回读操作中，读出的FPGA配置信息与预期信息(存储在FPGA外的特定存储器)比较异同，记录错误的数据帧地址，在重配置阶段对出错的某几帧数据进行重新下载[8]。这种方式每次仅能检查一帧数据，不能同时对每帧数据进行检查，检查时间较长。并且发生SEU效应的编程点占一帧编程点数量的比例很小，每次下载一帧的位流造成时间和功耗的浪费。因此有必要提出一种具有对SEU效应进行细粒度检测和动态局部重配置功能的抗SEU电路结构和方法。
参考文献：
[1]P.Graham，M.Caffrey，J.Zimmerman，D.E.Johnson，P.Sundararajan，and C.Patterson，“Consequences and Categories of SRAM FPGA Configuration SEUs”，Millitary and AerospaceApplications of Programmable Logic Devices(MAPLD)，2003
[2]S.Srinivasan，A.Gayasen，N.Vijaykrishnam，M.Kandemir，Y.Xie and M.J.Irwin，“Improving soft-error tolerance of FPGA configuration bits”，ICCAD，2004
[3]S.Golshan，E.Bozorgzadeh，“Single-Event-Upset(SEU)Awareness in FPGA Routing”，DAC，2007
[4]M.Bellato，P.Bernardi，D.Bortolato，A.Candelori，M.Cerchia，A.Paccagnella，M.Rebaudengo，M.Sonza Reorda，M.Violante and P.Zambolin，“Evaluating the Effects of SeusAffecting the Configuration Memory of an SRAM-Based FPGA”，Proc.IEEE Design Automation andTest in Europe，pp.188-193，2004
[5]M.Ceschia，M.Violante，M.Sonza Reorda，A.Paccagnella，P.Bernardi，M.Rebaudengo，D.Bortolato，M.Bellato，P.Zambolin，and A.Candelori，“Identification and Classification ofSingle-Event Upsets in the Configuration Memory of SRAM-Based FPGAs，”IEEE Trans.NuclearScience，vol.50，no.6，pp.2088-2094，Dec.2003.
[6]P.Bernardi，M.Sonza Resorda，L.Sterpone，and M.Violante，“On the Evaluation of SeusSensitiveness in SRAM-Based FPGAs”，Proc.IEEE 10th On-Line Testing Symp.，pp.115-120，2004
[7]L.Sterpone and M.Violante，“A new reliability-oriented place and route algorithm forSRAM-based FPGAs”，IEEE Transactions on Computers，Vol.55，No.6，June，2006，pp.732-744
[8]Xilinx Application Notes XAPP216，”Correcting Single-Event Upset Through VirtexPartial Reconfiguration”，2000
[9]王亚斌，王元，来金梅.一种改进的用于FPGA快速部分配置的电路结构[J].复旦学报：自然科学版，2008，47(06)：673-678.
发明内容
本发明的目的在于针对基于SRAM结构的FPGA，提出一种抗SEU电路，用于防止单粒子翻转效应造成FPGA电路逻辑错误。
SRAM编程点在FPGA中的物理及逻辑结构如图1所示[9]，编程点存储的信息决定了设计电路的内部走线及功能[2]。SRAM编程点的详细结构如图2所示。一个FPGA内部编程点由一个六管SRAM构成，通过控制地址和数据线的输入电压可以实现局部重配置。这些输入电压按照选中的CLB被编程，同一根地址线上的未被选中的CLB不被编程的规则来控制。为此FPGA增加了一列局部配置寄存器和局部控制逻辑来指定那些数据线接受编程电压，那些数据线接受禁止编程电压。
根据抗SEU系统的要求，本发明提出的抗SEU电路，其整体框图如图(3)所示，有三个主要电路构成，分别是回读电路，细粒度刷新电路，二维CRC校验电路。总线状态机控制回读电路将编程点中存储的信息读入回读电路中的回读寄存器，然后二维CRC校验电路电路进行校验，将发生SEU效应的编程点的地址写入SEU寄存器；内部处理器根据SEU寄存器输出经细粒度刷新电路生成细粒度刷新位流，该刷新位流通过自配置接口写入FPGA芯片内部编程点。FPGA内的发生单粒子翻转错误的编程点被重新刷新，实现抗SEU功能。
本发明中，回读电路与细粒度刷新电路共用一组译码器，包括帧地址译码器和帧内地帧地址译码器。配置数据写入之前，先将数据地址写入帧地址寄存器，帧地址寄存器中的低11位帧内地址被输入到帧内地址译码器来控制32位编程点的横坐标，帧地址寄存器中的Column地址和帧地址被输入到Column地址译码器和帧地址译码器来控制32位编程点的纵坐标。按Column地址，帧地址和帧内地址的方式寻址，32数据被可以单独写入或回读。
本发明中，回读电路结构如图4所示。它由回读寄存器，回读放大器，帧内地址译码器，COLUMN译码器和帧地址译码器经电路连接组成。其中，回读寄存器是32比特可寻址的寄存器，由32个并联的D触发器构成，使能端由帧内地址译码器的输出控制，回读时通过将帧地址寄存器(FAR)中储存的地址输出到帧内地址译码器，选择需要回读的32比特寄存器数据，即将对应的三态Buffer的使能端置成高电平，32位数据输出到位流寄存器当中，用于二维CRC校验电路校验时计算当前CRC的值。
本发明中，二维CRC校验电路结构如图5所示。它由CRC寄存器，CRC计算电路和比较器经电路连接组成。CRC寄存器用于存储帧数据的16比特CRC校验值。在启动CRC校验之后，将读回的配置数据经CRC计算电路计算得出实际CRC值，比较器将计算出的CRC值与预先保存好的CRC校验值进行比较，将发生SEU效应的数据帧的地址和数据行地址分别写入SEU帧地址寄存器和SEU行地址寄存器，最后SEU寄存器根据SEU帧地址寄存器和SEU行地址寄存器的数值精确定位发生SEU效应的编程点位置。
本发明中，细粒度刷新电路如图(6)所示，它由可寻址配置寄存器，可寻址控制寄存器和局部控制逻辑，以及帧内地址译码器，COLUMN译码器和帧地帧地址译码器经电路连接组成。内部处理器根据SEU寄存器的输出生成细粒度刷新位流，位流通过自配置接口写入FPGA芯片内部总线控制寄存器，其中数据写入数据输入寄存器，地址写入数据地址寄存器，通过可寻址配置寄存器，可寻址控制寄存器和局部控制逻辑的相互配合，FPGA内的发生单粒子翻转错误的编程点被重新刷新，实现抗SEU功能。具体操作如下：FPGA芯片上电复位时，可寻址控制寄存器内数据为0，在重配置之前将所有可寻址控制寄存器内数据置为1。然后将重配置数据的地址写入帧地址寄存器，这时总线状态机将CfgReg_Ctrl置为1，MaskReg_Ctrl置为0，帧地址译码器将根据帧地址寄存器的低11位地址输出，向可寻址配置寄存器写入32位配置数据。数据写入可寻址配置寄存器后，数据配置控制状态机将CfgReg_Ctrl置为0，MaskReg_Ctrl置为1，帧地址译码器输出不变，将32bit 0写入可寻址控制寄存器，可寻址控制寄存器可以控制数据配置或不配置，它内部数据为0时，可寻址配置寄存器的数据可以写入内部编程点，当它内部数据为1时，无论可寻址配置寄存器中数据为何值，内部编程点的两个数据输入端都是高电平，保持原来的数据不变。最后总线状态机将CfgReg_Ctrl置为0，MaskReg_Ctrl置为0，帧地址使能信号Wordlin_en置为1，帧地址译码器根据帧地址寄存器的11-26位地址输出，将可寻址配置寄存器中数据下入FPGA内部编程点。
本发明中，由于二维CRC检验电路精确定位发生单粒子翻转错误的编程点的位置，合理的利用了FPGA的细粒度可重配置特性，本发明提出的抗SEU电路结构和具体方法不仅易于实现，达到了延长了FPGA平均无故障时间的效果，此外还降低了FPGA发生单粒子翻转错误后重构的时间和功耗。
附图说明
图1FPGA结构示意图。
图2编程点结构示意图。
图3抗SEU电路结构图。
图4回读电路结构图。
图5二维CRC校验电路结构。
图6细粒度刷新电路结构。
图7抗SEU系统构建流程图。
具体实施方式
本发明提出的抗SEU电路在防止单粒子翻转效应对基于SRAM结构的硬件产生损害的应用中体现价值，要配合整体流程发挥作用。
利用本发明提出的抗SEU电路实施抗SEU错误功能的具体步骤如图7所示，具体描述如下：
(1)细粒度回读。编程点信息经过回读放大器输出到回读寄存器里，由存储在FAR寄存器中的指令控制帧地址译码器和帧内地址译码器的输出，将需要回读的编程点三态Buffer的使能端置成高电平，不需要回读的编程点对应的三态Buffer的使能端置成低电平。
(2)二维CRC校验。横向上采用每帧数据一个CRC校验电路，纵向上每行(纵向宽度为32比特，横向长度为芯片从左到右的一行编程点)数据一个CRC校验电路。记录横向上出错编程点的帧地址和纵向上出错编程点的行地址。由帧地址和行地址可以精确定位出错编程点的位置。
(3)生成细粒度刷新位流。内部处理器根据SEU寄存器的输出生成细粒度刷新位流，配置位流包括指令和需要刷新的编程点的地址和数据，位流通过自配置接口写入FPGA芯片内部总线控制寄存器。
(4)刷新错误编程点信息。FPGA进入关闭状态，重新配置发生单粒子翻转效应的编程点。
(5)最后通过启动指令使芯片正常启动进入工作状态。
Claims (2)
1.一种抗SRAM FPGA器件SEU的电路，其特征在于该电路由回读电路，细粒度刷新电路和二维CRC校验电路经电路连接组成，总线状态机控制回读电路将编程点中存储的信息读入回读电路中的回读寄存器，然后二维CRC校验电路进行校验，将发生SEU的编程点的地址写入SEU寄存器；内部处理器根据SEU寄存器输出经细粒度刷新电路生成细粒度刷新位流，该刷新位流通过自配置接口写入FPGA芯片内部编程点；FPGA内的发生单粒子翻转错误的编程点被重新刷新，实现抗SEU功能；其中：
所述的回读电路由回读寄存器，回读放大器，帧内地址译码器，COLUMN译码器和帧地址译码器经电路连接组成；其中，回读寄存器是32比特可寻址的寄存器，由32个并联的D触发器构成，使能端由帧内地址译码器的输出控制，回读时通过将帧地址寄存器中储存的地址输出到帧内地址译码器，选择需要回读的32比特寄存器数据，即将对应的三态Buffer的使能端置成高电平，32位数据输出到位流寄存器当中，用于二维CRC校验电路校验时计算当前CRC的值；
所述的二维CRC校验电路由CRC寄存器，CRC计算电路和比较器经电路连接组成；CRC寄存器用于存储帧数据的16比特CRC校验值；在启动CRC校验之后，将读回的配置数据经CRC计算电路计算得出实际CRC值，比较器将计算出的CRC值与预先保存好的CRC校验值进行比较，将发生SEU的数据帧的地址和数据行地址分别写入SEU帧地址寄存器和SEU行地址寄存器，最后SEU寄存器根据SEU帧地址寄存器和SEU行地址寄存器的数值精确定位发生SEU的编程点位置；
所述的细粒度刷新电路由可寻址配置寄存器，可寻址控制寄存器和局部控制逻辑，以及帧内地址译码器，COLUMN译码器和帧地址译码器经电路连接组成；内部处理器根据SEU寄存器的输出生成细粒度刷新位流，位流通过自配置接口写入FPGA芯片内部总线控制寄存器，其中数据写入数据输入寄存器，地址写入数据地址寄存器，通过可寻址配置寄存器，可寻址控制寄存器和局部控制逻辑的相互配合，FPGA内的发生SEU的编程点被重新刷新，实现抗SEU功能。
2.一种利用如权利要求1所述的电路实施抗SEU功能的方法，其特征在于具体步骤如下：
(1)细粒度回读编程点信息经过回读放大器输出到回读寄存器里，由存储在FAR寄存器中的指令控制帧地址译码器和帧内地址译码器的输出，将需要回读的编程点三态Buffer的使能端置成高电平，不需要回读的编程点对应的三态Buffer的使能端置成低电平；
(2)二维CRC校验横向上采用每帧数据一个CRC校验电路，纵向上每行数据一个CRC校验电路；记录横向上出错编程点的帧地址和纵向上出错编程点的行地址；由帧地址和行地址精确定位出错编程点的位置；
(3)生成细粒度刷新位流内部处理器根据SEU寄存器的输出生成细粒度刷新位流，配置位流包括指令和需要刷新的编程点的地址和数据，位流通过自配置接口写入FPGA芯片内部总线控制寄存器；
(4)刷新错误编程点信息FPGA进入关闭状态，重新配置发生SEU的编程点；
(5)最后通过启动指令使芯片正常启动进入工作状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101624095A CN101826038B (zh) | 2010-04-28 | 2010-04-28 | 一种抗sram fpga器件seu的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101624095A CN101826038B (zh) | 2010-04-28 | 2010-04-28 | 一种抗sram fpga器件seu的电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101826038A CN101826038A (zh) | 2010-09-08 |
| CN101826038B true CN101826038B (zh) | 2012-02-08 |
Family
ID=42689964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101624095A Expired - Fee Related CN101826038B (zh) | 2010-04-28 | 2010-04-28 | 一种抗sram fpga器件seu的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101826038B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9542244B2 (en) | 2015-04-22 | 2017-01-10 | Ryft Systems, Inc. | Systems and methods for performing primitive tasks using specialized processors |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097123A (zh) * | 2010-12-21 | 2011-06-15 | 中国科学院半导体研究所 | 一种抗单粒子效应的静态随机存储器单元 |
| CN102175248A (zh) * | 2011-01-25 | 2011-09-07 | 哈尔滨工业大学 | 基于单粒子效应的脉冲星信号探测器 |
| CN102520333A (zh) * | 2011-12-15 | 2012-06-27 | 北京航空航天大学 | 一种对空间应用数字信号处理器进行单粒子翻转效应模拟的装置 |
| CN102521467B (zh) * | 2011-12-29 | 2013-04-24 | 北京航空航天大学 | 一种针对sram型fpga的逐位翻转故障注入方法 |
| CN102540062B (zh) * | 2011-12-29 | 2014-07-02 | 北京航空航天大学 | 一种针对sram型fpga的随机翻转故障注入方法 |
| CN103792487B (zh) * | 2012-10-31 | 2016-08-17 | 中国科学院电子学研究所 | 一种测试fpga的装置与方法 |
| CN103077746B (zh) * | 2013-01-09 | 2015-09-16 | 中国科学院微电子研究所 | 一种辐射加固设计的寄存器电路 |
| CN103633993B (zh) * | 2013-03-05 | 2017-03-29 | 中国科学院电子学研究所 | 一种包含可定制熔丝配置模块的可编程逻辑电路 |
| CN104678815B (zh) * | 2013-11-27 | 2017-08-04 | 京微雅格（北京）科技有限公司 | Fpga芯片的接口结构及配置方法 |
| FR3024932B1 (fr) * | 2014-08-14 | 2017-12-01 | Sagem Defense Securite | Procede de transmission de donnees a robustesse amelioree et ensemble de dispositifs pour sa mise en œuvre |
| US9411613B1 (en) | 2015-04-22 | 2016-08-09 | Ryft Systems, Inc. | Systems and methods for managing execution of specialized processors |
| US9411528B1 (en) | 2015-04-22 | 2016-08-09 | Ryft Systems, Inc. | Storage management systems and methods |
| CN105760243B (zh) * | 2016-02-02 | 2018-11-06 | 北京时代民芯科技有限公司 | 一种基于码流预处理的智能刷新控制方法 |
| CN105760250B (zh) * | 2016-02-04 | 2018-11-06 | 北京时代民芯科技有限公司 | 一种具有码流纠检错功能的单粒子加固fpga配置电路 |
| CN105702296B (zh) * | 2016-03-07 | 2019-07-23 | 北京时代民芯科技有限公司 | 一种单粒子加固fpga的用户寄存器状态捕获电路 |
| CN106328195B (zh) * | 2016-08-19 | 2019-01-25 | 西安空间无线电技术研究所 | 一种抗单粒子翻转的sram |
| CN106301334B (zh) * | 2016-08-25 | 2023-05-30 | 广东高云半导体科技股份有限公司 | 一种sram型fpga器件单粒子反转探测及纠错的电路 |
| CN108267682B (zh) * | 2016-12-30 | 2020-07-28 | 杭州广立微电子有限公司 | 一种高密度测试芯片及其测试系统及其测试方法 |
| CN108287302A (zh) * | 2018-01-29 | 2018-07-17 | 北京卫星环境工程研究所 | 面向空间辐射环境的单粒子效应探测电路结构 |
| CN109542670B (zh) * | 2018-11-29 | 2021-09-07 | 上海交通大学 | 基于错误快速定位的fpga软错误刷新方法以及刷新器 |
| CN109739581A (zh) * | 2019-01-29 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种fpga部分重配置方法、系统、设备及计算机介质 |
| CN112750476A (zh) * | 2019-10-29 | 2021-05-04 | 深圳市国微电子有限公司 | 配置存储器位线控制电路以及fpga位线控制系统 |
| CN111381254B (zh) * | 2019-12-27 | 2023-03-24 | 上海航天控制技术研究所 | 基于fpga的高可靠导航敏感器抗单粒子翻转装置 |
| CN113204446B (zh) | 2020-02-03 | 2022-09-23 | 瑞昱半导体股份有限公司 | 寄存器资料检查装置与方法 |
| CN111552500B (zh) * | 2020-03-26 | 2023-06-06 | 北京遥测技术研究所 | 一种适用于星载fpga的刷新方法 |
| CN111597073B (zh) * | 2020-06-24 | 2021-08-03 | 上海安路信息科技股份有限公司 | Fpga单粒子翻转纠错方法及电路 |
| CN114661531B (zh) * | 2022-02-28 | 2023-08-29 | 成都市硅海武林科技有限公司 | 一种针对fpga的细粒度自修复电路和方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069489A (en) * | 1998-08-04 | 2000-05-30 | Xilinx, Inc. | FPGA having fast configuration memory data readback |
| US7036059B1 (en) * | 2001-02-14 | 2006-04-25 | Xilinx, Inc. | Techniques for mitigating, detecting and correcting single event upset effects in systems using SRAM-based field programmable gate arrays |
| CN101551763B (zh) * | 2009-05-15 | 2010-10-20 | 中国人民解放军国防科学技术大学 | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 |
-
2010
- 2010-04-28 CN CN2010101624095A patent/CN101826038B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9542244B2 (en) | 2015-04-22 | 2017-01-10 | Ryft Systems, Inc. | Systems and methods for performing primitive tasks using specialized processors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101826038A (zh) | 2010-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101826038B (zh) | 一种抗sram fpga器件seu的电路及方法 | |
| CN107894898A (zh) | Sram型fpga片上刷新和纠错的装置、实现方法及fpga芯片 | |
| CN100570572C (zh) | 微小卫星星载计算机数据存储用的差错检测和纠错系统 | |
| CN103578567B (zh) | 基于三模冗余抗辐照自刷新寄存器 | |
| CN103198868A (zh) | 一种用于单粒子翻转的故障模拟系统及分析方法 | |
| CN107741559B (zh) | 一种面向空间辐射环境下的单粒子翻转测试系统及方法 | |
| CN103325411A (zh) | 一种用于fpga的抗单粒子翻转加固系统及其方法 | |
| CN102664041A (zh) | 一种基于bist控制的可编程sram时序控制系统 | |
| Choi et al. | A refresh-less eDRAM macro with embedded voltage reference and selective read for an area and power efficient Viterbi decoder | |
| CN109491821A (zh) | 抗单粒子翻转的加固系统及方法 | |
| CN109542670A (zh) | 基于错误快速定位的fpga软错误刷新方法以及刷新器 | |
| CN104866390B (zh) | 异步随机静态存储器三模冗余控制器 | |
| US9508414B2 (en) | Memory cell supply voltage reduction prior to write cycle | |
| CN109408839B (zh) | 一种通过局部冗余减少敏感配置比特的抗辐射容错fpga电路设计方法 | |
| CN105741872A (zh) | 适用于宇航用fpga的加固配置存储器阵列及配置方法 | |
| CN107293323A (zh) | 写操作追踪电路及包括写操作追踪电路的存储器 | |
| US8588018B2 (en) | Integrated solution for identifying malfunctioning components within memory devices | |
| CN112181735B (zh) | Fpga芯片内定值及参数单粒子效应的检错装置及方法 | |
| CN106328193B (zh) | 一种基于阱隔离与串接冗余晶体管的抗辐射sram单元制备方法 | |
| Ammoura et al. | Preliminary Defect Analysis of 8T SRAM Cells for In-Memory Computing Architectures | |
| Kim et al. | Low-power multiple-bit upset tolerant memory optimization | |
| Li et al. | A fault-tolerant method of SRAM FPGA based on processor scrubbing | |
| Shah et al. | A soft error robust 32kb SRAM macro featuring access transistor-less 8T cell in 65-nm | |
| WO2024027471A1 (zh) | 测试单元的方法和相关装置 | |
| US20180366192A1 (en) | Integrated circuits with complementary non-volatile resistive memory elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120208 |