CN103578567B - 基于三模冗余抗辐照自刷新寄存器 - Google Patents

Abstract

本发明提供了一种基于三模冗余抗辐照具有自刷新功能的寄存器，在寄存器的两级锁存结构中，第二级锁存结构中增加了一个表决器，表决器的输入端有一个连接本寄存器的输出端，另两个输入端数据来自三模冗余结构的另两个具有自刷新功能的寄存器的输出。工作时，当三路数据输出通路中的一路受到单粒子冲击发生翻转后，其余两路立刻重新给错误的寄存器更正存储值；从而避免长期工作在辐照环境下，由辐射累积导致出现两路寄存器都发生翻转的问题。

Description

基于三模冗余抗辐照自刷新寄存器

技术领域

本发明涉及一种基于三模冗余抗辐照自刷新寄存器，用于组成三模冗余结构，属于集成电路设计领域。

背景技术

航天器在太空中飞行，一直处于带电粒子的辐射环境中。空间辐射环境中的高能质子、中子等都能导致电子系统中的半导体器件发生单粒子效应。单粒子翻转（Single-EventEffect,SEU）是对集成电路影响最为严重的辐射效应之一。单粒子翻转将会引起各种软错误，严重影响航天电子系统可靠性。

在很多芯片需要长时间在寄存器中保存初始的配置字，三模冗余（TripleModuleRedundant，TMR）是对SEU进行加固的一种有效方法。传统的TMR加固方式是将一个寄存器复制成三份，采取三选二的表决方式，任意一路寄存器受到重粒子轰击发生翻转，另外两路寄存器输出正常时电路工作正常；但长时间暴露在辐照环境中另外两路寄存器同样存在受到重粒子轰击发生翻转的概率，导致电路失效。

发明内容

本发明的目的是克服现有技术中的不足，提供一种基于三模冗余加固的具有自刷新功能的寄存器结构，避免长期工作在辐照环境下，由辐射累积导致出现两路寄存器都发生翻转的问题。

按照本发明提供的技术方案，所述的基于三模冗余抗辐照自刷新寄存器包括：数据输入端连接第一非门的输入端，第一非门的输出端连接第一与非门的第一输入端，第一与非门的输出端连接第二非门的输入端并通过第三非门连接第一与非门的第一输入端，第二非门的输出端连接第二与非门的第一输入端，第二与非门的输出端通过第四非门连接第五非门的输入端，第五非门的输出端连接表决器的第一输入端，并作为整个寄存器的输出端，表决器的输出端通过第六非门连接第二与非门的第一输入端，所述第一与非门的第二输入端和第二与非门的第二输入端连接复位端；所述第一非门、第二非门、第三非门和第六非门具有相同时钟；所述表决器还具有第二输入端和第三输入端，分别连接与本寄存器相同的另两个寄存器的输出端。

每个寄存器的输入均来自独立的组合逻辑以及其余两路寄存器的输出。

本发明的优点是：提供了一种基于三模冗余加固单粒子翻转的寄存器，三个相同的寄存器分别连接在表决器（寄存器之外的另一表决器）的三个输入端；工作时当三路输出数据中一路或三路分时受到重离子轰击发生翻转，输出保持正常。因而实现了实时对三模冗余寄存器组进行纠错，避免错误累计；并且可以在现有的三模冗余电路中进行替换操作提高工作效率。

附图说明

图1常规寄存器原理示意图。

图2本发明的寄存器原理示意图。

图3本发明的外部结构图。

图4常规三模冗余电路结构图。

图5本发明在三模冗余中使用的示意图。

具体实施方式

为了使本方明的技术方案及优点更加明了，下面结合附图及实施案例，对本发明进一步详细说明。此处所描述的具体实施案例仅用于解释说明本方明，并不用于限定本发明。

图1示出常用的寄存器结构，电路结构中分为前后两级锁存电路，前一级锁存电路，当C为低电平时，电路导通，数据D进入锁存状态，此时后级电路关闭；后一级锁存电路，C为高电平时，电路导通，数据D从前一级进入后一级锁存状态，并从Q端输出，此时前级电路关闭。在某一时间段，对三模冗余电路中一路寄存器进行重离子轰击，节点node翻转，由三模冗余加固设计的原理可知，见此后电路仍正常工作。在有新的数据写入之前，该路寄存器后一级电路始终输出的都是一个错误的值，此时对三模冗余结构其他两路之一进行重离子撞击，发生翻转，则电路不能正常工作。

图2示出是本方明所采用的寄存器结构，其结构包括：数据输入端D连接第一非门的输入端，第一非门的输出端连接第一与非门的第一输入端，第一与非门的输出端连接第二非门的输入端并通过第三非门连接第一与非门的第一输入端，第二非门的输出端连接第二与非门的第一输入端，第二与非门的输出端通过第四非门连接第五非门的输入端，第五非门的输出端连接表决器的第一输入端，并作为整个寄存器的输出端，表决器的输出端通过第六非门连接第二与非门的第一输入端，所述第一与非门的第二输入端和第二与非门的第二输入端连接复位端RN；所述第一非门、第二非门、第三非门和第六非门具有相同时钟C；所述表决器的第二输入端和第三输入端分别连接与本寄存器相同的另两个寄存器的输出端。

可以看到，寄存器的两级锁存结构中，第二级锁存结构中有一个表决器，表决器的输入端有一个是本寄存器的输出端，和另两个输入数据进行判断选择，更新寄存器的输出值。

与图1不同的是，本发明在寄存器的后一级锁存中增加了一路表决器。表决器的工作原理是输入三个值A1、A2、A3，表决器的输出采取三选二的选择方式：

A1=A2！=A3，输出A1；

A1=A3！=A2，输出A1；

A2=A3！=A1，输出A2。

表决器的真值表如下表所示。

表1

A1	A2	A3	Z
				0	0	0	02 -->
0	0	1	0
				0	1	0	0
0	1	1	1
				1	0	0	0
1	0	1	1
				1	1	0	1
1	1	1	1

如图3所示，本发明的寄存器对外具有输入端口A1,A2、输出端口Q、时钟端口C、复位端口RN、数据（组合逻辑）输入端口D。其真值表如下表所示。

表2

D	A1	A2	RN	C	Q(n)	Q(n+1)
							?	?	?	0	?	?	0
0	?	?	1	R	?	0
							1	?	?	1	R	?	1
?	0	0	1	0	?	0
							?	1	1	1	0	?	1
?	0	1	1	0	0	0
							?	0	1	1	0	1	1
?	1	0	1	0	0	0
							?	1	0	1	0	1	1
？	?	?	1	1	?	-

表中“？”表示“任意值”，“-”表示“保持不变”。

图4所示为采用常规寄存器的三模冗余结构。当图2，3所示的寄存器组成三模冗余结构时，每个寄存器输入D,A1,A2均来自独立的组合逻辑以及其余两路寄存器的输出，每个寄存器的输出Q均与表决器（寄存器之外的另一表决器）连接，如图5所示。

图5三模冗余结构中我们分别标记三个寄存器的输出为Q1、Q2、Q3。图2所示的A1、A2是三模冗余结构中另两路的输出Q2、Q3。CLK为公共的输入时钟信号，RN为公共的复位信号。与前面示例同，受到重离子轰击，节点node（第二与非门）翻转，Q1输出错误，由三模冗余加固设计的原理可知，此后电路仍正常工作。同时，由电路中表决器的作用，Q1被纠正。此时对三模冗余结构其他两路之一进行重离子撞击，发生翻转，电路中仍有两路输出正确值，则电路工作正常。该结构完全克服了图1示出常用寄存器结构在上述示例中所引起的电路功能失常。在该电路结构中，只有当三模冗余结构中的两路同时发生翻转时才会引起不可逆转的电路失常。

本发明并不局限于图2中所示的寄存器结构，类似的存储器结构亦在范围内，其中第二级锁存结构中的表决器结构也不限于图2所示的三输入表决器，其他类似原理的结构亦在说明范围内。

可以看到，由本发明所述的具有自刷新功能的寄存器组成三模冗余结构，每个寄存器中表决器的两个输入端数据来自三模冗余结构的另两个具有自刷新功能的寄存器的输出。工作时，当三个数据通路中有一个发生翻转时，模块输出正常；三个数据通路分别在不同时间段发生翻转时，模块输出正常。

Claims (3)

1.基于三模冗余抗辐照自刷新寄存器，其特征是，包括：数据输入端（D）连接第一非门的输入端，第一非门的输出端连接第一与非门的第一输入端，第一与非门的输出端连接第二非门的输入端并通过第三非门连接第一与非门的第一输入端，第二非门的输出端连接第二与非门的第一输入端，第二与非门的输出端通过第四非门连接第五非门的输入端，第五非门的输出端连接表决器的第一输入端，并作为整个寄存器的输出端，表决器的输出端通过第六非门连接第二与非门的第一输入端，所述第一与非门的第二输入端和第二与非门的第二输入端连接复位端（RN）；所述第一非门、第二非门、第三非门和第六非门具有相同时钟；所述表决器还具有第二输入端和第三输入端。

2.如权利要求1所述基于三模冗余抗辐照自刷新寄存器，其特征是，所述表决器的第二输入端接与本寄存器相同的第二寄存器的输出端，所述表决器的第三输入端接与本寄存器相同的第三寄存器的输出端。

3.如权利要求2所述基于三模冗余抗辐照自刷新寄存器，其特征是，每个寄存器的输入均来自独立的组合逻辑以及其余两路寄存器的输出。