CN104881544A - 一种基于fpga的多数据三模冗余判决模块 - Google Patents
一种基于fpga的多数据三模冗余判决模块 Download PDFInfo
- Publication number
- CN104881544A CN104881544A CN201510283672.2A CN201510283672A CN104881544A CN 104881544 A CN104881544 A CN 104881544A CN 201510283672 A CN201510283672 A CN 201510283672A CN 104881544 A CN104881544 A CN 104881544A
- Authority
- CN
- China
- Prior art keywords
- data
- fpga
- channel
- input
- judgment module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
本发明提供了一种基于FPGA的多数据三模冗余判决模块,三个前级工作系统的数据寄存器两两组合分为三组,每组数据寄存器分别连接一个数据比较器的两个输入端,三个数据比较器的输出端两两组合后同时输入两个多通道数据选择器的控制端;其中一个多通道数据选择器的三个数据输入端分别与前级工作系统的三个数据寄存器相连,该多通道数据选择器的输出作为判决模块的正确数据输出,另一个多通道数据选择器在前级工作系统发生错误时输出报错信号。本发明不仅能够达到多位数据同时进行三模冗余判决得到正确数据目的的同时,还能判断系统错误是否发生,以及错误的数据来自哪一模块。
Description
技术领域
本发明涉及航天抗单粒子效应技术领域,更具体的说,涉及一种基于FPGA实现的内部多位数据三模冗余判决模块。
背景技术
随着航天科技的发展,对太空领域的探索也越来越深入,而航天器的安全要求也越来越高。航天器在太空中飞行时,单个高能粒子入射到半导体器件,可以在器件的灵敏体积内沉积能量,导致瞬态的扰动甚至永久性的损伤,这种现象称为单粒子效应。在现有技术上,抗单粒子效应最有效的方法便是在系统上做冗余容错设计,而在冗余容错设计中,三模冗余设计最为广泛。
三模冗余系统简称TMR(TripleModularRedundancy),是最常用的一种容错设计技术。三个模块同时执行相同的操作,以多数相同的输出作为表决系统的正确输出,通常称为三取二。三个模块中只要不同时出现两个相同的错误,就能掩蔽掉故障模块的错误,保证系统正确的输出。由于三个模块是互相独立的,两个模块同时出现错误是极小概率事件,故可以大大提高系统的可信性。
大多数的三模冗余判决模块都是基于单数据的,即三组输入信号两两一组进行“与”运算,再将“与”运算的结果进行“或”运算后作为表决器的表决结果输出,从其真值表中可以得知满足“三选二”三模冗余判决模块要求。
目前,各大领域所做的三模冗余设计都是基于单位数据进行判决,即使是多数据判决也只是将单位数据判决模块重复搭建而成,具有结构简单,功能单一等缺点,比如在系统发生错误时并不能检测出错误,更不能得知错误来自哪一模块。
发明内容
为了克服现有技术的不足,本发明提供一种基于FPGA的多数据三模冗余判决模块,利用数字电路中的比较器和多路选择器实现系统“三选二”功能,不仅达到多位数据同时进行三模冗余判决得到正确数据目的的同时,还能判断系统错误是否发生,以及错误的数据来自哪一模块。
本发明解决其技术问题所采用的技术方案是:包括FPGA内部逻辑资源搭建出的三个多位数据比较器和两个多通道数据选择器。三个前级工作系统的数据寄存器两两组合分为三组,每组数据寄存器分别连接一个数据比较器的两个输入端,三个数据比较器的输出端两两组合后同时输入两个多通道数据选择器的控制端;其中一个多通道数据选择器的三个数据输入端分别与前级工作系统的三个数据寄存器相连,该多通道数据选择器的输出作为判决模块的正确数据输出,另一个多通道数据选择器在前级工作系统发生错误时输出报错信号。
所述的每组数据寄存器分别连接一个数据比较器的两个输入端,该组数据寄存器的数据相同时,数据比较器输出1,该组数据寄存器的数据不同时,数据比较器输出0。
本发明的有益效果是:将三个冗余模块输出的数据进行两两比较,通过比较器的结果进行判决正确的模块数据,同时还通过此结果得知错误的模块的编号,有助于后续系统的处理。相对于传统的三模冗余判决电路,本发明的基于FPGA的多数据三模冗余判决模块,不仅集成于单一FPGA内部,与工作模块并存,减少了时钟同步所带来的问题,并且加入了多位数据比较器,使得可以多位数据同时进行三模冗余判决,增加了系统的可靠性和快捷性。保证系统可以稳定的工作,减少系统由于错误而带来的损失。
附图说明
图1为三模冗余系统的基本结构图;
图2为本发明的判决模块基本原理图;
图3为本发明的判决模块真值表;
图4为本发明的三模冗余仿真图1;
图5为本发明的三模冗余仿真图2。
具体实施方式
下面结合附图和实施例对本发明进一步说明,本发明包括但不仅限于下述实施例。
本发明设计一种新型的基于FPGA的多数据三模冗余判决模块。为了整个项目工程具有抗辐射、可靠性高的特点,将前级工作系统备份三份,三份系统同时工作,并在后级加入利用FPGA内部的逻辑资源搭建的多数据三模冗余判决模块,实现对三个工作系统的数据进行判决得到正确数据,以保证系统的安全运行。
本发明的技术方案是:一种基于FPGA的多数据三模冗余判决模块,该模块主要由FPGA内部逻辑资源搭建出的三个多位数据比较器,两个多通道数据选择器组成。其中,比较器的两个输入端与前级工作系统的数据寄存器相连,输出端两两组合与数据选择器的控制端相连;数据选择器的数据输入端与前级工作系统的数据寄存器相连,输出直接为判决模块输出。这样,系统的三个数据寄存器的数据输入到此判决模块,输出的将是“三选一”判决后的正确数据。
本发明的进一步技术方案是:利用FPGA内部逻辑资源将工作系统进行三次备份,增加系统的冗余度,并使其同时工作,输出的多位数据寄存器两两组合连入多数据比较器,当两组数据相同时,比较器输出“1”,当两组数据不同时,比较器输出“0”。这样三个比较器输出的结果就会根据数据的相同与否进行变化,通过对三个比较器的输出结果进行判断就可以知道工作系统是否工作正常。
本发明的进一步技术方案是:三个工作系统是相互独立的,两个模块同时出现错误是极小概率事件,我们假设最多只有一个系统发生错误,由于系统输出的数据寄存器是两两比较的,即使存在一个系统发生错误,也能保证能有一个比较器输出结果为1,此时就可以将输出为1的比较器所对应工作系统的数据作为此次判决后的正确数据,达到“三选二”的功能。
本发明的进一步技术方案是:三个工作系统同时工作,且都没有出现错误时,输入到比较器的数据均相同,所以三个比较器输出结果为“111”。但当有一个模块发生错误时,即与其他两个正常工作模块数据不相同,此时三个比较器会输出两个0,即可得知系统有错误发生,并通过判断是哪个比较器输出为“1”便可知发生的错误数据来自哪个工作系统。即使是两个模块错误的小概率事件发生,错误模块虽然不能指出错误数据的来源,但依然可以报错。进而对FPGA内部的逻辑进行相应处理,大大提高系统的可信性。
本发明的实施例如图1所示,是由三个相同的工作模块与表决器组成,表决器主要的工作是将工作模块输出的数据进行三选二判决,即电路中有两个或两个以上的模块正常工作时,整个系统电路即可正常工作,消除了单个模块的错误。本发明主要是设计一种基于FPGA的多数据三模冗余判决模块,其结构如图2所示,由三个多数据比较器和两个多通道选择器组成,其中,输入数据A连接到第一比较器、第三比较器和多通道选择器的输入端,输入数据B连接到第一比较器、第三比较器和多通道选择器的输入端,输入数据C连接到第二比较器、第三比较器和多通道选择器的输入端,在将三个比较器的比较输出端连到两个多通道数据选择器,由多通道数据选择器判决出正确的数据和发生错误模块。
如图2,是判决器内部的功能真值表,当比较器输入的数据相同时,输出为“1”,不同时输出为“0”。当输入数据A、B、C相同,三个比较器的值均为1,此时表示无错误数据,输入数据A、B、C均为正确数据。当数据A、B、C中有一个数据发生错误与其它两个不同时,三个比较器中会有两个的比较结果发生不同,即会出现两个“0”,因此逻辑上不会出现两个“1”的情况。而出现两个“0”时,可以通过表中查出,结果“1”的比较器所对应的数据编号肯定为正确数据,将该数据取出并作为正确数据传入下一级,完成“三选二”判决。
在得到正确数据的同时,还可以根据三个比较器输出的结果进行判断,得到错误的数据是A、B、C中的哪一个,这种结构就可以在下次数据到来之前进行相应的操作,来增强数据的可靠性和减少处理数据的时间。
本发明实例是在基于Actel公司最新IGLOO系列抗辐射芯片AGL600FPGA,该芯片采用基于flash的工艺结构,掉电不丢失,上电速度快,同时具有较强的抗空间单粒子辐射效应能力。在该电路的设计中,为了加强其抗辐射功能,故在关键线路上采用了三模冗余结构。
基于FPGA的多数据三模冗余判决模块仿真如图4和图5所示,图4表示相同数据的情况下,判决模块正确输出数据。图5表示输入数据A发生错误的情况下,进入判决模块时,比较器1与比较器3输出变为0,从图中可以看出,经过选通数据后仍得到正确数据输出,实现三模冗余的目的。
Claims (2)
1.一种基于FPGA的多数据三模冗余判决模块,包括包括FPGA内部逻辑资源搭建出的三个多位数据比较器和两个多通道数据选择器,其特征在于:三个前级工作系统的数据寄存器两两组合分为三组,每组数据寄存器分别连接一个数据比较器的两个输入端,三个数据比较器的输出端两两组合后同时输入两个多通道数据选择器的控制端;其中一个多通道数据选择器的三个数据输入端分别与前级工作系统的三个数据寄存器相连,该多通道数据选择器的输出作为判决模块的正确数据输出,另一个多通道数据选择器在前级工作系统发生错误时输出报错信号。
2.根据权利要求1所述的基于FPGA的多数据三模冗余判决模块,其特征在于:所述的每组数据寄存器分别连接一个数据比较器的两个输入端,该组数据寄存器的数据相同时,数据比较器输出1,该组数据寄存器的数据不同时,数据比较器输出0。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510283672.2A CN104881544A (zh) | 2015-05-29 | 2015-05-29 | 一种基于fpga的多数据三模冗余判决模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510283672.2A CN104881544A (zh) | 2015-05-29 | 2015-05-29 | 一种基于fpga的多数据三模冗余判决模块 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104881544A true CN104881544A (zh) | 2015-09-02 |
Family
ID=53949037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510283672.2A Pending CN104881544A (zh) | 2015-05-29 | 2015-05-29 | 一种基于fpga的多数据三模冗余判决模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104881544A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105137966A (zh) * | 2015-10-20 | 2015-12-09 | 浙江中控技术股份有限公司 | 一种开关量输出通道检测方法和结构 |
CN105204389A (zh) * | 2015-10-08 | 2015-12-30 | 武汉聚鑫源机电工程设备有限公司 | 一种基于软件硬件双重tmr型可编程转速信号装置 |
CN106339282A (zh) * | 2016-08-26 | 2017-01-18 | 哈尔滨工业大学 | 一种用于空间复杂环境的三模冗余信息存储系统和程序烧写及程序启动加载方法 |
CN106786563A (zh) * | 2017-02-24 | 2017-05-31 | 北京空间飞行器总体设计部 | 一种双通路平台供电自主切换电路 |
CN109283382A (zh) * | 2018-09-29 | 2019-01-29 | 江苏史利姆智能测控技术有限公司 | 一种含自检冗余功能的电路 |
CN111650992A (zh) * | 2020-06-03 | 2020-09-11 | 中国民航大学 | 一种适用于三模冗余电路的多比特数据跨时钟域同步电路 |
CN112597728A (zh) * | 2020-12-28 | 2021-04-02 | 中国科学院空天信息创新研究院 | 基于分子级网表的三模冗余方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102820879A (zh) * | 2012-08-17 | 2012-12-12 | 中国电子科技集团公司第五十八研究所 | 抗辐照的三模冗余电路结构 |
US20130066587A1 (en) * | 2011-09-08 | 2013-03-14 | Honeywell International Inc. | Wireless magnetic position sensor |
CN103578567A (zh) * | 2013-11-18 | 2014-02-12 | 中国电子科技集团公司第五十八研究所 | 基于三模冗余抗辐照自刷新寄存器 |
CN104182304A (zh) * | 2014-08-12 | 2014-12-03 | 西北工业大学 | 通用多模冗余皮/纳卫星星载计算机系统 |
-
2015
- 2015-05-29 CN CN201510283672.2A patent/CN104881544A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130066587A1 (en) * | 2011-09-08 | 2013-03-14 | Honeywell International Inc. | Wireless magnetic position sensor |
CN102820879A (zh) * | 2012-08-17 | 2012-12-12 | 中国电子科技集团公司第五十八研究所 | 抗辐照的三模冗余电路结构 |
CN103578567A (zh) * | 2013-11-18 | 2014-02-12 | 中国电子科技集团公司第五十八研究所 | 基于三模冗余抗辐照自刷新寄存器 |
CN104182304A (zh) * | 2014-08-12 | 2014-12-03 | 西北工业大学 | 通用多模冗余皮/纳卫星星载计算机系统 |
Non-Patent Citations (1)
Title |
---|
黄影 等: "空间环境下COTS计算机的抗SEU容错体系结构设计", 《航天控制》 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105204389A (zh) * | 2015-10-08 | 2015-12-30 | 武汉聚鑫源机电工程设备有限公司 | 一种基于软件硬件双重tmr型可编程转速信号装置 |
CN105137966A (zh) * | 2015-10-20 | 2015-12-09 | 浙江中控技术股份有限公司 | 一种开关量输出通道检测方法和结构 |
CN106339282A (zh) * | 2016-08-26 | 2017-01-18 | 哈尔滨工业大学 | 一种用于空间复杂环境的三模冗余信息存储系统和程序烧写及程序启动加载方法 |
CN106339282B (zh) * | 2016-08-26 | 2019-02-19 | 哈尔滨工业大学 | 一种信息存储系统和程序烧写及程序启动加载方法 |
CN106786563A (zh) * | 2017-02-24 | 2017-05-31 | 北京空间飞行器总体设计部 | 一种双通路平台供电自主切换电路 |
CN106786563B (zh) * | 2017-02-24 | 2019-07-12 | 北京空间飞行器总体设计部 | 一种双通路平台供电自主切换电路 |
CN109283382A (zh) * | 2018-09-29 | 2019-01-29 | 江苏史利姆智能测控技术有限公司 | 一种含自检冗余功能的电路 |
CN111650992A (zh) * | 2020-06-03 | 2020-09-11 | 中国民航大学 | 一种适用于三模冗余电路的多比特数据跨时钟域同步电路 |
CN111650992B (zh) * | 2020-06-03 | 2023-03-14 | 中国民航大学 | 一种适用于三模冗余电路的多比特数据跨时钟域同步电路 |
CN112597728A (zh) * | 2020-12-28 | 2021-04-02 | 中国科学院空天信息创新研究院 | 基于分子级网表的三模冗余方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104881544A (zh) | 一种基于fpga的多数据三模冗余判决模块 | |
US5784386A (en) | Fault tolerant synchronous clock distribution | |
CN102820879A (zh) | 抗辐照的三模冗余电路结构 | |
CN100555235C (zh) | N模冗余表决系统 | |
CN101551763B (zh) | 现场可编程逻辑门阵列中单粒子翻转的修复方法及装置 | |
CN105279049A (zh) | 一种故障自主恢复三模冗余容错计算机ip核的设计方法 | |
CN101666838A (zh) | 一种芯片系统及其模式控制方法 | |
CN104270141A (zh) | 抗单粒子翻转和单粒子瞬态脉冲的锁存器 | |
US10248156B2 (en) | Data processing device | |
CN103176945B (zh) | 现场可编程门阵列器件自重配置装置及方法 | |
Tamir et al. | Design and application of self-testing comparators implemented with MOS PLA's | |
CN102291106A (zh) | 输入引脚状态检测电路及其方法 | |
Matsumoto et al. | Evaluating the fault tolerance of stateful TMR | |
JP5203223B2 (ja) | 高速冗長データ処理システム | |
CN202798645U (zh) | 抗辐照的三模冗余电路结构 | |
US2884625A (en) | Code generator | |
CN105607974A (zh) | 高可靠性多核处理系统 | |
US20180165153A1 (en) | Integrated Circuit and Programmable Device | |
Ostanin et al. | A fault-tolerant combinational circuit design | |
CN104731666A (zh) | 一种抗单粒子翻转的自纠错集成电路及其纠错方法 | |
CN113568789B (zh) | 芯片的检测方法、检测装置和电子设备 | |
US10268613B2 (en) | Redundant control system devoid of programmable devices | |
WO2014141455A1 (ja) | Fpga回路 | |
CN100472504C (zh) | 中央接口盘的冗余控制装置和方法 | |
CN110518904A (zh) | 一种n-1级故障过滤表决器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
EXSB | Decision made by sipo to initiate substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150902 |
|
WD01 | Invention patent application deemed withdrawn after publication |