CN105656474A - 一种基于信号概率的fpga用户电路逻辑反转优化方法 - Google Patents

一种基于信号概率的fpga用户电路逻辑反转优化方法 Download PDF

Info

Publication number
CN105656474A
CN105656474A CN201610053354.1A CN201610053354A CN105656474A CN 105656474 A CN105656474 A CN 105656474A CN 201610053354 A CN201610053354 A CN 201610053354A CN 105656474 A CN105656474 A CN 105656474A
Authority
CN
China
Prior art keywords
gauze
fpga
signal
subscriber
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610053354.1A
Other languages
English (en)
Other versions
CN105656474B (zh
Inventor
赵元富
陈雷
王硕
李学武
陈勋
周婧
张彦龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201610053354.1A priority Critical patent/CN105656474B/zh
Publication of CN105656474A publication Critical patent/CN105656474A/zh
Application granted granted Critical
Publication of CN105656474B publication Critical patent/CN105656474B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]

Abstract

一种基于信号概率的FPGA用户电路逻辑反转优化方法，将FPGA中的原始用户电路，进行电路后仿真、线网信号概率计算操作，同时将原始用户电路进行线网逻辑检查操作，随后通过线网信号概率识别、前级扇出逻辑反转、后级扇入逻辑调整等操作，完成FPGA用户电路的逻辑反转，得到逻辑优化后的用户电路。本发明利用FPGA的可编程特性，根据线网的信号概率对FPGA中用户电路各线网进行有选择的逻辑反转，在不改变电路逻辑功能的情况下改变目标线网的信号概率，实现用户电路的逻辑优化。使用本发明可以提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。

Description

一种基于信号概率的FPGA用户电路逻辑反转优化方法
技术领域
本发明涉及一种基于信号概率的FPGA用户电路逻辑反转优化方法，特别是用于在空间辐射环境中提高FPGA中用户电路的可靠性，属于FPGA用户电路逻辑优化领域。
背景技术
FPGA因具有较高的逻辑密度、较短的开发周期和特有的灵活性等显著优点，使它在航空航天领域中应用的越来越广泛。然而，空间辐射环境中存在大量的高能粒子，这些高能粒子可以改变或者干扰FPGA内部配置存储器的信息，发生配置存储器的0/1翻转或者瞬态扰动，从而引起FPGA中的用户电路功能出错并导致整个系统运行异常。因此，由于高能粒子辐射和噪声干扰造成的FPGA用户电路的可靠性问题是FPGA在空间应用领域需要解决的重要技术问题。
三模冗余技术是目前为提高FPGA中用户电路的可靠性最常用的逻辑优化技术，它的原理是将用户电路复制为三个功能相同的电路模块，并由多数表决电路模块进行功能判别，其中任何一个用户电路模块受空间辐射而功能出错时都不会影响系统最终的功能。然而采用三模冗余技术会带来三倍以上用户电路资源的开销，在资源紧张、功耗要求较高的电子系统中并不适用。
发明内容
本发明要解决的技术问题为：克服现有技术不足，提供一种基于信号概率的FPGA用户电路逻辑反转优化方法，在不改变电路逻辑功能的情况下对用户电路进行逻辑优化，提高FPGA中用户电路的可靠性，且不增加额外的电路资源开销。
本发明的技术解决方案为：一种基于信号概率的FPGA用户电路逻辑反转优化方法，所述的FPGA用户电路为以查找表和触发器为基础实现的电路；包括如下步骤：
(1)对FPGA中的原始用户电路施加仿真激励进行仿真，得到仿真输出结果；同时对FPGA中的原始用户电路进行线网逻辑检查，得到符合逻辑反转要求的初级目标线网列表；
(2)根据步骤(1)得到的后仿真输出结果，计算用户电路各线网i的信号概率Pi；
(3)根据FPGA中的原始用户电路的线网逻辑特性，结合步骤(2)中的信号概率Pi；对初级目标线网列表进行各线网信号概率识别，得到需要进行逻辑反转操作的终极目标线网列表；
(4)对终极目标线网列表中的目标线网进行前级扇出逻辑反转操作和后级扇入逻辑调整操作，得到优化后的用户电路。
所述的线网逻辑检查具体步骤如下：
(1.1)首先进行线网类型检查：对原始用户电路的所有内部信号进行遍历，判断信号类型，当信号表明线网类型为GND线网或VCC线网时，忽略该线网，当为信号线网时，转步骤(1.2)；
(1.2)进行线网前级信号源检查和线网后级信号漏检查；将同时满足线网前级信号源接入触发器的输入端和输出端、线网后级信号漏端连入查找表的输入端的线网存入初级目标线网列表。
所述用户电路各线网i的信号概率Pi是指线网逻辑值为1的时间在整个仿真周期中所占的比例，其中0≤Pi≤1。
所述FPGA中的原始用户电路的线网逻辑特性由故障注入的方法获得，当FPGA中的原始用户电路的内部节点发生翻转，逻辑值为1的内部线网占据大多数时，将初级目标线网列表中信号概率Pi≤0.5的线网纳入终极目标线网列表；当FPGA中的原始用户电路的内部节点发生翻转，逻辑值为0的内部线网占据大多数时，将初级线网列表中信号概率Pi>0.5的线网纳入终极目标线网列表。
所述步骤(4)中的前级扇出逻辑反转操作是指将与目标线网相连的前级信号源的逻辑值翻转，实现过程为修正前级信号源前端的查找表中的真值表。
修正前级信号源前端的查找表中的真值表为将真值表中的输出逻辑值取反。
所述步骤(4)中的后级扇入逻辑调整操作是指将与目标线网相连的后级信号漏的逻辑值翻转，实现过程为修正后级信号漏后端的查找表中的真值表。
假设查找表具有N个输入端，N≥3；目标线网的后级信号漏连接到查找表的第i个输入端，0≤i≤N-1；则将查找表中的真值表以2i为一组进行相邻逻辑对换。
本发明与现有技术相比的有益效果是：
(1)本发明采用基于信号概率判别的技术对用户电路进行逻辑优化，信号概率是通过电路布局布线后仿真的方式获得，能够更准确的反映用户电路内部实际工作状态，因而能够更有针对性的对目标线网进行逻辑反转，使得对用户电路的逻辑优化效果更显著。
(2)本发明通过对目标线网的逻辑反转进行用户电路的逻辑优化，提高用户电路在空间辐射环境中的可靠性，同时在保证用户电路功能不变的前提下不增加额外的资源和功耗开销，尤其适用于资源紧张、功耗要求较高的电子系统中。
(3)利用本发明方法对所有目标线网完成逻辑反转后，任一目标线网的信号概率变为1-Pi。优化后的用户电路的特点为：当目标FPGA的内部节点发生翻转，逻辑值为高的内部线网占据大多数时，用户电路所有线网的信号概率均大于0.5，意味着用户电路中的某个线网由于外界干扰发生节点翻转时有更大的几率输出高电平，从而保证用户电路的功能有更大的概率不出错；当目标FPGA的内部节点发生翻转，逻辑值为低的内部线网占据大多数时，用户电路所有线网的信号概率均小于0.5，意味着用户电路中的某个线网由于外界干扰发生节点翻转时有更大的几率输出低电平，从而也保证用户电路的功能有更大的概率不出错。
(4)本发明通过大量的研究发现目标FPGA内部线网逻辑特性只与该种FPGA的硬件架构有关，与其中实现的何种用户电路无关；通过采用传统的故障注入的方法获得上述特性，并充分利用上述特性获得终极目标线网列表，使得对用户电路的逻辑优化更有针对性。
(5)本发明针对目标线网提出的逻辑反转方法，是通过修正该线网前后级相连的查找表中的真值表实现的，不需要插入额外的电路逻辑，实现方法简单高效。
附图说明
图1为本发明方法流程图；
图2为目标线网逻辑反转示意图；
图3为计算线网信号概率的示意图；
图4为FPGA中的配置逻辑块结构示意图；
图5为前级扇出逻辑反转的真值表实现示意图；
图6、图7分别为两种后级扇入逻辑调整的真值表实现示意图。
具体实施方式
本发明提出了一种基于信号概率的FPGA用户电路逻辑反转优化方法，其流程图如图1所示，FPGA中的原始用户电路，进行电路后仿真、线网信号概率计算操作，同时将原始用户电路进行线网逻辑检查操作，随后通过线网信号概率识别、前级扇出逻辑反转、后级扇入逻辑调整等操作，完成FPGA用户电路的逻辑反转，得到逻辑优化后的用户电路。本发明方法适用于通用SRAM型FPGA架构，用户电路是以查找表和触发器逻辑为基础实现的。
本发明通过对用户电路后仿真得到电路内部各线网的信号概率，根据线网信号概率和目标FPGA内部线网的逻辑特性对用户电路进行筛选得到需要进行逻辑反转的目标线网。如图2所示的目标线网逻辑反转示意图，对线网i进行逻辑反转，只需要在前级逻辑扇出端插入反相器即可实现，该线网逻辑反转后为保证后级电路逻辑功能不变，需在该线网的所有后级逻辑扇入端也插入一个反相器。目标线网经逻辑反转后信号概率由Pi变为1–Pi，且与目标FPGA内部线网的逻辑特性保持一致。当目标FPGA的内部节点发生翻转，逻辑值为高的内部线网占据大多数时，经逻辑优化后的用户电路所有线网的信号概率均大于0.5；当目标FPGA的内部节点发生翻转，逻辑值为低的内部线网占据大多数时，经逻辑优化后的用户电路所有线网的信号概率均小于0.5。这样用户电路的某个线网由于外界干扰发生节点反转时的逻辑值有更大的几率与目标FPGA绝大多数内部线网的逻辑值保持一致，从而保证用户电路的功能有更大的概率不出错。
下面结合附图和实施例对本发明做进一步详细说明。
本发明是一种基于信号概率的FPGA用户电路逻辑反转优化方法，其实现包括以下六个步骤：
(1)对FPGA中的原始用户电路施加仿真激励，进行布局布线后仿真，得到仿真输出结果。
其中仿真激励需遍历用户电路的所有输入组合，布局布线后仿真是指用户电路在特定FPGA架构上实现后的电路仿真，仿真输出结果应包括在特定FPGA架构上实现的用户电路的所有内部线网随仿真激励变化而产生的逻辑输出。
(2)根据步骤(1)得到的后仿真输出结果，计算用户电路各线网的信号概率Pi，生成线网信号概率数据库。
其中线网信号概率Pi是指线网逻辑值为1的时间在整个仿真周期中所占的比例，其中0≤Pi≤1。特别地，当Pi＝0时，该线网在整个仿真周期中的逻辑输出恒为低，当Pi＝1时，该线网在整个仿真周期中的逻辑输出恒为高。
如图3所示计算线网信号概率的实现过程为：统计线网在整个仿真周期中逻辑值为1的时钟周期总数，除以整个仿真周期的时钟周期总数。例如图3中线网i的信号概率为：
(3)对FPGA中的原始用户电路进行线网逻辑检查，经过筛选得到符合逻辑反转要求的初级目标线网列表。步骤(3)可以为与步骤(1)并行执行的步骤。
线网逻辑检查包括线网类型检查、线网前级信号源检查和线网后级信号漏检查。线网类型包括GND线网、VCC线网和信号线网。
线网逻辑检查具体步骤如下：
(1.1)首先进行线网类型检查：对原始用户电路的所有内部信号进行遍历，判断信号类型，当信号表明线网类型为GND线网或VCC线网时，忽略该线网，当为信号线网时，转步骤(1.2)；
(1.2)进行线网前级信号源检查和线网后级信号漏检查；将同时满足线网前级信号源端连接到触发器的输入端和输出端、线网后级信号漏端连接到查找表的输入端的线网存入初级目标线网列表。
下面结合附图及例子具体说明。
如图4为FPGA配置逻辑块结构示意图，配置逻辑块的结构包括G查找表101、F查找表102、进位控制逻辑1103、进位控制逻辑2104、触发器1105、触发器2106。其中G查找表包括四个输入端G1201、G2202、G3203、G4204，F查找表包括四个输入端F1205、F2206、F3207、F4208，进位控制逻辑1包含控制输入端BY209、控制输出端YB210和进位输出端COUT211，进位控制逻辑2包括控制输入端BX212、进位输入端CIN213和控制输出端XB214，触发器1包括输入端Y215和输出端YQ216，触发器2包括输入端X217和输出端XQ218。
线网前级信号源可以是配置逻辑块中进位控制逻辑1的控制输出端YB、进位控制逻辑1的进位输出端COUT、进位控制逻辑2的控制输出端XB、触发器1的输入端Y、触发器1的输出端YQ、触发器2的输入端X和触发器2的输出端XQ；线网的后级信号漏可以是配置逻辑块中G查找表的四个输入端G1～G4、F查找表四个输入端F1～F4、进位控制逻辑1的控制输入端BY、进位控制逻辑2的控制输入端BX和进位控制逻辑2的进位输入端CIN。
步骤(3)的目的是对用户电路的内部线网进行初步筛选，得到能够进行逻辑反转操作的初级目标线网列表。初级目标线网列表中的任一线网应满足如下要求：其类型不得是GND线网和VCC线网，且与该线网相连的前级信号源只能是触发器1的输入端Y、触发器1的输出端YQ、触发器2的输入端X和触发器2的输出端XQ，与该线网相连的后级信号漏只能是G查找表的四个输入端G1～G4和F查找表的四个输入端F1～F4。
(4)利用步骤(2)得到的线网信号概率数据库，对经过步骤(3)得到的筛选后的初级目标线网列表进行各线网信号概率识别，得到需要进行逻辑反转操作的终极目标线网列表。
线网信号概率识别是指依据线网信号概率数据库和目标FPGA内部线网逻辑特性，对初级目标线网进行筛选得到终极目标线网的过程。其实现过程为：当目标FPGA的内部节点发生翻转，逻辑值为高的内部线网占据大多数时，将初级目标线网列表中信号概率Pi≤0.5的线网纳入终极目标线网列表；当目标FPGA的内部节点发生翻转，逻辑值为低的内部线网占据大多数时，将初级线网列表中信号概率Pi>0.5的线网纳入终极目标线网列表。
其中目标FPGA内部线网逻辑特性只与该种FPGA的硬件架构有关，与其中的实现的何种用户电路无关；目标FPGA内部线网逻辑特性可由故障注入的方法获得。
(5)利用步骤(4)得到的终极目标线网列表，对用户电路中各目标线网进行前级扇出逻辑反转操作。
前级扇出逻辑反转是指将与目标线网相连的前级信号源的逻辑值翻转，实现过程为修正前级信号源前端的查找表中的真值表，如图5所示，只需将前级信号源前端的查找表中真值表的输出逻辑值全部取反。
(6)利用步骤(4)得到的终极目标线网列表，对用户电路中各目标线网进行后级扇入逻辑调整操作，从而完成所有目标线网的逻辑反转，得到优化后的用户电路。
后级扇入逻辑调整是指将与目标线网相连的后级信号漏的逻辑值翻转，实现过程为修正后级信号漏后端的查找表中的真值表，只需根据后级信号漏后端的查找表输入端的位置对真值表的输出逻辑值进行相应位置调换：假设查找表具有N个输入端，N≥3；目标线网的后级信号漏连接到查找表第i个输入端，0≤i≤N-1；则将查找表中的真值表以2i为一组进行相邻逻辑对换。
如图6所示，当目标线网的后级信号漏连接到查找表第0个输入端，则将查找表中的真值表以1为一组进行相邻逻辑对换，具体参见图6右半部分示意；
当目标线网的后级信号漏连接到查找表第2个输入端，则将查找表中的真值表以4为一组进行相邻逻辑对换，具体参见图7右半部分示意；
本发明通过上述六个步骤将用户电路中所有目标线网进行逻辑反转操作，任一目标线网的信号概率由Pi改变为1–Pi，这使得经优化后的用户电路中所有线网的信号概率与目标FPGA内部线网的逻辑特性保持一致，也意味着用户电路的某个线网由于外界干扰发生节点反转时的逻辑值有更大的几率与目标FPGA绝大多数内部线网的逻辑值保持一致，从而保证用户电路的功能有更大的概率不出错，FPGA中用户电路的可靠性得到提高，并且不增加额外的电路资源开销。
选取5个国际通用的MCNC测试基准电路，利用本发明提出的一种基于信号概率的FPGA用户电路逻辑反转优化方法，对这5个测试基准电路进行逻辑优化，采用地面辐照试验的方式对本方法进行效果验证，结果表明经逻辑优化后的电路功能错误数比优化前的电路功能错误数减少15％。
本发明未详细描述的内容为本领域技术人员公知技术。

Claims (8)

1.一种基于信号概率的FPGA用户电路逻辑反转优化方法，所述的FPGA用户电路为以查找表和触发器为基础实现的电路；其特征在于包括如下步骤：
(1)对FPGA中的原始用户电路施加仿真激励进行仿真，得到仿真输出结果；同时对FPGA中的原始用户电路进行线网逻辑检查，得到符合逻辑反转要求的初级目标线网列表；
(2)根据步骤(1)得到的后仿真输出结果，计算用户电路各线网i的信号概率Pi；
(3)根据FPGA中的原始用户电路的线网逻辑特性，结合步骤(2)中的信号概率Pi，对初级目标线网列表进行各线网信号概率识别，得到需要进行逻辑反转操作的终极目标线网列表；
(4)对终极目标线网列表中的目标线网进行前级扇出逻辑反转操作和后级扇入逻辑调整操作，得到优化后的用户电路。
2.根据权利要求1所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：所述的线网逻辑检查具体步骤如下：
(1.1)首先进行线网类型检查：对原始用户电路的所有内部信号进行遍历，判断信号类型，当信号表明线网类型为GND线网或VCC线网时，忽略该线网，当为信号线网时，转步骤(1.2)；
(1.2)进行线网前级信号源检查和线网后级信号漏检查；将同时满足线网前级信号源端连接到触发器的输入端和输出端、线网后级信号漏端连接到查找表的输入端的线网存入初级目标线网列表。
3.根据权利要求1所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：所述用户电路各线网i的信号概率Pi是指线网逻辑值为1的时间在整个仿真周期中所占的比例，其中0≤Pi≤1。
4.根据权利要求1所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：所述FPGA中的原始用户电路的线网逻辑特性由故障注入的方法获得，当FPGA中的原始用户电路的内部节点发生翻转，逻辑值为1的内部线网占据大多数时，将初级目标线网列表中信号概率Pi≤0.5的线网纳入终极目标线网列表；当FPGA中的原始用户电路的内部节点发生翻转，逻辑值为0的内部线网占据大多数时，将初级线网列表中信号概率Pi>0.5的线网纳入终极目标线网列表。
5.根据权利要求1所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：所述步骤(4)中的前级扇出逻辑反转操作是指将与目标线网相连的前级信号源的逻辑值翻转，实现过程为修正前级信号源前端的查找表中的真值表。
6.根据权利要求5所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：修正前级信号源前端的查找表中的真值表为将真值表中的输出逻辑值取反。
7.根据权利要求1所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：所述步骤(4)中的后级扇入逻辑调整操作是指将与目标线网相连的后级信号漏的逻辑值翻转，实现过程为修正后级信号漏后端的查找表中的真值表。
8.根据权利要求7所述的一种基于信号概率的FPGA用户电路逻辑反转优化方法，其特征在于：假设查找表具有N个输入端，N≥3；目标线网的后级信号漏连接到查找表的第i个输入端，0≤i≤N-1；则将查找表中的真值表以2i为一组进行相邻逻辑对换。
CN201610053354.1A 2016-01-26 2016-01-26 一种基于信号概率的fpga用户电路逻辑反转优化方法 Active CN105656474B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610053354.1A CN105656474B (zh) 2016-01-26 2016-01-26 一种基于信号概率的fpga用户电路逻辑反转优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610053354.1A CN105656474B (zh) 2016-01-26 2016-01-26 一种基于信号概率的fpga用户电路逻辑反转优化方法

Publications (2)

Publication Number Publication Date
CN105656474A true CN105656474A (zh) 2016-06-08
CN105656474B CN105656474B (zh) 2018-12-21

Family

ID=56484345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610053354.1A Active CN105656474B (zh) 2016-01-26 2016-01-26 一种基于信号概率的fpga用户电路逻辑反转优化方法

Country Status (1)

Country Link
CN (1) CN105656474B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111177991A (zh) * 2019-12-27 2020-05-19 广东高云半导体科技股份有限公司 Fpga逻辑综合中实现扇出优化的方法及装置、系统
CN112818618A (zh) * 2021-02-01 2021-05-18 上海电力大学 一种基于信号概率的近似计算电路可靠度评估方法
CN114859218A (zh) * 2022-03-16 2022-08-05 厦门智多晶科技有限公司 一种fpga芯片中查找表的检测电路及检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224727A1 (en) * 2004-02-13 2008-09-18 Ingrid Verbauwhede Logic System for Dpa and/or Side Channel Attach Resistance
CN101515312A (zh) * 2008-12-03 2009-08-26 复旦大学 一种现场可编程器件fpga逻辑单元模型及其通用装箱算法
CN101895276A (zh) * 2005-09-22 2010-11-24 富士通半导体股份有限公司 信号传输电路、包括该信号传输电路的半导体器件
CN104215893A (zh) * 2014-08-28 2014-12-17 上海电力学院 基于信号概率的电路可靠性评估方法
CN104239616A (zh) * 2014-09-02 2014-12-24 工业和信息化部电子第五研究所 集成电路的设计方法及硬件木马检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224727A1 (en) * 2004-02-13 2008-09-18 Ingrid Verbauwhede Logic System for Dpa and/or Side Channel Attach Resistance
CN101895276A (zh) * 2005-09-22 2010-11-24 富士通半导体股份有限公司 信号传输电路、包括该信号传输电路的半导体器件
CN101515312A (zh) * 2008-12-03 2009-08-26 复旦大学 一种现场可编程器件fpga逻辑单元模型及其通用装箱算法
CN104215893A (zh) * 2014-08-28 2014-12-17 上海电力学院 基于信号概率的电路可靠性评估方法
CN104239616A (zh) * 2014-09-02 2014-12-24 工业和信息化部电子第五研究所 集成电路的设计方法及硬件木马检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
袁超: "一种混合信号SoC中模数转换器的内建自测试方案", 《微电子学与计算机》 *
闫爱斌等: "基于故障概率的组合电路软错误率分析", 《电子测量与仪器学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111177991A (zh) * 2019-12-27 2020-05-19 广东高云半导体科技股份有限公司 Fpga逻辑综合中实现扇出优化的方法及装置、系统
CN112818618A (zh) * 2021-02-01 2021-05-18 上海电力大学 一种基于信号概率的近似计算电路可靠度评估方法
CN114859218A (zh) * 2022-03-16 2022-08-05 厦门智多晶科技有限公司 一种fpga芯片中查找表的检测电路及检测方法
CN114859218B (zh) * 2022-03-16 2023-06-23 厦门智多晶科技有限公司 一种fpga芯片中查找表的检测电路及检测方法

Also Published As

Publication number Publication date
CN105656474B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN102054056B (zh) 一种现场可编程门阵列的抗辐射性能快速模拟方法
CN1841389A (zh) 产生等效的现场可编程门阵列和结构化专用集成电路的方法
CN100588982C (zh) 现场可编程门阵列可配置逻辑块验证方法及系统
CN103207941A (zh) 集成电路供电网络全参数模型下瞬态分析方法及系统
CN105656474A (zh) 一种基于信号概率的fpga用户电路逻辑反转优化方法
CN106202761A (zh) 用于大容量fpga电路功能仿真的最优网表的生成方法
CN102567122A (zh) 多仿真验证平台下的处理器参考模型的通信接口方法
CN104268253B (zh) 一种基于查找表配置位统计的部分三模冗余方法
US6484292B1 (en) Incremental logic synthesis system for revisions of logic circuit designs
CN1510737A (zh) 模拟和射频集成电路的物理设计方法
CN105573855A (zh) 一种用于故障树决策图分析的模块化事件排序方法
CN107944183B (zh) Fpga顶层网表的创建方法、装置、计算机设备及介质
CN104348479A (zh) 现场可编程逻辑门阵列芯片布局优化方法
CN104615837A (zh) 一种fpga的物理实现方法及装置
US8904318B1 (en) Method and apparatus for performing optimization using don't care states
Ku et al. Testing reliability techniques for SoCs with fault tolerant CGRA by using live FPGA fault injection
WO2023150019A1 (en) Memory instance reconfiguration using super leaf cells
CN101702184A (zh) 动态可重构总线宏结构
WO2022115757A1 (en) Poly-bit cells
Vasilyev et al. The simulated annealing based logical resynthesis method for lut-based FPGAs
CN105070669A (zh) 逻辑门电路及cmos数字电路总剂量效应敏感性的分析方法
Ding et al. A mathematical programming method for constructing the shortest interconnection VLSI arrays
Zhang et al. A fast HDL model for full-custom FPGA verification
CN112134557B (zh) 基于脉冲锁存器时序监测的宽电压自适应调节系统及方法
US20180330014A1 (en) Systems and methods for disjoint character set report merging

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant