CN1510737A - 模拟和射频集成电路的物理设计方法 - Google Patents

模拟和射频集成电路的物理设计方法 Download PDF

Info

Publication number
CN1510737A
CN1510737A CNA021581835A CN02158183A CN1510737A CN 1510737 A CN1510737 A CN 1510737A CN A021581835 A CNA021581835 A CN A021581835A CN 02158183 A CN02158183 A CN 02158183A CN 1510737 A CN1510737 A CN 1510737A
Authority
CN
China
Prior art keywords
physical
circuit
layout
wiring
physical layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA021581835A
Other languages
English (en)
Inventor
张鹏飞
张锡盛
吴玉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AIKESAILI MICROELECTRONICS TECHNOLOGY Co Ltd BEIJING
Original Assignee
AIKESAILI MICROELECTRONICS TECHNOLOGY Co Ltd BEIJING
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AIKESAILI MICROELECTRONICS TECHNOLOGY Co Ltd BEIJING filed Critical AIKESAILI MICROELECTRONICS TECHNOLOGY Co Ltd BEIJING
Priority to CNA021581835A priority Critical patent/CN1510737A/zh
Publication of CN1510737A publication Critical patent/CN1510737A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及模拟和射频集成电路的物理版图自动生成、版图电路提取、版图电路验证和版图错误的定位方法技术领域。目的在于:使模拟和射频集成电路的物理版图设计尽可能地自动化,避免通过手工分析给出约束条件,避免布图—提取—验证过程循环。本发明包括下述步骤:物理版图单元的生成,物理版图布局,物理版图布线,物理版图验证,物理版图错误自动定位。本发明采用集成的物理版图单元生成器和物理版图库接口提供物理版图单元;采用基于信号流的布图技术使版图性能和面积最优;自动调整版图寄生参数提取精度加快提取速度;使用宏模型提高电路仿真速度和容量;采用仿真比较技术定位版图错误。

Description

模拟和射频集成电路的物理设计方法
技术领域
本发明涉及一种模拟和射频集成电路的物理设计方法,更具体地说,本发明涉及模拟和射频集成电路的电路单元物理版图的自动生成、电路物理版图自动生成、版图电路快速提取、版图电路快速验证和版图错误的定位方法。
技术背景
集成电路的物理版图设计是整个集成电路设计流程的重要一环,它左右着整个集成电路产品的设计成本,物理版图设计效率的提高可以缩短集成电路产品的上市时间,降低设计成本和市场风险,而提高物理版图设计效率的重要手段是物理版图设计自动化。因此,为了降低集成电路的设计成本和市场风险,集成电路物理版图设计自动化一直是业界所追寻的目标,因为数字集成电路的基本门电路结构比较简单而且比较规则,版图寄生效应对电路性能的影响相对比较小,其物理版图设计也比较简单和规则,因此也就容易实现其物理版图设计自动化,目前数字集成电路电路的物理版图设计自动化技术已经比较成熟,而且已经大规模地应用于实际的设计流程之中,这明显提高了数字集成电路的物理版图设计效率;与数字集成电路相比,模拟和射频集成电路其结构千变万化,物理版图寄生效应对电路的性能影响很大,其物理版图设计需要考虑器件匹配、功能块匹配、器件对称、功能块对称、连接匹配、连接对称等众多的要求方能确保电路的性能满足设计要求,因此模拟和射频集成电路物理版图设计自动化非常困难,至今模拟和射频集成电路的物理版图设计自动化技术尚处于探索阶段,还未出现成熟的自动设计方法。集成电路设计正在向芯片电路系统方向发展,纯数字集成电路系统设计越来越少,目前的集成电路产品设计有60%以上涉及到模拟和射频电路,而且模拟和射频电路的物理版图设计效率低下严重制约了整个集成电路产品的上市时间。
目前模拟和射频集成电路的物理版图设计主要是手工设计,需要耗费大量的时间,设计质量严重依赖于物理版图设计人员的经验,而且容易出错,严重制约了集成电路的设计效率的提高。尽管现在也有一些模拟和射频集成电路物理设计综合工具,它们本质上是基于约束条件驱动的自动物理综合,但约束条件的给出完全依赖于版图设计人员的经验,对于设计经验较少的工程师很难正确给出完整的布图限制条件,而且这类工具仅能支持有限的简单约束条件,从设计效率上讲,并没有明显提高。另外,这类自动设计工具在仅知道一些基本的模拟和射频电路单元的最优布图解但不知道整个模拟和射频集成电路的最优物理布图解的情况下依靠计算机的计算能力以试探的形式在无数的可能组合中试图找到最优的物理布图解,结果必然是自动设计的速度慢,只能处理一些规模很小的模拟和射频集成电路的物理综合,对规模比较大结构比较复杂的模拟和射频电路就显得无能为力。
发明内容
本发明目的在于:提供一种模拟和射频集成电路的物理设计方法,使模拟和射频集成电路的物理版图设计尽可能地自动化,避免通过手工分析给出约束条件,避免布图-提取-验证过程循环。
本发明的另一个目的是:电路设计布局布线速度快,整个模拟和射频集成电路的物理布图的一次成功率很高,布局布线的迭代次数很少。
本发明是这样实现的:提供一种模拟和射频集成电路的物理设计方法,包括下述步骤:①物理版图单元的生成,②物理版图的布局,③物理版图的布线,④物理版图的验证,⑤物理版图错误自动定位。
所述的步骤①物理版图单元的生成包括:集成的物理版图单元的生成,基本单元电路物理版图库接口。
所述的步骤②物理版图的布局步骤包括:基于信号流的信号电路的物理版图布局,填空补缺式的偏置电路的物理版图布局。
所述的步骤③物理版图的布线步骤包括:信号电路的物理版图布线,偏置电路的物理版图布线。
所述步骤④物理版图验证其步骤包括:物理版图的寄生参数提取,物理版图电路的仿真。
所述的物理版图布局方法和物理版图布线方法,还可以包括集成的在线寄生参数提取。
所述的步骤③物理版图的布线,其中的信号电路的布线包括下述步骤:
1)关键信号路径的布线;
2)匹配关键信号路径的布线;
3)拉链单元有关的布线。
所述的步骤③物理版图的布线,其中的偏置电路的布线包括下述步骤:
1)偏置电路和信号电路之间的物理连接布线,
2)关键单元之间的物理连接布线,
3)关键单元和一般单元之间的物理连接布线,
4)一般单元之间的物理连接布线,
5)一般单元和非关键元件之间的物理连接布线,
6)非关键元件之间的物理连接布线。
所述的物理版图寄生参数提取方法包括:根据对应单元的重要性和对应电学连接的重要性自动调整版图寄生参数的提取精度。
所述的物理版图仿真包括:1)对非关键部分分块仿真;2)以若干等效宏模型替换非关键部分完成对整个电路的仿真。
所述的步骤⑤物理版图错误自动定位方法包括:以仿真的形式甄别工作点与原电路不同的物理连接;根据对电路单元的仿真和物理版图单元的仿真指出错误的单元位置;根据对提取出的版图电路物理连接寄生参数的调整并进行仿真指出寄生参数不合格的连接。
本发明采用集成的物理版图单元生成器根据电路分析结果自动生成基本单元电路的物理版图单元,物理版图单元自动生成解决基本单元内部的布图限制要求;提供单元电路的物理版图库接口支持,可以直接调用已有的版图单元,实现版图设计复用。作为人机接口能够充分结合人机优势,以设计人员的智慧弥补程序功能的不足;信号电路的布局和偏置电路布局分开进行,优先满足关键信号路径的布局,按照关键信号的流动方向将关键信号路径细分为横向分支和纵向分支,横向分支上的单元横向排放,纵向分支上的单元纵向排放,以实现关键信号路径的最优布局,关键信号路径之间的匹配在布局时反映为物理版图单元的轴对称或复制移动,偏置电路的布局以填空补缺的形式利用信号电路布局留下的空档安排偏置电路中的物理版图单元,实现对面积的优化;信号电路的布线和偏置电路的布线分开进行,确保关键信号路径上的物理连线寄生效应最小,满足连接之间的匹配、对称等要求,实现关键信号路径的最优布线,偏置电路的布线同样以填空补缺的形式实现对面积的优化;集成的在线寄生参数提取功能在信号电路布局和布线时快速准确地计算候选布局和布线的寄生效应,确保每一次的优化结果都是可以接受的,避免或减少由于寄生效应估算不准确引起的设计迭代,布线时根据线网所要承载的电流大小和允许的最大寄生电容和电阻确定连线的宽度,避免因电流密度过大而导致的电迁移引起潜在的不可靠性;引入拉链单元这一概念,有效地实现邻接电路功能块以及关键单元电路的连接;根据版图单元的重要性和电路连接对电路性能影响的重要性,自动调整对各个版图单元和各个连接的寄生参数提取精度,可以确保关键单元和关键线网的提取精度,同时又可以提高对版图寄生参数的提取速度;版图电路验证对偏置电路和信号电路单独进行仿真,信号电路仿真时偏置电路以行为模型的形式出现在仿真电路网表中,加速版图电路的验证;物理版图错误自动定位机制,对单元错误、物理连接寄生参数过大等错误进行定位,定位结果控制增量式的布局布线优化,直至最后的布图结果满足设计要求。由于预先知道整个模拟和射频集成电路的最优物理布图解至少是预先知道模拟和射频集成电路关键部分的最优物理布图解,因此布局布线速度快,且整个模拟和射频集成电路的物理布图的一次成功率很高,布局布线的迭代次数很少。
针对模拟和射频集成电路的物理版图手工设计效率低下、自动生成物理版图前必须手工进行复杂的约束条件分析和不知道最优物理版图解的组合尝试,本发明探索出一条与之不同的模拟和射频集成电路物理设计方法,它最大限度地支持设计自动化,但又很好地利用了设计人员的手工设计优势。在进行模拟和射频集成电路物理设计时,电路的性能尤其是关键信号有关的电路性能的优化是最重要的,面积的优化是次要的,实现电路性能最优的最佳物理布图是按关键信号的流动进行布局布线。由于预先知道整个模拟和射频集成电路的最优物理布图解至少是预先知道模拟和射频集成电路关键部分的最优物理布图解,因此布局布线速度快,且整个模拟和射频集成电路的物理布图的一次成功率很高。
附图说明
图1是本发明的流程图
图2是物理版图单元库接口示意图
图3是物理版图单元的自动生成流程图
图4是模拟和射频电路的布局流程图
图5是信号电路的布局流程图
图6是信号电路的布局示意图
图7是偏置电路的物理单元布局流程图
图8是模拟和射频电路的布线流程图
图9是信号电路的布线流程图
图10是偏置电路的布线流程图
图11是物理版图的验证流程图
图12是物理版图的错误定位流程图
具体实施方式
下面结合下述非限定性实施例和附图对本发明做进一步说明。
从图1可以看出模拟和射频集成电路的物理设计方法的步骤包括:①物理版图单元的生成,②物理版图的布局,③物理版图的布线,④物理版图的验证,⑤物理版图错误的自动定位。
其中步骤①物理版图单元生成这一步提供后续布图所必须的各单元电路所必须的物理版图单元;步骤②物理版图的布局主要是根据电路分析所得到的布图要求对前面提供的物理版图单元进行精确的位置排放;步骤③物理版图布线主要是根据电路分析所得到的布图要求在前面提供的物理布局结果中将版图单元之间用金属线连接起来;步骤④物理版图验证评估物理版图设计是否符合要求;步骤⑤物理版图错误定位指出其中的错误所在位置,以便进行增量式的物理版图优化调整。
模拟和射频集成电路的物理设计方法中的物理版图单元的生成包括:1)集成的物理版图单元的生成;2)基本单元电路物理版图库。
基本单元电路物理版图库提供基本单元电路的物理版图单元、关键元件的物理版图单元和复杂电路单元的物理版图单元,这些物理版图单元可以是设计人员自己手工设计的,软件工具自动生成的,从以前的设计中继承过来的,或来自第三方。程序在物理版图单元产生阶段,根据电路分析结果通过传递基本单元电路名、单元参数给物理版图数据库接口,获取所要的物理版图单元,见附图2。与临时由软件工具自动生成物理版图相比,基本单元电路物理版图库可以缩短准备物理版图单元的时间,可以提供更好的物理版图单元,可以充分利用以前的设计成果,可以利用第三方的相关设计,还可以将设计人员的智慧和计算机的快速处理能力完美地结合在一起,弥补了程序自动生成物理版图单元时的不足,为后续的布图提供最佳的物理版图单元。
集成的物理版图单元生成器,可以根据参数要求自动生成各类基本单元电路的物理版图单元,这些基本单元电路包括:共栅结构;共源结构;源随器;共发共基放大结构;差分对;基本放大级等等。
为了生成高质量的物理版图单元,集成的物理版图单元生成工具由若干种类的物理单元生成模块组成,每一模块专门用于一类版图单元的生成,其流程见附图3,其步骤如下,1)初始物理版图单元的生成,2)物理版图单元的验证,3)物理版图调整。
集成的版图单元生成器生成单模块晶体管、双模块晶体管、带有伪单元的单模块晶体管或伪晶体管,全面控制晶体管端口和连线以及根据应用控制晶体管内连线之间的寄生耦合电容。折叠晶体管版图,共享扩散区,降低扩散区和衬底之间的寄生电容。基本电路单元内的匹配,由器件版图生成工具控制,在生成差分对的物理版图时,器件版图生成工具考虑工艺梯度效应、各向异性效应以及边界效应以交替排列或共重心的配置排列方法,有效地降低了芯片上参数线性变化引起的失配,更好地实现基本电路单元的匹配。差分对、电流源内部匹配就是通过它实现的。尽管如此,集成的物理版图单元生成器并不能提供所有要求的物理版图单元,这可以通过物理版图单元库得到弥补,因为关键电路单元的物理版图可以由物理版图设计人员手工设计而成,并通过库的接口提供给后续的布局模块。
在模拟和射频电路设计中,电路元件可分为两大部分,一部分是关键信号所经过的节点及其连接的电路元件,主要处理关键信号的放大、滤波等,我们称这部分电路为信号电路;其余部分则被称为偏置电路,主要作用是控制和设定直流工作点。由于偏置电路仅仅是控制和设定电路的直流工作点,寄生效应对偏置电路的功能影响甚微,而信号电路则不然,单元之间的失配、功能块之间的失配、关键信号路径之间的失配、连接线之间的失配、连接线的寄生效应均有可能对电路的性能有比较明显的影响。这就需要对偏置电路和信号电路采取不同的布局布线方法,由于偏置电路的容差性能比较强,因此优先信号电路的布图,偏置电路的布图则居于次席。
模拟和射频集成电路的物理设计方法中的物理版图的布局流程见附图4,其步骤包括:1)信号电路的物理版图布局,2)偏置电路的物理版图布局。
信号电路的物理版图布局:在模拟和射频电路的物理版图设计中性能的优化是第一位的,面积的优化是第二位的,尽管性能优化和面积优化有时并不矛盾,但对于信号电路的布图更强调性能优化。因此如附图5所示,信号电路的物理布图包括如下步骤:1)关键信号路径的布局,2)匹配关键信号路径的布局,3)拉链单元的布局。
在模拟和射频集成电路中,输入端的关键模拟信号所经过的元件和节点之集合称为关键路径,自动物理综合工具,所接收的是层次化的、已经标识了关键信号路径的电路网表。关键信号路径各部分细分为纵向分支和横向分支,横向分支从输入到输出,纵向分支为至正电源的纵向上分支和至地(或负电源)的纵向下分支。关键信号路径布局时输入端在左,输出在右,属于横向分支的单元按连接关系从左到右的顺序排列,属于纵向上分支单元的纵向向上排列,属于纵向下分支的单元纵向向下排列,这样可以确保关键信号路径上的连接寄生效应最小,电路性能最佳。需要说明的是若在横向分支上要经过拉链单元,则需要在对应的位置上保留关键信号路径之间共享的拉链单元的宽度为后续的拉链单元布局留下空间。
匹配关键信号路径的布局方法是在完成第一关键信号路径的布局之后在其下方依据
一条可能的最近横向对称轴实施镜像操作,即实现了匹配关键信号路径的布局。
拉链单元的布局是将拉链单元放在关键信号路径布局时为拉链单元预留的位置上,拉链单元的横向对称轴与匹配关键信号路径的横向对称轴重叠。
附图6是信号电路的布局示意图。
在模拟和射频集成电路的物理设计中,关键信号路径上的元件和节点对应的物理连接最为重要,因为它们对电路的性能影响最大,而偏置电路,尤其是其中的非关键电路部分对电路性能的影响则居于次要地位,模拟和射频集成电路的物理版图设计既要满足对性能的需要,又要尽可能地减小芯片的面积,本发明的主要思想是在顺序上先进行对关键路径的布图,满足对性能的需要后进行对偏置电路的布图,以非关键部分作为填充单元对在空闲空间进行布图,从而达到减小芯片面积的目的。
偏置电路的物理版图布局:在模拟和射频集成电路中偏置电路部分主要是控制和设定信号电路的工作点,偏置电路在不影响信号电路工作点的情况下对信号电路的性能的影响甚微,可以忽略。因此偏置电路的布局要求比较低,优先兼顾其中的一些关键物理版图单元的布局,其中的非关键元件则充当填空补缺的角色,从而实现面积优化。偏置电路的物理版图布局模块流程图见附图7,其主要步骤包括:1)偏置电路的关键单元布局,2)偏置电路的一般单元布局,3)偏置电路的非关键元件布局。
偏置电路的关键单元主要是基本的电流镜、电流源电路及其变形,它们之所以关键是因为它们直接决定信号电路的工作点,而决定电流镜和电流源电路性能的是组成元件的参数及其中的元件匹配性。
偏置电路的非关键元件主要是数字信号驱动其栅极的场效应晶体管和连接成电容工作的场效应晶体管。前者用于控制电流镜、电流源是否正常工作,向信号电路提供偏置,其主要问题是驱动能力而非响应速度;后者用于对电流镜、电流源为信号电路提供的偏置信号,进行简单的去耦消除偏置信号上的毛刺,避免因偏置信号上的微小的杂散波动影响信号电路的工作,只需保持一定的电容量即可满足要求,而电容值的大小由晶体管的尺寸决定,其物理尺寸一般比电流镜、电流源中的晶体管物理尺寸大,连线的寄生效应对电容值的影响比较小,电容值的改变对偏置信号的影响甚微。据此将这类非关键元件的布局放在最后,这些元件的物理版图可以根据前面留空的情况而调整,只需保持和原来相等的栅宽和栅长即可。
偏置电路中除了关键单元和非关键元件之外还可能存在另外一些单元或元件,本发明统称它们为一般单元,寄生效应作用与其上对偏置电路性能的影响介于关键单元和非关键元件之间,因此在对偏置电路布局时,将一般单元的布局置于关键单元的布局和非关键元件的布局之间。
显然,偏置电路的布局主要体现了优化面积的思想,同时又兼顾了其关键单元对偏置电路性能的影响。
模拟和射频集成电路的物理设计方法中的物理版图的布线模块主要功能是:在实现物理版图的布局之后根据电路网表所提供的电学连接关系、连接的类型,在遵守版图几何设计规则和电学设计规则的前提条件下,实现物理版图单元之间的物理连接,以满足限制条件和对性能的需要。在集成电路的多层布线资源中,最高布线层的寄生方块电阻最低而单位寄生电容最大,最低布线层寄生方块电阻最高而单位寄生电容最小,因此电源和地的物理连接线尽量的安排在最高布线层和次最高布线层;而关键的局部物理连接尤其是信号路径上的局部连接对最大寄生电阻和最大寄生电容的要求很高,原则上占用最低布线层,这样一来可以确保连线的寄生电阻最小,虽然最低布线层的单位寄生电容比较大,但由于局部布线的长度很短,因此连线的寄生电容值也就很小,只要实际连线的寄生电阻和寄生电容均小于所允许的最大寄生电阻和寄生电容,连接即为可以接受的连接;对于连接点之间距离比较大的,尽可能地占用高布线层,以保证较低的连线寄生电阻。由于物理寄生效应对信号电路的性能影响很大,对偏置电路的性能影响很小,因此信号电路对物理连接线有很严格的寄生限制条件,而偏置电路对物理连接的寄生限制条件则比较宽松,所以在布线时依然优先进行信号电路的布线,然后进行偏置电路的布线。另外,可靠性设计是模拟和射频集成电路物理版图设计的一个重要方面,它关系到电路长期稳定性,布线时根据工艺允许的最大电流密度和电路仿真的直流分析结果,调整每一个模块内部的线宽和模块之间的连线宽度,有效地防止大电流密度下电迁移导致电路开路。此外,还必须根据可靠性设计规则,增加连线的接触孔,以降低接触电阻。
模拟和射频电路的物理布线流程见附图8,其步骤包括:1)信号电路的物理版图布线,2)偏置电路的物理版图布线。
对信号电路和偏置电路的布线策略是层次化布线,优先进行功能块内部的布线,部分布线已经反映在物理版图单元内部,然后进行功能块之间的布线,并依据连接的重要性或权重确定布线顺序。布线时采用变栅格布线技术,即为了便于布线将物理版图空间划分成若干栅格,各层的金属连接线和通孔的位置均在栅格上,物理布线过程就简化为填充栅格的过程。物理连接线的宽度取决于静态工作时该线网上通过的最大电流值,即直流工作电流。
信号电路的物理版图布线流程图见附图9,它包括如下步骤:1)关键信号路径上的布线,2)匹配关键信号路径的布线,3)拉链单元有关的布线。
关键信号路径上的物理连接布线步骤包括:1)横向分支上的物理连接布线,2)纵向分支上的物理连接布线。
匹配关键信号路径的物理连接布线主要是:基于匹配信号路径之间的横向对称轴镜像第一关键信号路径所对应的物理连接布线;对于信号路径相同,但不是轴对称,而是简单的复制到另一位置的关键信号路径,在布线时根据布局时复制信号路径时的坐标变化关系,复制第一关键信号路径所对应的物理连接布线即可。
拉链单元有关的布线主要解决与拉链单元有关的物理连接的布线问题,拉链单元本质上就是关键信号路径上的物理版图单元,只是因为它为两个或多个关键信号路径所共享,与它有关的物理连接略有特别之处,对匹配关键信号路径之间共享的拉链单元需要考虑其中同一线网在实现物理连接时到匹配路径上目标连接点之间的物理连接必须精确匹配,即物理图形的精确匹配,其余相同。
偏置电路的物理版图布线如图10所示,包括如下步骤:1)偏置电路和信号电路之间的物理连接布线,2)关键单元之间的物理连接布线,3)关键单元和一般单元之间的物理连接布线,4)一般单元之间的物理连接布线,5)一般单元和非关键元件之间的物理连接布线,6)非关键元件之间的物理连接布线。
经过上述分解之后,布线过程细化为在栅格网上搜索连接两栅格的格点集合的过程,这可以在基本的电子设计自动化参考书中找到其实现方法。
模拟和集成电路的物理版图生成之后必须进行版图验证,只有在版图验证确认设计成功之后方可认为物理版图设计满足设计要求。物理版图验证一般包括几何设计规则检查、电学设计规则检查和电路的后仿真,由于我们是自动物理版图综合,综合的同时就已经考虑了几何设计规则和电学设计规则,因此物理版图验证就主要是电路的后仿真,该模块的流程见附图11,其步骤包括:1)物理版图的寄生参数提取,2)物理版图电路的仿真。
物理版图的寄生参数提取主要是提取版图单元的寄生效应和物理连接的寄生效应,物理版图电路的仿真主要是利用仿真工具验证从物理版图中提取出来含有寄生参数的电路,物理版图电路的仿真主要是通过仿真的手段确定物理设计是否符合设计要求。
物理版图寄生参数提取流程与经典的物理版图寄生参数提取工具流程一样,其不同之处在于根据该版图单元或物理连接在电路中的重要性或权重自动调整寄生参数的提取精度,对匹配的版图单元或连接仅提取一次,而对应的版图单元或物理连接仅需复制其寄生参数即可,从而加快寄生参数的提取速度同时又不损失对整个电路寄生参数的提取精度。
物理版图电路的仿真关键是先进的电路仿真技术,目前电路仿真器技术已经很成熟,速度很快,容量很大,但随着模拟和射频电路规模的不断增大,需要速度更快、容量更大的电路仿真器。一方面,我们继承了已有的电路仿真技术,另外一方面摸索了一些改进方法,这包括:1)对非关键部分分块仿真;2)以若干等效宏模型替换非关键部分完成对整个电路的仿真。这样做既可以加快仿真速度,又可以提高对大规模电路的处理能力。
物理版图错误定位:在物理版图仿真发现物理设计不符合设计要求的情况下,需要对错误进行定位,物理版图的错误定位所报错误不包括与几何设计规则和电学规则有关的错误,因为这些错误可以由成熟的设计规则检查器和电学规则检查器完成,物理版图错误定位模块主要是检测物理单元的错误和连接寄生参数过大的错误,其流程图见附图12,主要步骤包括:1)根据电路工作点的比较发现工作点不同的物理连接;2)根据电路工作点的不同找出可能的错误单元并通过原电路单元的仿真和物理版图单元的仿真甄别出错误单元;3)根据对提取出的版图电路物理连接寄生参数的开启/关闭两种情况下的仿真结果比较甄别出寄生参数不合格的连接。
为了使物理布图更为有效,需要在进行每一种尝试时比较准确地知道潜在的寄生效应的大小,因此物理版图布局方法和物理版图布线方法还可以包括:集成的在线寄生参数提取。它与传统的寄生参数提取工具的不同之处在于:它仅提取指定范围内的寄生参数,且提取精度随版图单元和物理连接的重要性或权重自动进行调整,快速地提取每一次布图尝试所对应的寄生参数,从而确保每一次布图之后的寄生效应都在可以接收的范围之内,这点与其它布图工具完全不同,在其它物理设计流程中,版图综合时仅是估算寄生效应,并不能确保寄生效应在可接收的范围之内,仅在全部布图结束之后才利用其它寄生提取工具进行提取,再进行验证,其缺点是物理设计周期加长,集成的寄生提取工具可以有效地避免这一问题。

Claims (11)

1.一种模拟和射频集成电路的物理设计方法,其特征在于,包括下述步骤:①物理版图单元的生成;②物理版图的布局;③物理版图的布线;④物理版图的验证;⑤物理版图错误自动定位。
2.根据权利要求1所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的步骤①物理版图单元的生成包括:集成的物理版图单元的生成,基本单元电路物理版图库接口。
3.根据权利要求1所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的步骤②物理版图的布局步骤包括:基于信号流的信号电路的物理版图布局,填空补缺式的偏置电路的物理版图布局。
4.根据权利要求1所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的步骤③物理版图的布线步骤包括:信号电路的物理版图布线,偏置电路的物理版图布线。
5.根据权利要求1或2所述的模拟和射频集成电路的物理设计方法,其特征在于,所述步骤④物理版图验证其步骤包括:物理版图的寄生参数提取,物理版图电路的仿真。
6.根据权利要求3或4所述的模拟和射频集成电路的物理设计方法,其特征在于:所述的物理版图布局方法和物理版图布线方法,还可以包括集成的在线寄生参数提取。
7.根据权利要求4所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的步骤③物理版图的布线,其中的信号电路的布线包括下述步骤:
1)关键信号路径的布线;
2)匹配关键信号路径的布线;
3)拉链单元有关的布线。
8.根据权利要求4所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的步骤③物理版图的布线,其中的偏置电路的布线包括下述步骤:
1)偏置电路和信号电路之间的物理连接布线,
2)关键单元之间的物理连接布线,
3)关键单元和一般单元之间的物理连接布线,
4)一般单元之间的物理连接布线,
5)一般单元和非关键元件之间的物理连接布线,
6)非关键元件之间的物理连接布线。
9.根据权利要求5所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的物理版图寄生参数提取方法包括:根据对应单元的重要性和对应电学连接的重要性自动调整版图寄生参数的提取精度。
10.根据要求5所述的模拟和射频集成电路的物理设计方法,其特征在于,所述的物理版图仿真包括:1)对非关键部分分块仿真;2)以若干等效宏模型替换非关键部分完成对整个电路的仿真。
11.根据权利要求1所述的模拟和射频集成电路设计方法,其特征在于,所述的步骤⑤物理版图错误自动定位方法包括:以仿真的形式甄别工作点与原电路不同的物理连接;根据对电路单元的仿真和物理版图单元的仿真指出错误的单元位置;根据对提取出的版图电路物理连接寄生参数的调整并进行仿真指出寄生参数不合格的连接。
CNA021581835A 2002-12-24 2002-12-24 模拟和射频集成电路的物理设计方法 Pending CN1510737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA021581835A CN1510737A (zh) 2002-12-24 2002-12-24 模拟和射频集成电路的物理设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA021581835A CN1510737A (zh) 2002-12-24 2002-12-24 模拟和射频集成电路的物理设计方法

Publications (1)

Publication Number Publication Date
CN1510737A true CN1510737A (zh) 2004-07-07

Family

ID=34236898

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA021581835A Pending CN1510737A (zh) 2002-12-24 2002-12-24 模拟和射频集成电路的物理设计方法

Country Status (1)

Country Link
CN (1) CN1510737A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316597C (zh) * 2004-10-18 2007-05-16 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN100414551C (zh) * 2005-09-01 2008-08-27 北京中电华大电子设计有限责任公司 一种集成电路版图寄生参数的反标/分析方法
CN101789049A (zh) * 2010-03-04 2010-07-28 苏州锐调科技有限公司 集成电路器件匹配的构图方法
CN101923595A (zh) * 2010-08-25 2010-12-22 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN102109771A (zh) * 2011-01-27 2011-06-29 上海宏力半导体制造有限公司 一种半导体器件的检测方法
CN102339341A (zh) * 2010-07-26 2012-02-01 中国科学院微电子研究所 一种物理版图仿真自动控制寄生参数提取精度的方法
CN1873646B (zh) * 2005-05-31 2012-07-18 阿尔特拉公司 产生结构化专用集成电路及其物理布局的方法
CN102609587A (zh) * 2012-02-13 2012-07-25 苏州芯禾电子科技有限公司 使用三维快速电磁场仿真技术设计射频集成电路的方法
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN102955123A (zh) * 2011-08-19 2013-03-06 上海华虹Nec电子有限公司 含异方ip的客户方芯片天线效应的检查方法
CN105824679A (zh) * 2015-01-07 2016-08-03 展讯通信(上海)有限公司 一种存储器编译器版图编程系统及方法
CN107368635A (zh) * 2017-07-05 2017-11-21 上海华虹宏力半导体制造有限公司 检测低压阱区和高压阱区混接的方法
CN110442983A (zh) * 2019-08-09 2019-11-12 慧讯圆成电子科技(南通)有限公司 集成电路系统物理版图生成方法、装置、设备及存储介质
TWI707414B (zh) * 2015-12-16 2020-10-11 美商Pdf對策公司 包含啟用ncem之填充單元格之doe的積體電路
CN112560388A (zh) * 2020-12-23 2021-03-26 广东工业大学 一种版图设计中的对称布局布线方法
CN116227407A (zh) * 2022-12-23 2023-06-06 芯行纪科技有限公司 形成物理版图的模块边界的方法及相关设备
CN116306466A (zh) * 2023-05-18 2023-06-23 北京紫光青藤微系统有限公司 一种版图布局方法及版图结构
CN116776813A (zh) * 2023-08-17 2023-09-19 北京超逸达科技有限公司 集成电路制造刻蚀效应建模方法、装置、设备及存储介质

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316597C (zh) * 2004-10-18 2007-05-16 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN1873646B (zh) * 2005-05-31 2012-07-18 阿尔特拉公司 产生结构化专用集成电路及其物理布局的方法
CN100414551C (zh) * 2005-09-01 2008-08-27 北京中电华大电子设计有限责任公司 一种集成电路版图寄生参数的反标/分析方法
CN101789049B (zh) * 2010-03-04 2013-08-14 何伟 集成电路器件匹配的构图方法
CN101789049A (zh) * 2010-03-04 2010-07-28 苏州锐调科技有限公司 集成电路器件匹配的构图方法
CN102339341A (zh) * 2010-07-26 2012-02-01 中国科学院微电子研究所 一种物理版图仿真自动控制寄生参数提取精度的方法
CN102339341B (zh) * 2010-07-26 2013-07-31 中国科学院微电子研究所 一种物理版图仿真自动控制寄生参数提取精度的方法
CN101923595A (zh) * 2010-08-25 2010-12-22 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN101923595B (zh) * 2010-08-25 2012-10-24 清华大学 模拟集成电路版图寄生器件提取系统及方法
CN102109771B (zh) * 2011-01-27 2015-02-04 上海华虹宏力半导体制造有限公司 一种半导体器件的检测方法
CN102109771A (zh) * 2011-01-27 2011-06-29 上海宏力半导体制造有限公司 一种半导体器件的检测方法
CN102955123A (zh) * 2011-08-19 2013-03-06 上海华虹Nec电子有限公司 含异方ip的客户方芯片天线效应的检查方法
CN102955123B (zh) * 2011-08-19 2014-10-08 上海华虹宏力半导体制造有限公司 含异方ip的客户方芯片天线效应的检查方法
CN102609587A (zh) * 2012-02-13 2012-07-25 苏州芯禾电子科技有限公司 使用三维快速电磁场仿真技术设计射频集成电路的方法
CN102880763A (zh) * 2012-10-17 2013-01-16 上海宏力半导体制造有限公司 Ip核检测版图、版图设计系统及版图设计方法
CN105824679A (zh) * 2015-01-07 2016-08-03 展讯通信(上海)有限公司 一种存储器编译器版图编程系统及方法
TWI707414B (zh) * 2015-12-16 2020-10-11 美商Pdf對策公司 包含啟用ncem之填充單元格之doe的積體電路
CN107368635A (zh) * 2017-07-05 2017-11-21 上海华虹宏力半导体制造有限公司 检测低压阱区和高压阱区混接的方法
CN107368635B (zh) * 2017-07-05 2021-07-02 上海华虹宏力半导体制造有限公司 检测低压阱区和高压阱区混接的方法
CN110442983A (zh) * 2019-08-09 2019-11-12 慧讯圆成电子科技(南通)有限公司 集成电路系统物理版图生成方法、装置、设备及存储介质
CN112560388A (zh) * 2020-12-23 2021-03-26 广东工业大学 一种版图设计中的对称布局布线方法
CN116227407A (zh) * 2022-12-23 2023-06-06 芯行纪科技有限公司 形成物理版图的模块边界的方法及相关设备
CN116227407B (zh) * 2022-12-23 2023-09-26 芯行纪科技有限公司 形成物理版图的模块边界的方法及相关设备
CN116306466A (zh) * 2023-05-18 2023-06-23 北京紫光青藤微系统有限公司 一种版图布局方法及版图结构
CN116776813A (zh) * 2023-08-17 2023-09-19 北京超逸达科技有限公司 集成电路制造刻蚀效应建模方法、装置、设备及存储介质
CN116776813B (zh) * 2023-08-17 2023-10-27 北京超逸达科技有限公司 集成电路制造刻蚀效应建模方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN1510737A (zh) 模拟和射频集成电路的物理设计方法
US5682321A (en) Cell placement method for microelectronic integrated circuit combining clustering, cluster placement and de-clustering
US8661374B2 (en) Placement aware clock gate cloning and fanout optimization
CN1521830A (zh) 集成电路设计、验证与测试一体化的技术方法
US9443053B2 (en) System for and method of placing clock stations using variable drive-strength clock drivers built out of a smaller subset of base cells for hybrid tree-mesh clock distribution networks
US7941689B2 (en) Minimizing clock uncertainty on clock distribution networks using a multi-level de-skewing technique
CN110457849A (zh) 一种可配置的数字集成电路设计方法
CN101055606A (zh) 多时钟系统的集成电路平面布局规划方法
CN105373668A (zh) 芯片版图设计方法
Kim et al. Chiplet/interposer co-design for power delivery network optimization in heterogeneous 2.5-D ICs
CN115470747B (zh) 一种实现时序快速收敛的时钟树综合方法
CN101038602A (zh) 一种工艺参数变化下成品率驱动的时钟偏差安排方法
CN106294937A (zh) 一种基于数字样机模型的卫星布局方法
US7107200B1 (en) Method and apparatus for predicting clock skew for incomplete integrated circuit design
US6883156B1 (en) Apparatus and method for relative position annotation of standard cell components to facilitate datapath design
CN105574219B (zh) 非标准单元库逻辑单元自动布局布线的方法
CN1510733A (zh) 面向工艺移植的晶体管级集成电路优化方法
US8959470B2 (en) Integrated circuit with areas having uniform voltage drop and method therefor
KR100486274B1 (ko) 집적회로 장치 설계용 네트리스트 작성 방법
Ward et al. Structure-aware placement techniques for designs with datapaths
Minz et al. Block-level 3-D global routing with an application to 3-D packaging
CN104239590A (zh) 一种集成电路版图验证中的图形结构调整方法
US9293450B2 (en) Synthesis of complex cells
JP2001358051A (ja) 回路パターンの設計方法、露光方法及び荷電粒子ビーム露光システム
Carrig et al. A clock methodology for high-performance microprocessors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned