CN116306466A - 一种版图布局方法及版图结构 - Google Patents

Abstract

本发明公开了一种版图布局方法及版图结构，该版图布局方法可以获取版图中模块区域信息以及版图形状信息；接着，根据模块区域信息和版图形状信息在版图中划分目标数量区域；然后，根据模块区域信息和目标数量区域排布电部件模块，以生成目标版图布局。其中，在目标版图布局中，连接各电部件模块的连线最短。本申请根据模块区域信息以及版图形状信息来布局版图，将各电部件模块之间连线最短的版图作为目标版图，从而解决各模块区域中布局的电部件模块的连线较长，产生长距离绕线，增加了绕线间的寄生电阻电容等干扰因素，对芯片性能造成影响的问题。

Description

一种版图布局方法及版图结构

技术领域

本发明涉及版图布局的技术领域，尤其涉及一种版图布局方法及版图结构。

背景技术

相关技术中的电路模块的版图常常定制成规则的长方形，且模块区域总是在版图固定区域中，这样的规定方式导致各模块区域中布局的电部件模块的连线较长，产生长距离绕线，这增加了绕线间的寄生电阻电容等干扰因素，对芯片性能造成影响。

发明内容

本发明提供一种版图布局方法、版图结构、版图布局装置、及电子设备，旨在解决各模块区域中布局的电部件模块的连线较长，产生长距离绕线，这增加了绕线间的寄生电阻电容等干扰因素，对芯片性能造成影响的问题。

上述技术效果，通过如下的技术方案实现：

第一方面，本发明提供了一种版图布局方法，所述版图布局方法包括：

获取版图中模块区域信息以及所述版图形状信息；

根据所述模块区域信息和所述版图形状信息在版图中划分目标数量区域；

根据所述模块区域信息和所述目标数量区域排布电部件模块，以生成目标版图布局；

其中，在所述目标版图布局中，连接各所述电部件模块的连线最短。

可选地，所述模块区域信息包括各所述电部件模块的类型、各所述电部件模块之间的连接关系、各所述电部件模块的特性；

所述版图形状信息包括版图形状和版图尺寸；

可选地，所述根据所述模块区域信息和所述版图形状信息在版图中划分目标数量区域，包括：

根据各所述电部件模块的类型、各所述电部件模块之间的连接关系、各所述电部件模块的特性，以及所述版图形状和所述版图尺寸划分所述目标数量区域；

其中，各所述电部件模块的特性包括所述电部件模块是否可以拆分，将拆分后的部件通过通讯线相连。

可选地，所述根据所述模块区域信息和所述目标数量区域排布电部件模块，以生成目标版图布局，包括：

根据所述目标数量区域、各所述电部件模块的类型、以及各所述电部件模块的特性在所述版图中划分规划区域；

根据各所述电部件模块之间的连接关系和所述规划区域得到多个备用版图布局；

根据各所述备用版图布局和各所述电部件模块之间的连接关系得到各所述备用版图布局的连线长度；

将连线长度最小的所述备用版图布局作为所述目标版图。

可选地，所述根据各所述电部件模块之间的连接关系和所述规划区域得到多个备用版图布局，包括：

在各所述规划区域中轮询布局各所述电部件模块，得到多个不同排列组合的所述备用版图布局；

其中，将两个需要相互连接的所述电部件模块相邻布局。

可选地，所述根据各所述备用版图布局和各所述电部件模块之间的连接关系得到各所述备用版图布局的连线长度，包括：

在每一所述备用版图布局中，根据各所述电部件模块之间的连接关系，将两个需要连线的所述电部件模块进行相连；

计算每一所述备用版图布局中，两个相连的所述电部件模块的连线长度，将各连线长度相加，得到各连线长度总和；

所述将连线长度最小的所述备用版图布局作为所述目标版图，包括：

将各所述连线长度总和进行对比，得到目标连线长度，其中目标连线长度的连线长度最短；

所述目标连线长度所对应的所述备用版图布局为所述目标版图。

第二方面，本申请提供一种版图结构，所述版图结构根据第一方面任意所述的版图布局方法所得到的，所述版图结构包括第一模块区域、第二模块区域、第三模块区域、第四模块区域、第五模块区域、第六模块区域、第七模块区域、第八模块区域、第九模块区域、第十模块区域以及第十一模块区域，其中第一模块区域、所述第二模块区域和所述第七模块区域的数量均为两个；

两个所述第一模块区域分别位于版图的上侧和右侧；

两个所述第二模块区域分别紧邻所述第一模块区域；

所述第三模块区域、所述第四模块区域、以及所述第五模块区域依次相邻，并且向上紧邻一个所述第一模块区域，向右紧邻另一所述第一模块区域；

所述第六模块区域位于版图的左侧，向上紧邻所述第三模块区域，向右紧邻所述第七模块区域；

一个所述第七模块区域位于版图中间，另一个所述第七模块区域位于版图下侧，且将所述第八模块区域围在版图的中间；

所述第九模块区域、所述第十模块区域以及所述第十一模块区域位于版图的左下角，向上紧邻所述第六模块区域。

可选地，所述第一模块区域为高低压产生电路区域、所述第二模块区域为分压检测比较电路区域、所述第三模块区域为高压传输电路区域、所述第四模块区域为基准电流电压产生电路区域、所述第五模块区域为寄存器电路区域、所述第六模块区域为负压检测电路区域、所述第七模块区域为擦除检测电路区域、所述第八模块区域为时钟控制和高压控制电路区域、所述第九模块区域为高压释放电路区域、所述第十模块区域为高压测试电路区域、以及所述第十一模块区域为编程电压产生电路区域。

第三方面，本发明提供了一种版图布局装置，所述版图布局方法装置包括：

获取模块，被配置为用于获取版图中模块区域信息以及所述版图形状信息；

划分模块，被配置为用于根据所述模块区域信息和所述版图形状信息在版图中划分目标数量区域；

生成模块，被配置为用于根据所述模块区域信息和所述目标数量区域排布电部件模块，以生成目标版图布局；

其中，在所述目标版图布局中，连接各所述电部件模块的连线最短。

第四方面，本发明提供了一种电子设备，处理器；

用于存储所述处理器可执行指令的存储器；

所述处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现第一方面任意所述的方法。

本发明提供了一种版图布局方法，可以获取版图中模块区域信息以及版图形状信息；接着，根据模块区域信息和版图形状信息在版图中划分目标数量区域；然后，根据模块区域信息和目标数量区域排布电部件模块，以生成目标版图布局。其中，在目标版图布局中，连接各电部件模块的连线最短。本申请根据模块区域信息以及版图形状信息来布局版图，将各电部件模块之间连线最短的版图作为目标版图，从而解决各模块区域中布局的电部件模块的连线较长，产生长距离绕线，增加了绕线间的寄生电阻电容等干扰因素，对芯片性能造成影响的问题。

上述的非惯用的优选方式所具有的进一步效果将在下文中结合具体实施方式加以说明。

附图说明

为了更清楚地说明本发明实施例或现有的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的一种版图布局方法；

图2为本发明一实施例提供的另一种版图布局方法；

图3为本发明一实施例提供的版权结构的结构示意图；

图4为本发明一实施例提供的一种版图布局装置的结构示意图；

图5为本发明一实施例提供的一种电子设备的结构示意图。

附图符号说明：1、第一模块区域；2、第二模块区域；3、第三模块区域；4、第四模块区域；5、第五模块区域；6、第六模块区域；7、第七模块区域；8、第八模块区域；9、第九模块区域；10、第十模块区域；11、第十一模块区域。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图对本发明的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

相关技术中的电路模块的版图常常定制成规则的长方形，且模块区域总是在版图固定区域中，这样的规定方式导致各模块区域中布局的电部件模块的连线较长，产生长距离绕线，这增加了绕线间的寄生电阻电容等干扰因素，对芯片性能造成影响。

有鉴于此，本发明提供一种版图布局方法。参见图1所示，为本发明提供的版图布局方法的具体实施例。本实施例中，方法包括步骤S101、步骤S102以及步骤S103。

步骤S101，获取版图中模块区域信息以及版图形状信息；

步骤S102，根据模块区域信息和版图形状信息在版图中划分目标数量区域；

步骤S103，根据模块区域信息和目标数量区域排布电部件模块，以生成目标版图布局；

其中，在目标版图布局中，连接各电部件模块的连线最短。

本实施例根据模块区域信息以及版图形状信息先确定目标数量区域，将版图划分为目标数量的区域，再根据模块区域信息和目标数量区域排布电部件模块，可以根据版图的实际情况和模块区域的实际情况排布电部件模块，并非按照规定的区域位置布局电部件模块，且生成的目标版图布局中，连接各电部件模块的连线最短，可有效减小版图中因连接两电部件模块的绕线距离，避免绕线间的寄生电阻电容等干扰因素，减少电阻电容对芯片性能产生的影响。以克服各模块区域中布局的电部件模块的连线较长，产生长距离绕线，增加了绕线间的寄生电阻电容等干扰因素，对芯片性能造成影响的问题。

在一些实施例中，模块区域信息包括各电部件模块的类型、各电部件模块之间的连接关系、各电部件模块的特性。版图形状信息包括版图形状和版图尺寸。根据各电部件模块的类型、各电部件模块之间的连接关系、各电部件模块的特性、版图形状和版图尺寸来设计版图布局，可以在这些因素限制的情况下，更好考虑布局的局限性，便于更好的布局版图。

在一些实施中，如附图2，在上述模块区域信息包括各电部件模块的类型、各电部件模块之间的连接关系、各电部件模块的特性，版图形状信息包括版图形状和版图尺寸的基础上步骤S102，根据模块区域信息和版图形状信息在版图中划分目标数量区域，包括步骤S1021。

步骤S1021，根据各电部件模块的类型、各电部件模块之间的连接关系、各电部件模块的特性，以及版图形状和版图尺寸划分目标数量区域。

其中，各电部件模块的特性包括电部件模块是否可以拆分，将拆分后的部件通过通讯线相连。

电部件模块的类型可以为该电部件模块为何电路模块，例如高低压产生电路、分压检测比较电路等。连接关系可以为两个电部件模块是否需要相连，例如高低压产生电路与分压检测比较电路需要相连。电部件模块的特性可以为电部件模块是否可以拆分为两个以上的子部件。

示例性的，在版图中包括两个高低压产生电路区域和分压检测比较电路区域，由于两个高低压产生电路区域中的高低压产生电路需要分别连接分压检测比较电路区域的分压检测比较电路，而两个高低压产生电路区域需要布局在版图的不同位置，故而，两个高低压产生电路分别连接分压检测比较电路需要6根线，且由于两个高低压产生电路区域布局在版图的不同位置，6根线在版图中绕线的长度较长。这时分析分压检测比较电路特性，根据该分压检测比较电路特性确定是否可以分开成两个子分压检测比较电路。在本实施例中，根据该分压检测比较电路特性确定分压检测比较电路可以分为两个子分压检测比较电路，这时将布置两个子分压检测比较电路的区域分别紧邻两个高低压产生电路区域设置，以减少线的长度，且将两个子分压检测比较电路用通信线相连，以保证分压检测比较电路的功能。通信线只需两根，且通信线的长度产生电容电阻对芯片性能影响较小。

在一些实施例中，步骤S103，根据模块区域信息和目标数量区域排布电部件模块，以生成目标版图布局，包括步骤S1031、步骤S1032、步骤S1033以及步骤S1034。

步骤S1031，根据目标数量区域、各电部件模块的类型、以及各电部件模块的特性在版图中划分规划区域；

步骤S1032，根据各电部件模块之间的连接关系和规划区域得到多个备用版图布局；

步骤S1033，根据各备用版图布局和各电部件模块之间的连接关系得到各备用版图布局的连线长度；

步骤S1034，将连线长度最小的备用版图布局作为目标版图。

如上述实施例，电部件模块的特性可以为电部件模块是否可以拆分为两个以上的子部件。在根据模块区域信息和版图形状信息在版图中划分目标数量区域得到目标数量区域，目标数量区域是指在版图中划分多少个区域，以及这些区域怎么排布。可以知道的，在确定目标数量区域之前，需要结合模块区域信息和版图形状信息的实际情况进行区域的划分。首先确定在版图布局的电部件模块是否可以划分，以及可划分的电部件模块划分后，具有多少个区域。根据目标数据区域以及版图形状信息确定版图如何划分。

如何划分区域的话，可以根据目标数量区域、各电部件模块的类型、以及各电部件模块的特性在版图中划分规划区域。可以知道地，在知道版图划分的目标数量区域后，需要结合电部件模块的类型以及电部件模块的特性在版图中确定如何划分区域。在划分好版图后，根据各电部件模块之间的连接关系和规划区域，将多种组合的版图布局排列出来，从而得到多个可性的备用版图布局。然后，在各个备用版图布局中，根据各电部件模块之间的连接关系，将备用版图中需要要连接的两个电部件模块连接，计算备用版图中所需的连线长度。将连线长度最小的备用版图布局作为目标版图，从而使目标版图的连线较短，可减少绕线间的寄生电阻电容等干扰因素，降低对芯片性能造成影响。

在一些实施例中，步骤S1032，根据各电部件模块之间的连接关系和规划区域得到多个备用版图布局，包括：

步骤S10321，在各规划区域中轮询布局各电部件模块，得到多个不同排列组合的备用版图布局；

其中，将两个需要相互连接的电部件模块相邻布局。

示例性地，在各规划区域中轮询布局各电部件模块，例如版图包括9个区域，A区、B区、C区、D区、E区、F区、G区、H区以及Y区。电部件模块包括第一模块电路、第二模块电路、第三模块电路、第四模块电路、第五模块电路、第六模块电路、第七模块电路、第八模块电路以及第九模块电路。在A区中依次布局第一模块电路、第二模块电路、第三模块电路、第四模块电路、第五模块电路、第六模块电路、第七模块电路、第八模块电路以及第九模块电路；在B区中依次布局第一模块电路、第二模块电路、第三模块电路、第四模块电路、第五模块电路、第六模块电路、第七模块电路、第八模块电路以及第九模块电路，C区、D区、E区、F区、G区、H区以及Y区同上原理，即每个规划区域均有9种方案，每个规划区的方案排列组合，每个备用版图布局的规划区域都分布不同的电部件模块，从而有362880（通过阶乘得到）种备用版图布局。可以在362880种备用版图布局中，较多将两个需要相互连接的电部件模块相邻布局的备用版图布局挑出来，作为目标备用版图布局。可以理解地，将两个需要相互连接的电部件模块相邻布局，可以减少版图中连线的长度。在目标备用版图布局中，根据各电部件模块之间的连接关系将各个备用版图布局中的需要相连的电部件模块进行相连。

在一些实施例中，步骤S1033，根据各备用版图布局和各电部件模块之间的连接关系得到各备用版图布局的连线长度，包括步骤S10331、步骤S10332。

步骤S10331，在每一备用版图布局中，根据各电部件模块之间的连接关系，将两个需要连线的电部件模块进行相连；

步骤S10332，计算每一备用版图布局中，两个相连的电部件模块的连线长度，将各连线长度相加，得到各连线长度总和。

如在上述的实施例，在一备用版图布局中在A区排布第一模块电路、在B区排布第二模块电路、在C区排布第三模块电路、在D区排布第四模块电路、在E区排布第五模块电路、在F区排布第六模块电路、在G区排布第七模块电路、在H区排布第八模块电路、在Y区排布第九模块电路。各电部件模块之间的连接关系包括第一模块电路、第二模块电路、第三模块电路、第四模块电路、第五模块电路、第六模块电路、第七模块电路、第八模块电路以及第九模块电路依次连接，那么第一模块电路和第二模块电路的连线的长度为1cm、第二模块电路和第三模块电路的连线的长度为0.5cm、第三模块电路和第四模块电路的连线的长度为2cm、第四模块电路和第五模块电路的连线的长度为0.5cm、第五模块电路和第六模块电路的连线的长度为1cm、第六模块电路和第七模块电路的连线的长度为2cm、第七模块电路和第八模块电路的连线的长度为1cm、第八模块电路和第九模块电路的连线的长度为1cm，则各连线长度总和为9cm，其他备用版图布局相同的计算方式，由于备用版图布局的总数较多，为了简洁，在此不对其他的备用版图布局各连线长度总和进行计算演示。

在一些实施例中，步骤S1034，将连线长度最小的备用版图布局作为目标版图，包括步骤S10341、步骤S10342。

步骤S10341，将各连线长度总和进行对比，得到目标连线长度，其中目标连线长度的连线长度最短；

步骤S10342，目标连线长度所对应的备用版图布局为目标版图。

例如，备用版图布局有备用版图布局1、备用版图布局2、备用版图布局3、备用版图布局4、备用版图布局5......备用版图布局362880，将这362880种备用版图布局的连线长度总和进行对比，将最短的连线长度作为目标连线长度。例如备用版图布局5在这362880种备用版图布局中的连线长度为最短，那么备用版图布局5目标版图。

本申请还包括一种版图结构，如附图3所示，版图结构包括第一模块区域2、第二模块区域2、第三模块区域3、第四模块区域4、第五模块区域5、第六模块区域6、第七模块区域7、第八模块区域8、第九模块区域9、第十模块区域10以及第十一模块区域11，其中第一模块区域1、第二模块区域2和第七模块区域7的数量均为两个；

两个第一模块区域1分别位于版图的上侧和右侧；

两个第二模块区域2分别紧邻第一模块区域1；

第三模块区域3、第四模块区域4、以及第五模块区域5依次相邻，并且向上紧邻一个第一模块区域1，向右紧邻另一第一模块区域1；

第六模块区域6位于版图的左侧，向上紧邻第三模块区域3，向右紧邻第七模块区域7；

一个第七模块区域7位于版图中间，另一个第七模块区域7位于版图下侧，且将第八模块区域8围在版图的中间；

第九模块区域9、第十模块区域10以及第十一模块区域11位于版图的左下角，向上紧邻第六模块区域6。

本实施例中的版图结构根据上述的版图布局方法所获取的，将第一模块区域1、第二模块区域2、第三模块区域3、第四模块区域4、第五模块区域5、第六模块区域6、第七模块区域7、第八模块区域8、第九模块区域9、第十模块区域10以及第十一模块区域11分别排布在版图布局方法中确定的电部件模块，可以将版图结构中个电部件模块需要连线的连线长度降低到最短，从而减少了绕线间的寄生电阻电容等干扰因素，避免对芯片性能造成影响。

在一实施例中，第一模块区域1为高低压产生电路区域、第二模块区域2为分压检测比较电路区域、第三模块区域3为高压传输电路区域、第四模块区域4为基准电流电压产生电路区域、第五模块区域5为寄存器电路区域、第六模块区域6为负压检测电路区域、第七模块区域7为擦除检测电路区域、第八模块区域8为时钟控制和高压控制电路区域、第九模块区域9为高压释放电路区域、第十模块区域10为高压测试电路区域、以及第十一模块区域11为编程电压产生电路区域。高低压产生电路区域排布高低压产生电路、分压检测比较电路区域排布分压检测比较电路、高压传输电路区域排布高压传输电路、基准电流电压产生电路区域排布基准电流电压产生电路、寄存器电路区域排布寄存器电路、负压检测电路区域排布负压检测电路、擦除检测电路区域排布擦除检测电路、时钟控制和高压控制电路区域排布时钟控制和高压控制电路、高压释放电路区域排布高压释放电路、高压测试电路区域排布高压测试电路、编程电压产生电路区域排布编程电压产生电路。本实施例中，将分压检测比较电路根据其的特性以及电部件模块之间的连接关系，确定将分压检测比较电路分开成两个部分，两部分之间仅需两根稳态信号线相连，嵌入到高低压产生电路模块里，这一拆分，使得分别连接两个高低压产生电路的6根对寄生电阻电容有严格要求的连线大幅缩短。并且现有的单纯用来走线的区域也得到了充分的利用，有效的缩小了版图面积。此版图结构减少了长距离绕线产生的干扰，降低了长线间寄生，缩小了版图面积，提高了版图性能。如附图3所示的版图结构中A所示走线区域内，走线长度较短。B所示的走线区域有2根线（例如通信线），B所示的走线区域走线略长，但是B走线区域内的连线对寄生电阻电容没有要求。

如附图4所示，为本申请一实施例提供的一种版图布局装置，版图布局方法装置包括：

获取模块，被配置为用于获取版图中模块区域信息以及版图形状信息；

划分模块，被配置为用于根据模块区域信息和版图形状信息在版图中划分目标数量区域；

生成模块，被配置为用于根据模块区域信息和目标数量区域排布电部件模块，以生成目标版图布局；

其中，在目标版图布局中，连接各电部件模块的连线最短。

在一实施例中，划分模块，还被配置为用于：

根据各电部件模块的类型、各电部件模块之间的连接关系、各电部件模块的特性，以及版图形状和版图尺寸划分目标数量区域；

其中，各电部件模块的特性包括电部件模块是否可以拆分，将拆分后的部件通过通讯线相连。

在一实施例中，生成模块，还被配置为用于：

根据目标数量区域、各电部件模块的类型、以及各电部件模块的特性在版图中划分规划区域；

根据各电部件模块之间的连接关系和规划区域得到多个备用版图布局；

根据各备用版图布局和各电部件模块之间的连接关系得到各备用版图布局的连线长度；

将连线长度最小的备用版图布局作为目标版图。

在一实施例中，生成模块，还被配置为用于：

在各规划区域中轮询布局各电部件模块，得到多个不同排列组合的备用版图布局；

其中，将两个需要相互连接的电部件模块相邻布局。

在一实施例中，生成模块，还被配置为用于：

在每一备用版图布局中，根据各电部件模块之间的连接关系，将两个需要连线的电部件模块进行相连；

计算每一备用版图布局中，两个相连的电部件模块的连线长度，将各连线长度相加，得到各连线长度总和；

将连线长度最小的备用版图布局作为目标版图，包括：

将各连线长度总和进行对比，得到目标连线长度，其中目标连线长度的连线长度最短；

目标连线长度所对应的备用版图布局为目标版图。

上述的本申请装置实施例，可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，请参照本申请方法实施例。

图5是本发明实施例提供的一种电子设备的结构示意图。在硬件层面，该电子设备包括处理器，可选地还包括内部总线、网络接口、存储器。其中，存储器可能包含内存，例如高速随机存取存储器(Random-Access Memory，RAM)，也可能还包括非易失性存储器（non-volatile memory），例如至少1个磁盘存储器等。当然，该电子设备还可能包括其他业务所需要的硬件。

处理器、网络接口和存储器可以通过内部总线相互连接，该内部总线可以是ISA(Industry Standard Architecture，工业标准体系结构）总线、PCI(PeripheralComponent Interconnect，外设部件互连标准)总线或EISA(Extended Industry StandardArchitecture，扩展工业标准结构）总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。

存储器，用于存放执行指令。具体地，执行指令即可被执行的计算机程序。存储器可以包括内存和非易失性存储器，并向处理器提供执行指令和数据。

在一种可能实现的方式中，处理器从非易失性存储器中读取对应的执行指令到内存中然后运行，也可从其它设备上获取相应的执行指令，以在逻辑层面上形成版图布局装置。处理器执行存储器所存放的执行指令，以通过执行的执行指令实现本发明任意实施例中提供的版图布局方法。

上述如本发明图4所示实施例提供的版图布局装置执行的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field－Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

本发明实施例还提出了一种计算机可读存储介质，该计算机可读存储介质包括执行指令，当电子设备的处理器执行所述执行指令时，能够使该电子设备执行本发明任意实施例中提供的版图布局方法，并具体用于执行如图1或图2所示的方法。

前述各个实施例中所述的电子设备可以为计算机。

本领域内的技术人员应明白，本发明的实施例可提供为方法或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例，或软件和硬件相结合的形式。

本发明中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (10)

1.一种版图布局方法，其特征在于，所述版图布局方法包括：

获取版图中模块区域信息以及所述版图形状信息；

根据所述模块区域信息和所述版图形状信息在版图中划分目标数量区域；

根据所述模块区域信息和所述目标数量区域排布电部件模块，以生成目标版图布局；

其中，在所述目标版图布局中，连接各所述电部件模块的连线最短。

2.如权利要求1所述的版图布局方法，其特征在于，所述模块区域信息包括各所述电部件模块的类型、各所述电部件模块之间的连接关系、各所述电部件模块的特性；

所述版图形状信息包括版图形状和版图尺寸。

3.如权利要求2所述的版图布局方法，其特征在于，所述根据所述模块区域信息和所述版图形状信息在版图中划分目标数量区域，包括：

根据各所述电部件模块的类型、各所述电部件模块之间的连接关系、各所述电部件模块的特性，以及所述版图形状和所述版图尺寸划分所述目标数量区域；

其中，各所述电部件模块的特性包括所述电部件模块是否可以拆分，将拆分后的部件通过通讯线相连。

4.如权利要求3所述的版图布局方法，其特征在于，所述根据所述模块区域信息和所述目标数量区域排布电部件模块，以生成目标版图布局，包括：

根据所述目标数量区域、各所述电部件模块的类型、以及各所述电部件模块的特性在所述版图中划分规划区域；

根据各所述电部件模块之间的连接关系和所述规划区域得到多个备用版图布局；

根据各所述备用版图布局和各所述电部件模块之间的连接关系得到各所述备用版图布局的连线长度；

将连线长度最小的所述备用版图布局作为所述目标版图。

5.如权利要求4所述的版图布局方法，其特征在于，所述根据各所述电部件模块之间的连接关系和所述规划区域得到多个备用版图布局，包括：

在各所述规划区域中轮询布局各所述电部件模块，得到多个不同排列组合的所述备用版图布局；

其中，将两个需要相互连接的所述电部件模块相邻布局。

6.如权利要求4所述的版图布局方法，其特征在于，所述根据各所述备用版图布局和各所述电部件模块之间的连接关系得到各所述备用版图布局的连线长度，包括：

在每一所述备用版图布局中，根据各所述电部件模块之间的连接关系，将两个需要连线的所述电部件模块进行相连；

计算每一所述备用版图布局中，两个相连的所述电部件模块的连线长度，将各连线长度相加，得到各连线长度总和；

所述将连线长度最小的所述备用版图布局作为所述目标版图，包括：

将各所述连线长度总和进行对比，得到目标连线长度，其中目标连线长度的连线长度最短；

所述目标连线长度所对应的所述备用版图布局为所述目标版图。

7.一种版图结构，其特征在于，所述版图结构根据权利要求1-6任意一项所述的版图布局方法所得到的，所述版图结构包括第一模块区域、第二模块区域、第三模块区域、第四模块区域、第五模块区域、第六模块区域、第七模块区域、第八模块区域、第九模块区域、第十模块区域以及第十一模块区域，其中第一模块区域、所述第二模块区域和所述第七模块区域的数量均为两个；

两个所述第一模块区域分别位于版图的上侧和右侧；

两个所述第二模块区域分别紧邻所述第一模块区域；

所述第三模块区域、所述第四模块区域、以及所述第五模块区域依次相邻，并且向上紧邻一个所述第一模块区域，向右紧邻另一所述第一模块区域；

所述第六模块区域位于版图的左侧，向上紧邻所述第三模块区域，向右紧邻所述第七模块区域；

一个所述第七模块区域位于版图中间，另一个所述第七模块区域位于版图下侧，且将所述第八模块区域围在版图的中间；

所述第九模块区域、所述第十模块区域以及所述第十一模块区域位于版图的左下角，向上紧邻所述第六模块区域。

8.如权利要求7所述的版图结构，其特征在于，所述第一模块区域为高低压产生电路区域、所述第二模块区域为分压检测比较电路区域、所述第三模块区域为高压传输电路区域、所述第四模块区域为基准电流电压产生电路区域、所述第五模块区域为寄存器电路区域、所述第六模块区域为负压检测电路区域、所述第七模块区域为擦除检测电路区域、所述第八模块区域为时钟控制和高压控制电路区域、所述第九模块区域为高压释放电路区域、所述第十模块区域为高压测试电路区域、以及所述第十一模块区域为编程电压产生电路区域。

9.一种版图布局装置，其特征在于，所述版图布局方法装置包括：

获取模块，被配置为用于获取版图中模块区域信息以及所述版图形状信息；

划分模块，被配置为用于根据所述模块区域信息和所述版图形状信息在版图中划分目标数量区域；

生成模块，被配置为用于根据所述模块区域信息和所述目标数量区域排布电部件模块，以生成目标版图布局；

其中，在所述目标版图布局中，连接各所述电部件模块的连线最短。

10.一种电子设备，其特征在于，所述电子设备包括：

处理器；

用于存储所述处理器可执行指令的存储器；

所述处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现上述权利要求1-6任意一项所述的版图布局方法。

Images