CN114492292A - 配置芯片的方法及装置、设备、存储介质 - Google Patents

Abstract

本申请实施例公开了配置芯片的方法及装置、设备、存储介质；其中，所述方法包括：获取功能单元上方对应的布线区域的绕线信息；根据所述绕线信息，确定所述布线区域中未绕线的空白区域；利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

Description

配置芯片的方法及装置、设备、存储介质

技术领域

本申请实施例涉及芯片设计领域，涉及但不限于配置芯片的方法及装置、设备、存储介质。

背景技术

电阻压降(IR drop)问题一直存在于芯片内，如果芯片全局的电阻压降过高，逻辑门则有可能发生功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。如果局部电阻压降过高(它通常在一些特定条件下发生，例如所有的总线数据同步进行翻转)，芯片则会间歇性的表现出一些功能故障。即使不会发生上述极端情况，电阻压降仍然会导致芯片计算速度的降低。试验表明，逻辑门单元上5％的电阻压降将使正常的门速度降低15％。随着半导体工艺往深亚微米级演进，电阻问题日益变成芯片设计的瓶颈，如何降低电阻压降已成为芯片设计人员不得不考虑的问题。

发明内容

有鉴于此，本申请实施例提供的配置芯片的方法及装置、设备、存储介质，充分利用布线层的未绕线的空白区域加宽电源线，从而降低电源网络的电阻压降，进而提升芯片计算速度。本申请实施例提供的配置芯片的方法及装置、设备、存储介质是这样实现的：

本申请实施例提供的配置芯片的方法，包括：获取功能单元上方对应的布线区域的绕线信息；根据所述绕线信息，确定所述布线区域中未绕线的空白区域；利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

本申请实施例提供的配置芯片的装置，包括：获取模块，用于获取功能单元上方对应的布线区域的绕线信息；确定模块，用于根据所述绕线信息，确定所述布线区域中未绕线的空白区域；增强模块，用于利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

本申请实施例提供的电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现本申请实施例所述的方法。

本申请实施例提供的计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现本申请实施例所述的方法。

在本申请实施例中，充分利用功能单元上方的布线区域中未绕线的空白区域，加宽该布线区域上已布署的电源线的宽度，从而在不增加芯片面积的情况下，降低功能单元上方已布署的电源网络的电阻压降，进而提升芯片计算速度。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并于说明书一起用于说明本申请的技术方案。

图1为芯片每层布线示意图；

图2为存储单元(memory)上方第Mn层中预先规划的电源/地(Power/Ground，PG)线的示意图；

图3为本申请实施例配置芯片的方法的实现流程示意图；

图4为本申请实施例另一配置芯片的方法的实现流程示意图；

图5为本申请实施例又一配置芯片的方法的实现流程示意图；

图6为本申请实施例增加电源线的宽度的示意图；

图7为存储单元上方被浪费掉的空间示意图；

图8为本申请实施例增强后的电源网络的某一布线层的示意图；

图9为本申请实施例配置芯片的装置的结构示意图；

图10本申请实施例电子设备的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本申请实施例所涉及的术语“第一\第二\第三”用以区别类似或不同的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在芯片设计中，布线金属层通常有4至15层不等，当然也不限于此。同一层的布线方向一致，且相邻两层布线方向是垂直的。例如，图1所示，第Mn层102的布线方向为纵向，相邻的上下两层，即第Mn-1层101和第Mn+1层103的布线方向为横向。这是芯片设计中布线的基本规则。

发明人在研究的过程中发现：相关的存储单元上方对应的布线区域的PG网络(即由电源线和地线构成的电源网络)的利用率仅在15％左右，即预先规划的PG线(即电源线和地线)占布线资源的15％左右，余下的空间需要预留用于信号线的布署。例如，图2所示，存储单元上方的第Mn层中预先规划的PG线仅占该布线层的布线资源的15％左右。

然而，经过存储单元上方的空间信号线数量并不是完全一致的，有些标准单元较多的区域需要跨过存储单元上方的信号线较多，而有些角落里的存储单元上方则几乎没有信号线，因此这些存储单元上方空间既没有电源线，也没有信号线，显然这些布线区域被白白浪费掉了。

有鉴于此，本申请实施例提供一种配置芯片的方法，旨在充分利用诸如存储单元等功能单元上方的绕线资源，在不产生任何耗费的情况下，增强功能单元上方的电源网络，以达到降低该电源网络的电阻压降的目的。

所述方法可以应用于电子设备，所述电子设备可以是手机、平板电脑、笔记本电脑或台式计算机等任何具有信息处理能力的设备。所述配置芯片的方法所实现的功能可以通过所述电子设备中的处理器调用程序代码来实现，当然程序代码可以保存在计算机存储介质中。可见，所述电子设备至少包括处理器和存储介质。

图3为本申请实施例提供的配置芯片的方法的实现流程示意图，如图3所示，该方法可以包括以下步骤301至步骤303：

步骤301，获取功能单元上方对应的布线区域的绕线信息。

在一些实施例中，可以从已配置的芯片图中，获取功能单元上方对应的布线区域的绕线信息。所述已配置的芯片图可以是已经完成芯片的部分或全部基础电源网络和信号网络的布署的设计图。例如，所述已配置的芯片图为满足送交制造(Tapeout)标准的芯片版图。所谓基础电源网络，是指满足电阻压降基本要求的电源网络。例如，电阻压降不大于5％的电源网络。

在申请实施例中，功能单元可以是多种多样的。在一些实施例中，功能单元可以为占用芯片面积比较大(例如大于一定阈值)的器件集合单元。例如，功能单元为静态存储单元或处理器单元等。

可以理解地，由器件组成的功能单元通常布署在芯片的底层，功能单元的上方的布线层布署有信号网络和电源网络等。功能单元上方对应的布线区域可以是与功能单元大小相当的区域，也可以是覆盖该功能单元且面积大于该功能单元大小的布线区域。对于布线区域的范围在本申请实施例中不做限制。

在一些实施例中，电子设备可以获取功能单元上方每一布线层的布线区域，在这些布线区域的空白区域上增加已布署的电源线的宽度，从而实现电源网络的增强，降低已布署的电源网络的电阻压降。

在本申请实施例中，对于电源线的类型不做限定。所述电源线可以是电源(Power)线，也可以是地(Ground)线。

步骤302，根据所述绕线信息，确定所述布线区域中未绕线的空白区域。

在一些实施例中，布线区域的绕线信息可以包括布线区域上已布署的电源线和信号线等线段的属性信息。其中，线段的属性信息可以包括该线段的位置、长度和宽度等。

可以理解地，所谓未绕线的空白区域，是指布线区域中没有布署任何线段的区域。

步骤303，利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

需要说明的是，增加电源线的宽度的方式可以是多种多样的。比如，在该空白区域上布署一电源线，该电源线的宽度比与之并联的已有电源线宽，这样可以在有效降低电阻压降的同时，少布署几根电源线，从而缩短芯片配置周期；再如，在该空白区域上，生成一个或多个与已布署的电源线并联的、且宽度一致的其他电源线，以加宽该已布署的电源线。

在本申请实施例中，充分利用功能单元上方的布线区域中未绕线的空白区域，加宽该布线区域上已布署的电源线的宽度，从而在不增加芯片面积的情况下，降低功能单元上方已布署的电源网络的电阻压降，进而提升芯片计算速度。

可以理解地，电阻压降是指从供电点到器件之间的金属线的电阻压降。这个压降越大，那么从供电点到达器件的电压(即触发器件工作的电压)就越小；而触发器件工作的电压越小，该器件的工作速度就越慢，例如金属氧化物半导体场效应(MOS)管的开启速度就越慢，相应地，芯片的计算速度也就越慢。

理想情况下，我们希望供电点的电压在到达器件之后没有任何变化，而实际上，由于供电点到器件之间的金属线存在电阻，即电阻压降，导致供电点的电压到达器件后会变小，从而使得该器件的开启速度变慢。因此，在本申请实施例中，通过增强已布署的电源网络，能够降低原有电源网络的电阻压降，从而提高芯片的计算速度。

本申请实施例再提供一种配置芯片的方法，图4为本申请实施例配置芯片的方法的实现流程示意图，如图4所示，所述方法可以包括以下步骤401至步骤404：

步骤401，获取满足送交制造标准的芯片版图的版图数据；

步骤402，从所述版图数据中，获取所述功能单元上方对应的布线区域的绕线信息。

在本申请实施例中，功能单元通常为占用芯片面积比较大(例如大于一定阈值)的器件集合单元。例如，功能单元为静态存储单元。

可以理解地，在本申请实施例中，在临近芯片送交制造(Tapeout)前进行电源网络增强，也就是在整个芯片配置基本冻结，满足送交制造标准的基础上，在功能单元上方的空白区域增加电源线，以增加已布署的电源线的宽度；如此，则不会发生较大规模的手动修改集成电路(Engineer Changing Order，ECO)，能够在不影响芯片性能的前提下，降低功能单元上方的原有电源网络的电阻压降，从而提升芯片计算速度。

步骤403，根据所述绕线信息，确定所述布线区域中未绕线的空白区域；

步骤404，从所述布线区域上已布署的电源线中，确定满足条件的目标电源线。

在一些实施例中，所述条件可以是布线区域上已布署的每一电源线。也就是说，所述布线区域上已布署的每一电源线均为目标电源线。在另一些实施例中，所述条件还可以是阻值大于阻值阈值或者长度大于长度阈值。也就是，在一些实施例中，电子设备可以这样实现步骤404：确定所述布线区域上已布署的每一电源线的阻值；将阻值大于电阻阈值的电源线确定为所述目标电源线；和/或，确定所述布线区域上已布署的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

可以理解地，阻值越大的电源线，其产生的电阻压降也就越大。电源线越长，其阻值也就越大，相应地，其产生的电阻压降也就越大。有鉴于此，在一些实施例中，仅加宽阻值大于电阻阈值的电源线，或者长度大于长度阈值的电源线，而不是加宽布线区域上已布署的每一电源线；如此，即使不对布线区域上已布署的每一电源线均进行加宽，也能够有效降低已布署的电源网络的电阻压降，从而在降低电源网络的电阻压降的同时，缩短芯片配置周期。

步骤405，在所述布线区域的空白区域上，布署至少一个与所述目标电源线并联的其他电源线，以增加所述目标电源线的宽度，从而降低所述功能单元上方已布署的电源网络的电阻压降。

在本申请实施例中，在功能单元上方对应的布线区域的空白区域上，通过并联至少一个与所述目标电源线并联的其他电源线，实现目标电源线的加宽。如此，可以在不改动原有的电源网络的前提下，即可实现目标电源线的加宽。可见，这种设计方式是较为简单易实现的，该方法能够在降低功能单元上方的已布署的电源网络的电阻压降的同时，缩短芯片配置周期。

本申请实施例再提供一种配置芯片的方法，图5为本申请实施例配置芯片的方法的实现流程示意图，如图5所示，所述方法可以包括以下步骤501至步骤507：

步骤501，获取满足送交制造标准的芯片版图的版图数据；

步骤502，从所述版图数据中，获取所述功能单元上方对应的布线区域的绕线信息。

在申请实施例中，功能单元通常为占用芯片面积比较大(例如大于一定阈值)的器件集合单元。例如，功能单元为静态存储单元。

在一些实施例中，合理的布线顺序应该是：先把全局的电源网络(即增强前的电源网络)布署好，然后，再去布署全局的信号网络；最后，再根据实际情况局部增加一些电源线。如此，在不引入ECO的情况下，能够降低芯片的电阻压降，改善芯片性能。可见，在本申请实施例中，基于芯片版图进行电源网络的增强，能够满足上述布线顺序的要求。

步骤503，根据所述绕线信息，确定所述布线区域中未绕线的空白区域；

步骤504，确定所述布线区域上已布署的每一电源线的阻值。

在一些实施例中，确定所述布线区域上已布署的每一电源线的长度和截面积；根据每一所述电源线的长度和截面积，确定对应电源线的阻值。

可以理解地，不同的器件，连接至供电点所需的线宽可能是不同的，线宽较大，其阻值则较小，相应产生的电阻压降也就较小，即使连接至供电点的线较长，可能也无需对其进行加宽。因此，在该实施例中，基于电源线的长度和截面积，确定该电源线的阻值，如此能够挑选出实际需要加宽的电源线，从而通过对较少的电源线进行加宽，也能够有效降低已布署的电源网络的电阻压降，从而缩短芯片配置周期。

步骤505，将阻值大于电阻阈值的电源线确定为所述目标电源线；

步骤506，在所述布线区域的空白区域上，布署至少一个与所述目标电源线平行的其他电源线；

步骤507，在所述其他电源线的端点处添加通孔，以使所述其他电源线与位于与所述其他电源线的布线层的相邻布线层中的、且垂直于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联；如此，相当于增加了所述目标电源线的宽度，从而能够降低所述功能单元上方已布署的电源网络的电阻压降。

可以理解地，在芯片中，每一层的布线方向是不变的，且相邻两层布线方向是垂直的。例如，图2所示，第Mn层202的布线方向为纵向，相邻的上下两层，即第Mn-1层201和第Mn+1层203的布线方向为横向。因此，在本申请实施例中，在其他电源线的端点处添加通孔，能够实现该电源线与其上下相邻两层中的、且垂直于所述目标电源线的电源线相连接，从而实现所述其他电源线与所述目标电源线的并联。

举例来说，如图6所示，假设功能单元上方的布线层有布线层601至布线层604，以布线层601上的供电点A₀为例，在已布署的电源网络中，如图6的(a)所示，从供电点A₀到底层器件D₀处之间的原有走线包括线段A₀B₀、线段B₀C₀和线段C₀D₀。通过上述配置芯片的方法，最终在布线层601上新增了与线段A₀B₀平行的线段A₁₁B₁₁和线段A₁₂B₁₂，在布线层602上新增了与线段B₀C₀平行的线段B₂₁C₂₁和线段B₂₂C₂₂，在布线层603上新增了与线段C₀D₀平行的线段C₃₁D₃₁。以在线段B₂₁C₂₁和线段B₂₂C₂₂的端点处添加通孔为例，如图6的(b)所示，通过在这些新增线段的两端打孔，即可使得这些线段与垂直连接于原有线段B₀C₀的线段A₀B₀和线段C₀D₀相连接，从而实现线段B₂₁C₂₁、线段B₂₂C₂₂与线段B₀C₀的并联。

可以理解地，电阻压降是指出现在集成电路中电源网络上电压下降或升高的一种现象。随着半导体工艺的演进，金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的电阻压降。电阻压降的大小决定于从供电点到所计算的逻辑门单元之间的等效电阻的大小。供电点与器件之间并联的金属线越多，二者之间的等效电阻就越小，电阻压降就越小。

可见，在本申请实施例中，在功能单元上方的空白区域增加足够的电源线，如此，相当于加宽了与新增电源线并联的目标电源线的宽度，从而降低供电点至器件之间的等效电阻，进而能够有效降低功能单元上方已布署的电源网络的电阻压降，提升芯片的计算速度。

下面将说明本申请实施例在一个实际的应用场景中的示例性应用。

发明人在研究的过程中发现，经过存储单元上方的空间信号线数量并不是完全一致的。如图7所示，有些标准单元较多的区域需要跨过存储单元上方的信号线较多，而有些角落里的存储单元上方则几乎没有信号线，因此这些存储单元上方空间既没有电源线，也没有信号线，显然这些区域被白白浪费掉了。

有鉴于此，在本申请实施例中，提供一种配置芯片的方法，其实现步骤如下步骤1)至步骤4)所述：

步骤1)整个设计(Design)基本冻结，基本满足送交制造的标准，不会发生较大规模ECO。

也就是，在本申请实施例中，可以在芯片图已经配置完了，即在递交给芯片制造厂商之前，进行电源网络增强。也就是，在将芯片图送到芯片制造厂商之前的最后阶段，再进行电源网络的增强。

步骤2)在步骤1)输出的芯片图上，实施存储单元上方的电源网络增强步骤，采用脚本实现，在图7所示的空白区域按照一定规则插入PG线，以增强电源网络，结果如图8所示；

步骤3)根据实际情况调整插入PG线的密度。

在实际应用中，可以根据实际工程要求，确定插入的电源线的数量，即调整插入PG线的密度。

步骤4)打孔，完成每层PG线的贯通。

本申请实施例所提供的配置芯片的方法，可以在不产生任何耗费的情况下增强电源网络，从而有效降低芯片的电阻压降。

在本申请实施例中，1)充分利用了存储单元上方未布线的空白区域，来增强电源网络；2)开发自动化实现脚本，不增加任何工作量；3)临近芯片送交制造前进行电源网络的增强，如此不影响芯片性能，同时还可以降低电阻压降。

基于前述的实施例，本申请实施例提供一种配置芯片的装置，该装置包括所包括的各模块、以及各模块所包括的各单元，可以通过电子设备中的处理器来实现；当然也可通过具体的逻辑电路实现；在实施的过程中，处理器可以为中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)或现场可编程门阵列(FPGA)等。

图9为本申请实施例配置芯片的装置的结构示意图，如图9所示，所述装置90包括获取模块901、确定模块902和增强模块903；其中，

获取模块901，用于获取功能单元上方对应的布线区域的绕线信息；

确定模块902，用于根据所述绕线信息，确定所述布线区域中未绕线的空白区域；

增强模块903，用于利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

在一些实施例中，获取模块901，用于：获取满足送交制造标准的芯片版图的版图数据；从所述版图数据中，获取所述功能单元上方对应的布线区域的绕线信息。

在一些实施例中，增强模块903，用于：从所述布线区域上已布署的电源线中，确定满足条件的目标电源线；在所述布线区域的空白区域上，布署至少一个与所述目标电源线并联的其他电源线，以增加所述目标电源线的宽度。

在一些实施例中，确定模块902，用于：确定所述布线区域上已布署的每一电源线的阻值；将阻值大于电阻阈值的电源线确定为所述目标电源线；和/或，确定所述布线区域上已布署的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

在一些实施例中，确定模块902，用于：确定所述布线区域上已布署的每一电源线的长度和截面积；根据每一所述电源线的长度和截面积，确定对应电源线的阻值。

在一些实施例中，增强模块903，用于：在所述其他电源线的端点处添加通孔，以使所述其他电源线与位于与所述其他电源线的布线层的相邻布线层中的、且垂直于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联。

在一些实施例中，所述功能单元为静态存储单元。

以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请装置实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

需要说明的是，本申请实施例中图9所示的配置芯片的装置对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。也可以采用软件和硬件结合的形式实现。

对应地，如图10所示，本申请实施例提供的电子设备100，该电子设备100可以包括：包括存储器1001和处理器1002，所述存储器1001存储有可在处理器1002上运行的计算机程序，所述处理器1002执行所述程序时实现上述实施例中提供的方法中的步骤。

存储器1001配置为存储由处理器1002可执行的指令和应用，还可以缓存待处理器1002以及电子设备100中各模块待处理或已经处理的数据(例如，图像数据、音频数据、语音通信数据和视频通信数据)，可以通过闪存(FLASH)或随机访问存储器(Random AccessMemory，RAM)实现。

需要说明的是，本申请实施例中，如果以软件功能模块的形式实现上述的配置芯片的方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。

本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中提供的配置芯片的方法中的步骤。

本申请实施例提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述方法实施例提供的配置芯片的方法。

这里需要指出的是：以上存储介质和设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请存储介质、芯片和终端设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的触摸屏系统的实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个模块或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的模块可以是、或也可以不是物理上分开的，作为模块显示的部件可以是、或也可以不是物理模块；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部模块来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能模块可以全部集成在一个处理单元中，也可以是各模块分别单独作为一个单元，也可以两个或两个以上模块集成在一个单元中；上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种配置芯片的方法，其特征在于，所述方法包括：

获取功能单元上方对应的布线区域的绕线信息；

根据所述绕线信息，确定所述布线区域中未绕线的空白区域；以及

利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

2.根据权利要求1所述的方法，其特征在于，所述获取功能单元上方对应的布线区域的绕线信息，包括：

获取满足送交制造标准的芯片版图的版图数据；以及

从所述版图数据中获取所述功能单元上方对应的布线区域的绕线信息。

3.根据权利要求1或2所述的方法，其特征在于，所述利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，包括：

从所述布线区域上已布署的电源线中，确定满足条件的目标电源线；

在所述布线区域的空白区域上，布署至少一个与所述目标电源线并联的其他电源线。

4.根据权利要求3所述的方法，其特征在于，所述从所述布线区域上已布署的电源线中，确定满足条件的目标电源线，包括：

确定所述布线区域上已布署的每一电源线的阻值；将阻值大于电阻阈值的电源线确定为所述目标电源线；和/或

确定所述布线区域上已布署的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

5.根据权利要求4所述的方法，其特征在于，所述确定所述布线区域上已布署的每一电源线的阻值，包括：

确定所述布线区域上已布署的每一电源线的长度和截面积；以及

根据每一所述电源线的长度和截面积，确定对应电源线的阻值。

6.根据权利要求3所述的方法，其特征在于，所述在所述布线区域的空白区域上，布署至少一个与所述目标电源线并联的其他电源线，包括：

在所述其他电源线的端点处添加通孔，以使所述其他电源线与位于与所述其他电源线的布线层的相邻布线层中的、且垂直于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联。

7.根据权利要求1至6任一项所述的方法，其特征在于，所述功能单元为静态存储单元。

8.一种配置芯片的装置，其特征在于，包括：

获取模块，用于获取功能单元上方对应的布线区域的绕线信息；

确定模块，用于根据所述绕线信息，确定所述布线区域中未绕线的空白区域；

增强模块，用于利用所述空白区域，增加所述布线区域上已布署的电源线的宽度，以降低所述功能单元上方已布署的电源网络的电阻压降。

9.一种电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至7任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至7任一项所述的方法。

Images