CN114492283A - 配置芯片的方法及装置、设备、存储介质 - Google Patents

Abstract

本申请实施例公开了配置芯片的方法及装置、设备、存储介质；其中，所述方法包括：确定信号线所处的布线层；以及，在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

Description

配置芯片的方法及装置、设备、存储介质

技术领域

本申请实施例涉及芯片设计领域，涉及但不限于配置芯片的方法及装置、设备、存储介质。

背景技术

电阻压降(IR drop)问题一直存在于芯片内，如果芯片全局的电阻压降过高，逻辑门则有可能发生功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。如果局部电阻压降过高(它通常在一些特定条件下发生，例如所有的总线数据同步进行翻转)，芯片则会间歇性的表现出一些功能故障。即使不会发生上述极端情况，电阻压降仍然会导致芯片计算速度的降低。试验表明，逻辑门单元上5％的电阻压降将使正常的门速度降低15％。随着半导体工艺往深亚微米级演进，电阻问题日益变成芯片设计的瓶颈，如何降低电阻压降已成为芯片设计人员不得不考虑的问题。

普通的逻辑区域的电源网络尚可以形成一个电源平面，电阻压降相对易于满足。但是，在一些沟道区域，因为其电源网络被分割的较碎，所以很容易产生较大的电阻压降。例如，图1所示，在芯片中，中央处理器(Central Processing Unit，CPU)、移动数据调制解调器(Mobile Data Modem，MDM)、图形处理器(Graphics Processing Unit，GPU)、神经网络处理器(Neural Network Processing Unit，NPU)、双倍速率同步动态随机存储器(DoubleData Rate，DDR)、高速串行计算机扩展总线(Peripheral Component Interconnectexpress，PCIe)接口、通用串行总线(Universal Serial Bus，USB)接口、外围设备(PERIpheral equipment，PERI)等功能模块的电源网络可以形成一电源平面，而沟道内的电源网络很容易被分割成狭长区域，从而造成较大的电阻压降问题。

发明内容

有鉴于此，本申请实施例提供的配置芯片的方法及装置、设备、存储介质，能够通过额外增加原有电源网络中的供电点到器件之间的电流路径，从而降低该电源网络的电阻压降。本申请实施例提供的配置芯片的方法及装置、设备、存储介质是这样实现的：

本申请实施例提供的配置芯片的方法，包括：确定信号线所处的布线层；在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

本申请实施例提供的配置芯片的装置，包括：确定模块，用于确定信号线所处的布线层；增强模块，用于在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

本申请实施例提供的电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述程序时实现本申请实施例所述的方法。

本申请实施例提供的计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现本申请实施例所述的方法。

在本申请实施例中，首先，确定信号线所处的布线层；然后，在与所述信号线所处的布线层相邻的布线层中额外增加电源网络中的供电点到器件之间的电流路径；如此，能够很大概率地缩短供电点到器件之间的电流路径，使得两者之间的等效电阻减小，进而有效降低两者之间的电阻压降。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并于说明书一起用于说明本申请的技术方案。

图1为一种典型多电源域(power domain)的芯片结构示意图；

图2为沟道信号线走向示意图；

图3为本申请实施例提供的配置芯片的方法的实现流程示意图；

图4为本申请实施例提供的另一配置芯片的方法的实现流程示意图；

图5为本申请实施例提供的增加新的电源线后的示意图；

图6为本申请实施例提供的又一配置芯片的方法的实现流程示意图；

图7为本申请实施例增强电源网络前后的对比示意图；

图8为本申请实施例提供的配置芯片的装置的结构示意图；

图9为本申请实施例提供的电子设备的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本申请实施例所涉及的术语“第一\第二\第三”用以区别类似或不同的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在芯片中，布线金属层有4至15层不等，当然也不限于此。但每一层布线方向是不变的，且相邻两层布线方向是垂直的。例如，如果Metal6横向布线，则Metal5和Metal7必定是纵向布线。如图2所示，第Mn层202的布线方向为纵向，相邻的上下两层，即第Mn-1层201和第Mn+1层203的布线方向为横向。这是芯片配置中布线的基本规则。

发明人在研究的过程中发现：由于沟道走线具有或横或纵的单一方向性，因此沟道走线会浪费一半的层数。例如图2所示，假设A->B的数据流，先通过纵向沟道211，然后再通过横向沟道212，方可到达B。如图2所示，信号在横向沟道212中均处在横向布线层21，那么由于沟道本身的特点，横向沟道212在该横向布线层的上层(即纵向布线层)的对应区域是未绕线的空白区域，横向沟道212在该横向布线层的下层(即纵向布线层)的对应区域也是空白区域。可见，对于沟道区域的布线，纵向布线层的利用率非常低。同理，对于纵向沟道211，其在相邻的上下两层对应的区域也是空白区域，横向布线层的利用率也比较低。

有鉴于此，本申请实施例提供一种配置芯片的方法，旨在充分利用沟道区域信号线对应的上下两布线层中未绕线的空白区域，在不产生任何耗费的情况下，增加沟道内已布署的电源网络中供电点到器件之间的电流路径，从而达到降低该电源网络的电阻压降的目的。

所述方法可以应用于电子设备，所述电子设备可以是手机、平板电脑、笔记本电脑或台式计算机等任何具有信息处理能力的设备。所述配置芯片的方法所实现的功能可以通过所述电子设备中的处理器调用程序代码来实现，当然程序代码可以保存在计算机存储介质中。可见，所述电子设备至少包括处理器和存储介质。

图3为本申请实施例提供的配置芯片的方法的实现流程示意图，如图3所示，该方法可以包括以下步骤301至步骤302：

步骤301，确定信号线所处的布线层。

在一些实施例中，可以根据已配置的芯片图，确定信号线所处的布线层。其中，所述已配置的芯片图可以是已经完成芯片的部分或全部基础电源网络和信号网络的布署的设计图。例如，所述已配置的芯片图为满足送交制造(Tapeout)标准的芯片版图。所谓基础电源网络，是指满足电阻压降基本要求的电源网络。例如，电阻压降不大于5％的电源网络。

步骤302，在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

在一些实施例中，可以根据所述信号线的绕线信息，确定所述信号线在相邻的布线层中对应的空白区域；利用所述空白区域，增加已布署的电源网络中供电点到器件之间的电流路径。

在一些实施例中，信号线的绕线信息可以包括该线段的位置、长度和宽度等信息。基于这些信息，即可确定信号线在其相邻的布线层上对应的空白区域。所谓相邻的布线层，是指与信号线所在布线层紧挨着的布线层。所述相邻的布线层可以包括信号线所在布线层的上方邻居布线层，和/或信号线所在布线层的下方邻居布线层。

在一些实施例中，电子设备可以在所述空白区域，布署至少一个电源线，以增加所述供电点到器件之间的电流路径。

在本申请实施例中，对于电源线的类型不做限定。所述电源线可以是电源(Power)线，也可以是地(Ground)线。

在本申请实施例中，首先，确定信号线所处的布线层；然后，在与所述信号线所处的布线层相邻的布线层中额外增加电源网络中的供电点到器件之间的电流路径；如此，能够很大概率地缩短供电点到器件之间的电流路径，从而使得两者之间的等效电阻减小，进而有效降低两者之间的电阻压降。

本申请实施例再提供一种配置芯片的方法，图4为本申请实施例提供的另一配置芯片的方法的实现流程示意图，如图4所示，该方法可以包括以下步骤401至步骤403：

步骤401，获取满足送交制造标准的芯片版图的版图数据；

步骤402，从所述版图数据中确定信号线所处的布线层。

可以理解地，在本申请实施例中，在临近芯片被送交制造(Tapeout)前进行电源网络增强，也就是在整个芯片配置基本冻结，满足送交制造标准的基础上，在信号线的相邻的布线层的空白区域增加电源线；如此，则不会发生较大规模的手动修改集成电路(EngineerChanging Order，ECO)，能够在不影响芯片性能的前提下，通过增加已布署的电源网络中供电点到器件之间的电流路径，来降低该电源网络的电阻压降，从而提升芯片计算速度。

步骤403，在与所述信号线所处的布线层相邻的布线层中增加至少一个电源线，以增加所述供电点到器件之间的电流路径，从而降低已布署的电源网络的电阻压降。

在一些实施例中，电子设备可以这样实现步骤403：在所述相邻的布线层中的所述电源网络的电源线中，确定满足条件的目标电源线；以及布署至少一个与所述目标电源线并联的其他电源线。

所述条件可以是多种多样的。例如，所述条件可以是阻值大于阻值阈值或者长度大于长度阈值。也就是，在一些实施例中，电子设备可以这样确定目标电源线：确定所述相邻的布线层中的所述电源网络的每一电源线的阻值；将阻值大于电阻阈值的电源线确定为所述目标电源线；和/或，确定所述相邻的布线层中的所述电源网络的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

可以理解地，阻值越大的电源线，其产生的电阻压降也就越大。电源线越长，其阻值也就越大，相应地，其产生的电阻压降也就越大。有鉴于此，在一些实施例中，仅布署阻值大于电阻阈值的电源线的并联线段，和/或长度大于长度阈值的电源线的并联线段，而不是布署每一电源线的并联线段；如此，即使不布署每一电源线的并联线段，也能够有效降低已布署的电源网络的电阻压降，从而在降低电源网络的电阻压降的同时，缩短芯片配置周期。

在本申请实施例中，通过并联电源线的方式，增加电流路径。如此，在不改动原有的电源网络的情况下，通过在其基础上并联新的电源线，来改变供电点至器件的电流路径。可见，这种优化方式简单易实现，在缩短芯片配置周期的同时，能够降低功能单元的电源网络的电阻压降。

对于在沟道内的信号线的隔壁层(即相邻的布线层)增加并联的电源线，以缩短供电点至器件之间的电流路径。这里结合附图举例来说明其获得的技术效果。如图5所示，以已布署的电源网络中的供电点A₀为例，如图5所示，从供电点A₀到底层器件D₀处之间的电流路径包括布线层501上的线段A₀B₀、布线层502上的线段B₀C₀和布线层503上的线段C₀D₀；如果在布线层502的空白区域增加线段B₁C₁和B₂C₂，那么，从供电点A₀到底层器件D₀处的电流路径不仅包括原有已布署的上述路径，还包括路径(A₀A₁+B₁C₁+D₁D₀)和路径(A₀A₂+B₂C₂+D₂D₀)；显然，这三条路径中，路径(A₀A₁+B₁C₁+D₁D₀)最短，相应地，产生的电阻压降也最低。

可以理解地，电阻压降是指从供电点到器件之间的金属线的电阻压降。这个压降越大，那么从供电点到达器件的电压(即触发器件工作的电压)就越小；而触发器件工作的电压越小，该器件的工作速度就越慢，例如金属氧化物半导体场效应(MOS)管的开启速度就越慢，相应地，芯片的计算速度也就越慢。

理想情况下，我们希望供电点的电压在到达器件之后没有任何变化，而实际上，由于供电点到器件之间的金属线存在电阻，即电阻压降，导致供电点的电压到达器件后会变小，从而使得该器件的开启速度变慢。因此，在本申请实施例中，通过增加已布署的电源网络的供电点至器件之间的电流路径，从而增加缩短两者之间的电流路径的可能性，使得两者之间的等效电阻变小，以达到降低两者之间的电阻压降的目的，进而提高芯片的计算速度。

本申请实施例再提供一种配置芯片的方法，图6为本申请实施例提供的又一配置芯片的方法的实现流程示意图，如图6所示，该方法可以包括以下步骤601至步骤606：

步骤601，获取满足送交制造标准的芯片版图的版图数据；

步骤602，从所述版图数据中确定信号线所处的布线层。

在一些实施例中，合理的布线顺序应该是：先把全局的电源网络(即增强前的电源网络)布署好，然后，再去布署全局的信号网络；最后，再根据实际情况局部增加一些电源线。如此，在不引入ECO的情况下，能够降低芯片的电阻压降，改善芯片性能。可见，在本申请实施例中，基于芯片版图进行电源网络的增强，能够满足上述布线顺序的要求。

步骤603，确定与所述信号线所处的布线层相邻的布线层中的所述电源网络的每一电源线的阻值。

在一些实施例中，电子设备可以这样实现步骤603：确定所述每一电源线的长度和截面积；根据所述每一电源线的长度和截面积，确定对应电源线的阻值。

可以理解地，不同的器件，连接至供电点所需的线宽可能是不同的，线宽较大，其阻值则较小，相应产生的电阻压降也就较小，即使连接至供电点的线较长，可能也无需对其进行加宽。因此，在该实施例中，基于电源线的长度和截面积，确定该电源线的阻值，如此能够挑选出实际需要处理的电源线，从而通过配置较少的电源线的并联线段，也能够有效降低已布署的电源网络的电阻压降，进而缩短芯片配置的周期。

步骤604，将阻值大于电阻阈值的电源线确定为所述目标电源线。

在一些实施例中，电子设备还可以这样确定目标电源线：确定所述相邻的布线层中的所述电源网络的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

步骤605，在与所述信号线所处的布线层相邻的布线层中，布署至少一个与所述目标电源线平行的其他电源线；

步骤606，在所述其他电源线的端点处添加通孔，以使所述其他电源线与位于与所述其他电源线的布线层的相邻布线层中的、且垂直于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联；如此，能够增加已布署的电源网络中供电点到器件之间的电流路径，从而降低已布署的电源网络的电阻压降。

可以理解地，在芯片中，每一层的布线方向是不变的，且相邻两层布线方向是垂直的。例如，图2所示，第Mn层202的布线方向为纵向，相邻的上下两层，即第Mn-1层201和第Mn+1层203的布线方向为横向。因此，在本申请实施例中，在其他电源线的端点处添加通孔，能够实现该电源线与其上下相邻两层中的、且垂直连接于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联。

例如，图5所示，目标电源线为线段B₀C₀，新增的其他电源线为线段B₁C₁和线段B₂C₂，通过在线段B₁C₁和线段B₂C₂的端点处打孔，即可使得这两个线段与上下相邻两布线层上的、且垂直连接于线段B₀C₀的线段A₀B₀和C₀D₀相连接，从而实现线段B₁C₁、线段B₂C₂与线段B₀C₀的并联。

下面将说明本申请实施例在一个实际的应用场景中的示例性应用。

可以将沟道内布线资源利用率较低的金属层进行优化，提前加入足够的电源金属，从而增强电源网络，进而达到降低电阻压降的目的。可以理解地，在没有布署沟道的金属线之前，如果沟道区域已经布好信号线了，此时再增加电源网络的金属线，可能会和沟道的金属线有冲突。所以，为了防止电源线与沟道内的信号线有冲突，可以先布署电源线，再布署沟道内的信号线。

在一些实施例中，实现步骤可以包括以下步骤1)至步骤3)：

步骤1)设计正常的电源网络；

可以理解地，所谓正常的电源网络，是指能够满足基本电阻压降要求的电源网络，例如满足5％压降的电源网络。

在一些实施例中，合理的布线顺序应该是：先把全局的电源网络(即增强前的电源网络)布署好；然后，再去布署信号线；最后，再根据实际情况额外增加一些电源线。一般来说，布好的全局的电源网络，基本上能够满足电阻压降的要求。例如，布署的全局的电源网络的电阻压降为5％，即可满足芯片的基本要求。但是，沟道特性容易产生较大的电阻压降。那么，针对沟道特性，对电源网络进行增强，能够使得电阻压降降到3％，甚至2％，这样就大大降低了芯片出现功能障碍的概率，从而有效改善了芯片性能。

举例来说，有100％的布线资源，按照要求，10％的布线资源预留给电源网络，90％的布线资源预留给信号线。但是，由于沟道本身的特点，即使给沟道区域90％的信号线资源，也无法充分利用，可能只用了45％的布线资源用来进行信号线的布署，这样剩余的45％布线资源是空的，没有被利用，那么可以将这剩余的45％的布线资源用来进行电源线的布署，即55％的布线资源用来布署电源网络，从而增强电源网络，降低芯片的电阻压降。

步骤2)针对不同特点沟道在特定层额外增加电源网络，满足芯片物理实现设计规则检查(Design Rule Check，DRC)的要求。例如图7所示，假设横向沟道的信号线走在Mn层，则可以在沟道内Mn-1和Mn+1层增加足够的电源网络；

步骤3)继续进行布局布线，完成物理设计其他工作。

对于芯片设计本身来讲，沟道区域的电源网络设计本身就很困难。换句话来说，沟道区域的电源网络很容易产生较大的电阻压降。在本申请实施例中，充分利用沟道内未绕线的空白区域，增强电源网络；如此，在不占用绕线资源，且不增加芯片面积的情况下，通过有效增强沟道内的电源网络，降低电阻压降风险，克服沟道区域的电源网络容易产生较大的电阻压降的问题。

基于前述的实施例，本申请实施例提供一种配置芯片的装置，该装置包括所包括的各模块、以及各模块所包括的各单元，可以通过电子设备中的处理器来实现；当然也可通过具体的逻辑电路实现；在实施的过程中，处理器可以为中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)或现场可编程门阵列(FPGA)等。

图8为本申请实施例配置芯片的装置的结构示意图，如图8所示，所述装置80包括确定模块801和增强模块802；其中，

确定模块801，用于确定信号线所处的布线层；

增强模块802，用于在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

在一些实施例中，增强模块802，用于：在与所述信号线所处的布线层相邻的布线层中增加至少一个电源线，以增加所述供电点到器件之间的电流路径。

在一些实施例中，增强模块802，用于：在所述相邻的布线层中的所述电源网络的电源线中，确定满足条件的目标电源线；以及布署至少一个与所述目标电源线并联的其他电源线。

在一些实施例中，增强模块802，用于：确定所述相邻的布线层中的所述电源网络的每一电源线的阻值；将阻值大于电阻阈值的电源线确定为所述目标电源线；和/或，确定所述相邻的布线层中的所述电源网络的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

在一些实施例中，增强模块802，用于：确定所述每一电源线的长度和截面积；根据所述每一电源线的长度和截面积，确定电源线的阻值。

在一些实施例中，增强模块802，用于：在所述其他电源线的端点处添加通孔，以使所述其他电源线与位于与所述其他电源线的布线层的相邻布线层中的、且垂直于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联。

在一些实施例中，确定模块801，用于：获取满足送交制造标准的芯片版图的版图数据；从所述版图数据中确定信号线所处的布线层。

以上装置实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请装置实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

需要说明的是，本申请实施例中图8所示的配置芯片的装置对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。也可以采用软件和硬件结合的形式实现。

对应地，如图9所示，本申请实施例提供的电子设备90，该电子设备90可以包括：包括存储器901和处理器902，所述存储器901存储有可在处理器902上运行的计算机程序，所述处理器902执行所述程序时实现上述实施例中提供的方法中的步骤。

存储器901配置为存储由处理器902可执行的指令和应用，还可以缓存待处理器902以及电子设备90中各模块待处理或已经处理的数据(例如，图像数据、音频数据、语音通信数据和视频通信数据)，可以通过闪存(FLASH)或随机访问存储器(Random AccessMemory，RAM)实现。

需要说明的是，本申请实施例中，如果以软件功能模块的形式实现上述的配置芯片的方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本申请实施例不限制于任何特定的硬件和软件结合。

本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中提供的配置芯片的方法中的步骤。

本申请实施例提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述方法实施例提供的配置芯片的方法。

这里需要指出的是：以上存储介质和设备实施例的描述，与上述方法实施例的描述是类似的，具有同方法实施例相似的有益效果。对于本申请存储介质、芯片和终端设备实施例中未披露的技术细节，请参照本申请方法实施例的描述而理解。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的触摸屏系统的实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个模块或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或模块的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的模块可以是、或也可以不是物理上分开的，作为模块显示的部件可以是、或也可以不是物理模块；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部模块来实现本实施例方案的目的。

另外，在本申请各实施例中的各功能模块可以全部集成在一个处理单元中，也可以是各模块分别单独作为一个单元，也可以两个或两个以上模块集成在一个单元中；上述集成的模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得电子设备执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种配置芯片的方法，其特征在于，所述方法包括：

确定信号线所处的布线层；以及

在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

2.根据权利要求1所述的方法，其特征在于，所述在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，包括：

在与所述信号线所处的布线层相邻的布线层中增加至少一个电源线，以增加所述供电点到所述器件之间的电流路径。

3.根据权利要求2所述的方法，其特征在于，所述在与所述信号线所处的布线层相邻的布线层中增加至少一个电源线，包括：

在所述相邻的布线层中的所述电源网络的电源线中，确定满足条件的目标电源线；以及

布署至少一个与所述目标电源线并联的其他电源线。

4.根据权利要求3所述的方法，其特征在于，所述在所述相邻的布线层中的所述电源网络的电源线中，确定满足条件的目标电源线，包括：

确定所述相邻的布线层中的所述电源网络的每一电源线的阻值；将阻值大于电阻阈值的电源线确定为所述目标电源线；和/或

确定所述相邻的布线层中的所述电源网络的每一电源线的长度；将长度大于长度阈值的电源线确定为所述目标电源线。

5.根据权利要求4所述的方法，其特征在于，所述确定所述相邻的布线层中的所述电源网络的每一电源线的阻值，包括：

确定所述每一电源线的长度和截面积；

根据所述每一电源线的长度和截面积，确定电源线的阻值。

6.根据权利要求3所述的方法，其特征在于，所述布署至少一个与所述目标电源线并联的其他电源线，包括：

在所述其他电源线的端点处添加通孔，以使所述其他电源线与位于与所述其他电源线的布线层的相邻布线层中的、且垂直于所述目标电源线的电源线相连接，从而使所述其他电源线与所述目标电源线并联。

7.根据权利要求1至6任一项所述的方法，其特征在于，所述确定信号线所处的布线层，包括：

获取满足送交制造标准的芯片版图的版图数据；

从所述版图数据中确定信号线所处的布线层。

8.一种配置芯片的装置，其特征在于，包括：

确定模块，用于确定信号线所处的布线层；

增强模块，用于在与所述信号线所处的布线层相邻的布线层中增加电源网络中的供电点到器件之间的电流路径，以降低所述电源网络的电阻压降。

9.一种电子设备，包括存储器和处理器，所述存储器存储有可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1至7任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至7任一项所述的方法。

Images