CN113591428A - 一种时钟树布局方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请提供了一种时钟树布局方法、装置、电子设备及存储介质，涉及时钟树技术领域。首先依据预设的tap单元的位置对tap单元进行分层连接，以形成时钟网络，然后按预设位置布置缓冲器，并通过缓冲器形成从时钟输入端口到时钟网络的连接，再删除未连接负载的tap单元，再删除部分或全部未连接tap单元的网络线段，最后确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值，以完成时钟树布局。本申请提供的时钟树布局方法、装置、电子设备及存储介质具有缩短了时钟网络线长，降低了线间电容以及降低了时钟功耗的优点。

Description

一种时钟树布局方法、装置、电子设备及存储介质

技术领域

本申请涉及时钟树技术领域，具体而言，涉及一种时钟树布局方法、装置、电子设备及存储介质。

背景技术

时钟树技术是集成电路设计领域的高速时钟树实现技术之一，该技术能够通过大驱动单元以及高层金属走线在大面积范围内传输时钟信号，减少时钟主干路径上的集成电路器件数量，减少时钟树主干路径上的线延迟，从而降低时钟树的总延迟。此外，该技术将时钟路径的分叉点向后移动，从而减小了片上误差(OCV，On-Chip Variation)，有利于设计性能的提高。

为了实现时钟信号的快速传输，网状时钟树结构普遍采用大驱动缓冲器和高层金属宽线。在设计模块中会预先放置tap单元与之相连，时钟信号则通过这些tap点传输，利于时序收敛，但是网状的时钟结构会占用大量的绕线资源。由于CPU和GPU的设计需要支持高频率的时钟信号，而芯片的整体功耗和电压，电容以及频率密切相关，降低时钟网络的电容便成为低功耗设计的有效手段。在物理实现方面，由于采用高宽度的高层金属走线，当连接到模块内部的时钟tap单元时，会形成巨大的金属与器件栅极面积比，造成天线效应违例。为了修复该违例，设计者需要插入大量的冗余器件，进一步压缩芯片的有效面积。

综上，现有技术中提供的网状时钟树结构存在高功耗，高资源占用以及物理设计违例的问题。

发明内容

本申请的目的在于提供一种时钟树布局方法、装置、电子设备及存储介质，以解决现有技术中网状时钟树结构存在高功耗，高资源占用以及物理设计违例的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种时钟树布局方法，所述方法包括：

依据预设的tap单元的位置对所述tap单元进行分层连接，以形成时钟网络；

按预设位置布置缓冲器，并通过所述缓冲器形成从时钟输入端口到所述时钟网络的连接；

删除未连接负载的tap单元；

删除部分或全部未连接tap单元的网络线段；

确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

可选地，所述当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段的步骤包括：

当所述延时偏差大于阈值时，恢复至少一个未连接负载的tap单元及对应的网络线段；

重新确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值。

可选地，所述当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段的步骤包括：

当所述延时偏差大于阈值时，确定延时偏差最大的目标区域；

恢复所述目标区域内部分或全部未连接负载的tap单元；

重新确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值。

可选地，确定每个tap单元的延时偏差的步骤包括：

将任一tap单元作为目标tap单元；

将与所述目标tap单元相邻的tap单元的延时与所述目标tap单元的延时进行比较，以确定每个tap单元的延时偏差。

可选地，所述删除部分或全部未连接tap单元的网络线段的步骤包括：

依据预设的布局规则与天线效应确定需要删除的网络线段。

可选地，所述依据预设的tap单元的位置对所述tap单元进行分层连接的步骤包括：

利用金属线对所述tap单元进行分层连接，其中，所述金属线的层数、宽度以及间距与所述缓冲器的性能、所述金属线之间的电阻电容关联。

第二方面，本申请实施例还提供了一种时钟树布局装置，所述装置包括：

连接单元，用于依据预设的tap单元的位置对所述tap单元进行分层连接，以形成时钟网络；

连接单元，还用于按预设位置布置缓冲器，并通过所述缓冲器形成从时钟输入端口到所述时钟网络的连接；

删除单元，用于删除未连接负载的tap单元；

删除单元，还用于删除部分或全部未连接tap单元的网络线段；

删除单元，还用于确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

可选地，所述删除单元用于当所述延时偏差大于阈值时，恢复至少一个未连接负载的tap单元及对应的网络线段；重新确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值。

第三方面，本申请实施例还提供了一种电子设备，包括：存储器，于存储一个或多个程序；处理器；当所述一个或多个程序被所述处理器执行时，实现上述的方法。

第四方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述的方法。

相对于现有技术，本申请具有以下有益效果：

本申请提供了一种时钟树布局方法、装置、电子设备及存储介质，首先依据预设的tap单元的位置对tap单元进行分层连接，以形成时钟网络，然后按预设位置布置缓冲器，并通过缓冲器形成从时钟输入端口到时钟网络的连接，再删除未连接负载的tap单元，再删除部分或全部未连接tap单元的网络线段，最后确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值，以完成时钟树布局。由于本申请在进行时钟树布局时，会将冗余的tap单元与网络线段删除，进而可以有效缩短时钟网络线长，降低线间电容，从而降低时钟功耗。同时由于金属层面积减少，天线效应违例也将明显降低。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本申请实施例提供的电子设备的模块示意图。

图2为本申请实施例提供的时钟树布局方法的流程示意图。

图3为本申请实施例提供的tap单元的连接示意图。

图4为本申请实施例提供的tap单元与缓冲器的连接示意图。

图5为本申请实施例提供的未接负载的tap单元后的连接示意图。

图6为本申请实施例提供的时钟树布局装置的模块示意图。

图中：100-电子设备；101-处理器；102-存储器；103-通信接口；200-时钟树布局装置；210-连接单元；220-删除单元。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，目前，网状时钟树结构在带来时序收敛便利的同时，也引入了高功耗，高资源占用以及物理设计违例等一系列问题，需要通过优化时钟网络结构和设计流程来降低冗余单元以及减小时钟结构整体电容。

有鉴于此，本申请提供了一种时钟树布局方法，通过删除冗余的tap单元与网络线段，达到降低始终功耗、降低资源占用以及减少物理设计违例的效果。

需要说明的是，本申请提供的时钟树布局方法应用于电子设备中，例如计算机、服务器等智能终端电子设备。图1示出本申请实施例提供的电子设备的一种示意性结构框图，电子设备100包括存储器102、处理器101和通信接口103，该存储器102、处理器101和通信接口103相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。

存储器102可用于存储软件程序及模块，如本申请实施例提供的时钟树布局装置200对应的程序指令或模块，处理器101通过执行存储在存储器102内的软件程序及模块，从而执行各种功能应用以及数据处理，进而执行本申请实施例提供的时钟树布局方法的步骤。该通信接口103可用于与其他节点设备进行信令或数据的通信。

其中，存储器102可以是，但不限于，随机存取存储器102(Random Access Memory，RAM)，只读存储器(Read Only Memory，ROM)，可编程只读存储器(Programmable Read-OnlyMemory，PROM)，可擦除只读存储器(Erasable Programmable Read-Only Memory，EPROM)，电可擦除可编程只读存储器(Electric Erasable Programmable Read-Only Memory，EEPROM)等。

处理器101可以是一种集成电路芯片，具有信号处理能力。该处理器101可以是通用处理器101，包括中央处理器(Central Processing Unit，CPU)、网络处理器(NetworkProcessor，NP)等；还可以是数字信号处理器(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

可以理解，图1所示的结构仅为示意，电子设备100还可以包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。图1中所示的各组件可以采用硬件、软件或其组合实现。

下面对本申请所述的时钟树布局方法进行示例性说明：

作为一种实现方式，请参阅图2，该时钟树布局方法包括：

S102，依据预设的tap单元的位置对tap单元进行分层连接，以形成时钟网络。

S104，按预设位置布置缓冲器，并通过缓冲器形成从时钟输入端口到时钟网络的连接。

S106，删除未连接负载的tap单元。

S108，删除部分或全部未连接tap单元的网络线段。

S110，确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

其中，本申请所述的tap单元，指时钟树的终端部分，其后端可以连接负载，通过tap单元，可以实现延时功能，且不同模块的单元的延时可能不同。

需要说明的是，延时指PWM脉冲中，上升沿与下降沿变化的快慢，即从0到1，或从1到0变化的快慢。

其中，tap单元的位置一般按照设计的要求固定，在不同的设计要求下，tap单元的位置与数量均可能变化，因此，在进行时钟树布局时，可以先将tap单元的位置按照设计需求固定，然后对tap单元进行分层连接，例如，请参阅图3，按照横向进行连接，进而使得tap单元按行排列，或者，按照竖向进行连接，进而使得tap单元按列排列，并形成时钟网络。如图3所示，tap单元还可以划分为不同的模块，不同的模块可以执行不同的功能。

当然地，时钟网络中还包括主干(图3中竖直的线即为主干)，主干与时钟网络连接，同时主干的一端与时钟输入端口连接。并且，主干与连接tap单元的金属线共同组成高层金属线，进而通过该实现方式形成网状时钟树结构。

可以理解地，随着主干的延伸，越远离时钟输入端口的位置，tap单元的延时越高，因此，为了降低tap单元的延时，还需要布置缓冲器，缓冲器可以起到中间件的作用，降低远离时钟输入端口tap单元的延时。

其中，缓冲器也需要按照设计要求在预设的位置进行布置，例如，请参阅图4，在某一区域内，需要布置两个缓冲器，或者，在某一个模块内，需要布置三个缓冲器，且通过缓冲器形成从时钟输入端口到时钟网络的连接，当然得，也可以布置其它数量的缓冲器，在此不做任何限定。

在实际使用中，tap单元可以连接负载，并为负载提供时钟信号，当然地，其中部分tap单元也可能并未连接有负载，在此基础上，本申请为了降低时钟功耗，将未连接负载的tap单元删除，删除后的结构如图5所示。

同时，在删除tap单元后，与被删除的tap单元连接的网络线段将处于“悬空”状态，因此，为了缩短时钟网络线长，本申请还会删除部分或全部未连接tap单元的网络线段。

当然地，上述删除动作并非最终结果，因为冗余tap单元可以起到平衡时钟网络的作用，因此在执行删除动作后，还需对形成的时钟树进行验证。作为一种实现方式，可以采用分析每个tap单元的延时偏差的方式，确定出是否保留该删除动作。例如，当某个tap单元的延时偏差大于阈值时，则重新删除未连接负载的tap单元与网络线段，然后再进行验证，直至所述tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

换言之，在验证过程中，需要循环执行重新删除及确定延时偏差的动作，直至当tap单元的延时偏差小于或等于阈值时，才能退出循环，可以理解地，此时的tap单元与网络线段是在满足约束条件的最短时钟网络与最少的tap单元数量。

通过上述实现方式，删除冗余的tap单元和时钟网络线段，形成鱼骨状的网络结构。该结构可以有效缩短时钟网络线长，降低线间电容，从而降低时钟功耗。同时由于金属层面积减少，天线效应违例也将明显降低。设计者无需通过大量插入冗余二极管来修复该物理设计违例，一定程度上提高了芯片的有效设计面积。

作为一种实现方式，S102的步骤包括：

利用金属线对tap单元进行分层连接，其中，金属线的层数、宽度以及间距与缓冲器的性能、金属线之间的电阻电容关联。

由于远离时钟输入端口的方向延伸，tap单元的延时会越来越高，因此，每个缓冲器的性能并不相同，并且，相邻金属线之间距离也并不相同，随着距离的增大，金属线之间的电阻减小，电容增大，金属线的层数，宽度和间距由缓冲器的驱动能力和金属线的电阻电容共同决定。

作为一种实现方式，S108的步骤包括：

依据预设的布局规则与天线效应确定需要删除的网络线段。

其中，在删除网络线段时，需要在不违反物理设计规则的情况下保留连接tap单元的最短线段，进而形成鱼骨状的网络结构。其中，本申请所述的物理设计规则包括但不限于预设的布局规则与天线效应等。

需要说明的是，本申请所述的删除网络线段，可以为删除悬空的整条网络线段，或者仅删除部分悬空的网络线段，在此基础上，即可以将悬空的网络线段完全删除，或者缩短网络线段，满足物理设计规则。例如，针对某一网络线段，其连接的tap单元已经被删除，根据物理设计规则，将其长度缩短一半，或者，将其全部删除。

通过该实现方式，能够保证冗余的tap单元全部被删除，同时网络线段能够在满足物理设计规则前提下达到线段最短的效果。

作为一种实现方式，S110的步骤包括：

S1101，将任一tap单元作为目标tap单元。

S1102，将与目标tap单元相邻的tap单元的延时与目标tap单元的延时进行比较，以确定每个tap单元的延时偏差。

即在确定每个tap单元的延时偏差时，为了更加方便的进行确定，可以将每个tap单元的延时与相邻tap单元的延时做差，并将该差值的绝对值作为延时偏差。当然地，本申请并不对相邻tap单元的数量进行限定，例如，可以为目标tap单元与相邻的1个tap单元确定延时偏差，或者与相邻的2个或更多的tap单元确定延时偏差，在此不做具体限定。

还需要说明的是，当通过多个相邻tap单元确定延时偏差时，可以将目标tap单元依次与相邻tap单元做差，然后确定出差值的绝对值。并且，当确定延时偏差时，可以将所有绝对值当中最大的值作为延时偏差，或者将所有绝对值之和作为延时偏差，亦或者将所有绝对值的平均值作为延时偏差，在此不做限定。

通过确定延时偏差的方式，可以通过与阈值进行比较的方式确定出此时时钟树的布局是否满足约束条件，若满足，则将该时钟树的布局作为最终的布局；若不满足，则继续利用S106-S110的步骤进行迭代分析，直至满足条件。

作为一种实现方式，S110还包括：

S1103，当延时偏差大于阈值时，恢复至少一个未连接负载的tap单元及对应的网络线段。

S1104，重新确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值。

对延时偏差进行分析时，延时偏差不满足约束条件，则表示某些tap单元和/或某些网络线段不能删除，在此基础上，可以通过恢复未连接负载的tap单元及对应的网络线段的方式，重新确定每个tap单元的延时偏差，然后再进行延时偏差的分析。

例如，可以一次恢复一个已被删除的tap单元，或者，可以一次恢复多个已被删除的tap单元。当然地，也可以随机恢复已被删除的tap单元，然后进行延时偏差分析，并确定是否还需要继续执行迭代分析的步骤。

在此，需要说明的是，当恢复的tap单元为多个，且进行延时偏差分析后，仍不满足延时偏差的约束条件，则也可删除部分恢复的tap单元与网络线段，进而不断的执行恢复与删除的步骤，直至tap单元的延时偏差小于或等于阈值，完成时钟树布局。

在另一种实现方式中，S110包括：

S1105，当延时偏差大于阈值时，确定延时偏差最大的目标区域。

S1106，恢复目标区域内部分或全部未连接负载的tap单元。

S1107，重新确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值。

在该实现方式中，可以确定延时偏差最大的区域，例如该区域的tap单元的延时偏差之和最大，则确定该区域的延时偏差最大，然后按区域恢复部分或者全部tap单元。

通过该实现方式，可以从延时偏差最大的区域进行迭代分析，因此其效率更高。

基于上述实现方式，请参阅图6，本申请实施例还提供了一种时钟树布局装置200，该时钟树布局装置200包括：

连接单元210，用于依据预设的tap单元的位置对tap单元进行分层连接，以形成时钟网络。

可以理解地，通过连接单元210可执行S102。

连接单元210，还用于按预设位置布置缓冲器，并通过缓冲器形成从时钟输入端口到时钟网络的连接。

可以理解地，通过连接单元210可执行S104。

删除单元220，用于删除未连接负载的tap单元。

可以理解地，通过删除单元220可执行S106。

删除单元220，还用于删除部分或全部未连接tap单元的网络线段。

可以理解地，通过删除单可执行S108。

删除单元220，还用于确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

可以理解地，通过删除单可执行S110。

此外，删除单元220用于当延时偏差大于阈值时，恢复至少一个未连接负载的tap单元及对应的网络线段；重新确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值。

综上所述，本申请提供了一种时钟树布局方法、装置、电子设备及存储介质，首先依据预设的tap单元的位置对tap单元进行分层连接，以形成时钟网络，然后按预设位置布置缓冲器，并通过缓冲器形成从时钟输入端口到时钟网络的连接，再删除未连接负载的tap单元，再删除部分或全部未连接tap单元的网络线段，最后确定每个tap单元的延时偏差，并在当延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至tap单元的延时偏差小于或等于阈值，以完成时钟树布局。由于本申请在进行时钟树布局时，会将冗余的tap单元与网络线段删除，进而可以有效缩短时钟网络线长，降低线间电容，从而降低时钟功耗。同时由于金属层面积减少，天线效应违例也将明显降低。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。

也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。

也要注意的是，框图和或流程图中的每个方框、以及框图和或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器、随机存取存储器、磁碟或者光盘等各种可以存储程序代码的介质。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种时钟树布局方法，其特征在于，所述方法包括：

依据预设的tap单元的位置对所述tap单元进行分层连接，以形成时钟网络；

按预设位置布置缓冲器，并通过所述缓冲器形成从时钟输入端口到所述时钟网络的连接；

删除未连接负载的tap单元；

删除部分或全部未连接tap单元的网络线段；

确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

2.如权利要求1所述的时钟树布局方法，其特征在于，所述当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段的步骤包括：

当所述延时偏差大于阈值时，恢复至少一个未连接负载的tap单元及对应的网络线段；

重新确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值。

3.如权利要求1所述的时钟树布局方法，其特征在于，所述当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段的步骤包括：

当所述延时偏差大于阈值时，确定延时偏差最大的目标区域；

恢复所述目标区域内部分或全部未连接负载的tap单元；

重新确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值。

4.如权利要求1所述的时钟树布局方法，其特征在于，确定每个tap单元的延时偏差的步骤包括：

将任一tap单元作为目标tap单元；

将与所述目标tap单元相邻的tap单元的延时与所述目标tap单元的延时进行比较，以确定每个tap单元的延时偏差。

5.如权利要求1所述的时钟树布局方法，其特征在于，所述删除部分或全部未连接tap单元的网络线段的步骤包括：

依据预设的布局规则与天线效应确定需要删除的网络线段。

6.如权利要求1所述的时钟树布局方法，其特征在于，所述依据预设的tap单元的位置对所述tap单元进行分层连接的步骤包括：

利用金属线对所述tap单元进行分层连接，其中，所述金属线的层数、宽度以及间距与所述缓冲器的性能、所述金属线之间的电阻电容关联。

7.一种时钟树布局装置，其特征在于，所述装置包括：

连接单元，用于依据预设的tap单元的位置对所述tap单元进行分层连接，以形成时钟网络；

连接单元，还用于按预设位置布置缓冲器，并通过所述缓冲器形成从时钟输入端口到所述时钟网络的连接；

删除单元，用于删除未连接负载的tap单元；

删除单元，还用于删除部分或全部未连接tap单元的网络线段；

删除单元，还用于确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值，以完成时钟树布局。

8.如权利要求7所述的时钟树布局装置，其特征在于，所述删除单元用于当所述延时偏差大于阈值时，恢复至少一个未连接负载的tap单元及对应的网络线段；重新确定每个tap单元的延时偏差，并在当所述延时偏差大于阈值时，重新删除未连接负载的tap单元与网络线段，直至所述tap单元的延时偏差小于或等于阈值。

9.一种电子设备，其特征在于，包括：

存储器，用于存储一个或多个程序；

处理器；

当所述一个或多个程序被所述处理器执行时，实现如权利要求1-6中任一项所述的方法。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-6中任一项所述的方法。

Images