CN112131824A - 一种基于标准单元阻挡层的芯片绕线方法 - Google Patents

一种基于标准单元阻挡层的芯片绕线方法 Download PDF

Info

Publication number
CN112131824A
CN112131824A CN202011090712.9A CN202011090712A CN112131824A CN 112131824 A CN112131824 A CN 112131824A CN 202011090712 A CN202011090712 A CN 202011090712A CN 112131824 A CN112131824 A CN 112131824A
Authority
CN
China
Prior art keywords
area
standard
winding
barrier layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011090712.9A
Other languages
English (en)
Inventor
王锐
关娜
莫军
王亚波
李建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unicmicro Guangzhou Co ltd
Original Assignee
Unicmicro Guangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unicmicro Guangzhou Co ltd filed Critical Unicmicro Guangzhou Co ltd
Priority to CN202011090712.9A priority Critical patent/CN112131824A/zh
Publication of CN112131824A publication Critical patent/CN112131824A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种基于标准单元阻挡层的芯片绕线方法及装置及可读存储介质，所述方法包括:读入芯片设计；根据单元约束摆放标准单元；筛选出标准单元区域中绕线溢出的区域；根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层；往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层；对所述标准摆放单元区域进行叠加式优化。采用本发明实施例，能有效解决芯片设计中标准单元局部绕线拥塞的问题。

Description

一种基于标准单元阻挡层的芯片绕线方法
技术领域
本发明涉及芯片设计领域，尤其是涉及一种基于标准单元阻挡层的芯片绕线方法。
背景技术
伴随着人工智能的兴起，大量专用于人工智能计算的芯片应用而生，人工智能芯片算法主要涉及加法或者乘法矩阵，典型的计算部件有GPU，DSP。由于计算的复杂性，人工智能AI芯片物理可实现性是工程师们亟待解决的问题，尤其随着AI芯片计算量成倍增长，计算速度急速提升，单位面积内晶体管数量成倍增加，导致AI芯片在物理实现阶段高频出现绕线拥塞现象，绕线拥塞意味着芯片在物理上不可实现。
针对标准单元放置局部绕线拥塞的问题，现有的技术方案是将出现局部绕线拥塞的物理位置上添加标准单元放置阻挡层，这种阻挡层可以设定被阻挡的百分比，比如在指定面积内只允许放置50％的标准单元。虽然整体上计算，EDA工具会按照特定面积内标准单元只能占据50％面积的约束进行标准单元放置，但是在特定面积内仍旧会存在局部拥塞的问题,这需要配合其他方法或者人工逐个推开的方法解决区域的绕线拥塞。图1是绕线拥塞区域局部放大图，可以由此判断绕线拥塞主要是由于标准单元局部过于密集导致。
现有采用标准单元放置阻挡层的方案，不能够保证在比较少的迭代次数内收敛局部的绕线拥塞，因为在特定区域添加标准单元阻挡层，EDA工具会把在这个区域内的标准单元按照标准单元阻挡率来做整体规划放置，但不是均匀散开放置，同时存在一定概率EDA工具会把绕线拥塞区域转移至添加的标准单元阻挡层以外，从而导致即便采用多次的重复迭代，仍旧会引起线拥塞区域从一个区域迁移至新的区域的情况发生。
发明内容
本发明实施例提供一种基于标准单元阻挡层的芯片绕线方法、装置及计算机可读存储介质，能有效解决芯片设计中标准单元局部绕线拥塞的问题。
本发明一实施例提供一种基于标准单元阻挡层的芯片绕线方法，包括：
读入芯片设计；
根据单元约束摆放标准单元；
筛选出标准单元区域中绕线溢出的区域；
根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层；
往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层；
对所述标准单元区域进行叠加式优化。
作为上述方案的改进，所述读入芯片设计，具体包括读入工艺库文件以及门级网表。
作为上述方案的改进，所述单元约束包括芯片设计需要的面积约束、时序约束和功耗约束。
作为上述方案的改进，所述根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层，具体包括：
根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层单元尺寸大小以及pitch；所述pitch指的是一个标准单元阻挡层中心点到另外一个标准单元阻挡层中心点之间的距离。
作为上述方案的改进，所述往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层，之前还包括：
根据所述棋盘格阵列式结构的标准单元阻挡层，对所述绕线溢出的区域进行优化。
本发明另一实施例对应提供了一种基于标准单元阻挡层的芯片绕线装置，包括：
读取模块，用于读入芯片设计；
摆放模块，用于根据单元约束摆放标准单元；
筛选模块，用于筛选出标准单元区域中绕线溢出的区域；
制定模块，用于根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层；
叠加模块，用于往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层；
优化模块，用于对所述标准摆放单元区域进行叠加式优化。
本发明另一实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行上述发明实施例所述的基于标准单元阻挡层的芯片绕线方法。
相比于现有技术，本发明实施例提供的基于标准单元阻挡层的芯片绕线方法、装置及计算机可读存储介质，通过针对芯片设计中标准单元局部的绕线拥塞情况制定出相适应的棋盘格阵列式结构的标准单元阻挡层，将过于集中的标准单元均匀推开，由于过于集中的标准单元被均匀推开，可以避免绕线拥塞区域转移至添加的标准单元阻挡层以外，对迭代次数进行有效控制，提升工作效率。
附图说明
图1是芯片中绕线拥塞区域局部放大示意图；
图2是本发明一实施例提供的基于标准单元阻挡层的芯片绕线方法的流程示意图；
图3是本发明一实施例中的一种棋盘格阵列式结构的标准单元阻挡层的局部示意图；
图4是本发明一实施例中标准单元根据标准单元阻挡层优化之后的物理分布图；
图5是本发明一实施例中棋盘格阵列式结构的标准单元阻挡层单元与标准单元的叠加示意图；
图6是本发明一实施例提供的基于标准单元阻挡层的芯片绕线装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图1，是本发明一实施例提供一种基于标准单元阻挡层的芯片绕线方法，所述芯片绕线方法包括：
S10、读入芯片设计。
S11、根据单元约束摆放标准单元。
S12、筛选出标准单元区域中绕线溢出的区域。
S13、根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层。
S14、往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层。
S15、对所述标准单元区域进行叠加式优化。
相比于现有技术，本发明实施例提供的基于标准单元阻挡层的芯片绕线方法，通过针对芯片设计中标准单元局部的绕线拥塞情况制定出相适应的棋盘格阵列式结构的标准单元阻挡层，将过于集中的标准单元均匀推开，由于过于集中的标准单元被均匀推开，可以避免绕线拥塞区域转移至添加的标准单元阻挡层以外，对迭代次数进行有效控制，提升工作效率。
示例性地，S10具体包括：读入工艺库文件以及门级网表。
读入的工艺库中包含了基本的逻辑门和触发器。
在电子线路设计中，网表(netlist)是用于描述电路元件相互之间连接关系的，一般来说是一个遵循某种比较简单的标记语法的文本文件。这里的“门级(gate-level)”，指的是网表描述的电路综合级别。门级网表中，描述的电路元件基本是“门(gate)”或与此同级别的元件。
不同的综合工具生成的网表文件的文件格式也不太一样，如*.v(DesignCompiler,Synopsys)、*.vh(PKS,Cadence)和*.edf(Synplify,Synplicity)。
对于*.v格式的门级网表文件，可以看成代码风格是采用门级连接方式编写的Verilog代码文件。
示例性地，所述单元约束包括芯片设计需要的面积约束、时序约束和功耗约束。
示例性地，S13具体包括：
根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层单元尺寸大小以及pitch；所述pitch指的是一个标准单元阻挡层中心点到另外一个标准单元阻挡层中心点之间的距离。
制定的棋盘格阵列式结构的标准单元阻挡层，能将过于集中的标准单元均匀推开，由于过于集中的标准单元被均匀推开由于过于集中的标准单元被均匀推开，可以避免绕线拥塞区域转移至添加的标准单元阻挡层以外，对迭代次数进行有效控制，提升工作效率。
参见图3，是本发明一实施例提供了的一种棋盘格阵列式结构的标准单元阻挡层的局部结构。白色高亮即为针对局部绕线拥塞的区域添加的棋盘格阵列式结构的标准单元阻挡层，阵列单元大小取决于绕线溢出程度，绕线拥塞程度越高，需要添加的阵列单元越大。
示例性地，S14之前包括：
根据所述棋盘格阵列式结构的标准单元阻挡层，对所述绕线溢出的区域进行优化。
如图4所示，是标准单元根据棋盘格阵列式结构的标准单元阻挡层进行优化调整之后的物理分布。在叠加之前先进行标准单元调整可以使后续各个绕线溢出区域和对应的棋盘格阵列式结构的标准单元阻挡层叠加过程更加平稳，容错率更高。
示例性地，参见图5，是本发明一实施例提供的棋盘格阵列式结构的标准单元阻挡层单元与优化后的标准单元叠加示图。
相比于现有技术，本发明实施例提供的基于标准单元阻挡层的芯片绕线方法，通过针对芯片设计中标准单元局部的绕线拥塞情况制定出相适应的棋盘格阵列式结构的标准单元阻挡层，将过于集中的标准单元均匀推开，由于过于集中的标准单元被均匀推开，可以避免绕线拥塞区域转移至添加的标准单元阻挡层以外，对迭代次数进行有效控制，提升工作效率。
参见图6，是本发明另一实施例提供了的一种基于标准单元阻挡层的芯片绕线装置，所述装置具体包括：读取模块60、摆放模块61、筛选模块62、制定模块63、叠加模块64和优化模块65。
读取模块60，用于读入芯片设计。
摆放模块61，用于根据单元约束摆放标准单元。
筛选模块62，用于筛选出标准单元区域中绕线溢出的区域。
制定模块63，用于根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层。
叠加模块64，用于往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层。
优化模块65，用于对所述标准摆放单元区域进行叠加式优化。
该实施例的基于标准单元阻挡层的芯片绕线装置包括：处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，例如基于标准单元阻挡层的芯片绕线程序。所述处理器执行所述计算机程序时实现上述基于标准单元阻挡层的芯片绕线方法实施例中的步骤，例如图2所示的S14。或者，所述处理器执行所述计算机程序时实现上述各装置实施例中各模块/单元的功能，例如制定模块63。
示例性的，所述计算机程序可以被分割成一个或多个模块，所述一个或者多个模块被存储在所述存储器中，并由所述处理器执行，以完成本发明。所述一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序在所述基于标准单元阻挡层的芯片绕线装置中的执行过程。
所述基于标准单元阻挡层的芯片绕线装置可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述基于标准单元阻挡层的芯片绕线装置可包括，但不仅限于，处理器、存储器。本领域技术人员可以理解，所述示意图仅仅是基于标准单元阻挡层的芯片绕线装置的示例，并不构成基于标准单元阻挡层的芯片绕线装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述基于标准单元阻挡层的芯片绕线装置还可以包括输入输出设备、网络接入设备、总线等。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等，所述处理器是所述基于标准单元阻挡层的芯片绕线装置的控制中心，利用各种接口和线路连接整个基于标准单元阻挡层的芯片绕线装置的各个部分。
所述存储器可用于存储所述计算机程序和/或模块，所述处理器通过运行或执行存储在所述存储器内的计算机程序和/或模块，以及调用存储在存储器内的数据，实现所述基于标准单元阻挡层的芯片绕线装置的各种功能。所述存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如硬盘、内存、插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(SecureDigital,SD)卡，闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本发明另一实施例提供了一种计算机可读存储介质，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行上述发明实施例所述的基于标准单元阻挡层的芯片绕线方法。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种基于标准单元阻挡层的芯片绕线方法，其特征在于，包括：
读入芯片设计；
根据单元约束摆放标准单元；
筛选出标准单元区域中绕线溢出的区域；
根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层；
往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层；
对所述标准单元区域进行叠加式优化。
2.如权利要求1所述的基于标准单元阻挡层的芯片绕线方法，其特征在于，所述读入芯片设计，具体包括读入工艺库文件以及门级网表。
3.如权利要求1所述的基于标准单元阻挡层的芯片绕线方法，其特征在于，所述单元约束包括芯片设计需要的面积约束、时序约束和功耗约束。
4.如权利要求1所述的基于标准单元阻挡层的芯片绕线方法，其特征在于，所述根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层，具体包括：
根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层单元尺寸大小以及pitch；所述pitch指的是一个标准单元阻挡层中心点到另外一个标准单元阻挡层中心点之间的距离。
5.如权利要求1所述的基于标准单元阻挡层的芯片绕线方法，其特征在于，所述往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层，之前还包括：
根据所述棋盘格阵列式结构的标准单元阻挡层，对所述绕线溢出的区域进行优化。
6.一种基于标准单元阻挡层的芯片绕线装置，其特征在于，包括：
读取模块，用于读入芯片设计；
摆放模块，用于根据单元约束摆放标准单元；
筛选模块，用于筛选出标准单元区域中绕线溢出的区域；
制定模块，用于根据所述绕线溢出的区域，制定棋盘格阵列式结构的标准单元阻挡层；
叠加模块，用于往所述绕线溢出的区域添加所述棋盘格阵列式结构的标准单元阻挡层；
优化模块，用于对所述标准单元区域进行叠加式优化。
7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质包括存储的计算机程序，其中，在所述计算机程序运行时控制所述计算机可读存储介质所在设备执行如权利要求1至5中任意一项所述的基于标准单元阻挡层的芯片绕线方法。
CN202011090712.9A 2020-10-13 2020-10-13 一种基于标准单元阻挡层的芯片绕线方法 Pending CN112131824A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011090712.9A CN112131824A (zh) 2020-10-13 2020-10-13 一种基于标准单元阻挡层的芯片绕线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011090712.9A CN112131824A (zh) 2020-10-13 2020-10-13 一种基于标准单元阻挡层的芯片绕线方法

Publications (1)

Publication Number Publication Date
CN112131824A true CN112131824A (zh) 2020-12-25

Family

ID=73852873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011090712.9A Pending CN112131824A (zh) 2020-10-13 2020-10-13 一种基于标准单元阻挡层的芯片绕线方法

Country Status (1)

Country Link
CN (1) CN112131824A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117422042A (zh) * 2023-11-08 2024-01-19 广芯微电子（广州）股份有限公司 一种梳齿状绕线阻挡层的设计方法及装置
CN117976670A (zh) * 2024-02-22 2024-05-03 广芯微电子（广州）股份有限公司 一种隔离单元堆叠式摆放结构及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108287980A (zh) * 2018-03-28 2018-07-17 湖南融创微电子有限公司 芯片布线方法
CN110263442A (zh) * 2019-06-21 2019-09-20 珠海市一微半导体有限公司 一种模拟版图的走线映射到数字版图的方法
CN110795908A (zh) * 2019-10-30 2020-02-14 福州大学 偏差驱动的总线感知总体布线方法
CN111129012A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置
CN111259615A (zh) * 2020-01-09 2020-06-09 中国人民解放军国防科技大学 一种基于原有布图规划的自动化物理单元插入方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108287980A (zh) * 2018-03-28 2018-07-17 湖南融创微电子有限公司 芯片布线方法
CN111129012A (zh) * 2018-10-31 2020-05-08 台湾积体电路制造股份有限公司 半导体装置
CN110263442A (zh) * 2019-06-21 2019-09-20 珠海市一微半导体有限公司 一种模拟版图的走线映射到数字版图的方法
CN110795908A (zh) * 2019-10-30 2020-02-14 福州大学 偏差驱动的总线感知总体布线方法
CN111259615A (zh) * 2020-01-09 2020-06-09 中国人民解放军国防科技大学 一种基于原有布图规划的自动化物理单元插入方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
周庭旭 等: "一种步进的单元散布拥塞消除算法", 《微电子学》 *
李洪革 等: "《VERILOG硬件描述语言与设计》", 31 March 2017, 北京：北京航空航天大学出版社 *
许可敬 等: "布局布线中一种拥塞问题的解决方法", 《电子世界》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117422042A (zh) * 2023-11-08 2024-01-19 广芯微电子（广州）股份有限公司 一种梳齿状绕线阻挡层的设计方法及装置
CN117976670A (zh) * 2024-02-22 2024-05-03 广芯微电子（广州）股份有限公司 一种隔离单元堆叠式摆放结构及方法

Similar Documents

Publication Publication Date Title
US11675942B2 (en) Optimization of parameters for synthesis of a topology using a discriminant function module
CN110457849B (zh) 一种可配置的数字集成电路设计方法
EP3327566A1 (en) Encoding and decoding variable length instructions
CN105808795A (zh) 基于时序约束的fpga芯片全局布局优化方法
US8572541B2 (en) Method and system for adaptive physical design
CN112131824A (zh) 一种基于标准单元阻挡层的芯片绕线方法
US9047434B2 (en) Clustering for processing of circuit design data
US9542523B2 (en) Method and apparatus for selecting data path elements for cloning
US6883156B1 (en) Apparatus and method for relative position annotation of standard cell components to facilitate datapath design
US11409934B2 (en) Generation of hardware design using a constraint solver module for topology synthesis
US8595668B1 (en) Circuits and methods for efficient clock and data delay configuration for faster timing closure
GB2551624A (en) Evaluating polynomials in hardware logic
US11126768B2 (en) Methods of designing semiconductor devices, design systems performing the same and methods of manufacturing semiconductor devices using the same
US8132141B2 (en) Method and apparatus for generating a centerline connectivity representation
US8181143B2 (en) Method and apparatus for generating a memory-efficient representation of routing data
US10628125B2 (en) Modulo hardware generator
US7076759B2 (en) Methodology for generating a modified view of a circuit layout
CN117151015B (zh) 集成电路布局布线方法、装置、集成电路芯片
CN113688587B (zh) 一种电路布图的生成方法、装置、计算机设备及存储介质
US20230030495A1 (en) Hybrid fixed logic for performing multiplication
CN117852483A (zh) 一种基于混合优化的芯片元件全局布局方法
Liu et al. Slicing floorplan design with boundary-constrained modules
GB2615225A (en) Resource allocation in a parallel processing system
CN116127891A (zh) 可编程逻辑器件乘法器模块布局方法、装置、设备及介质
CN117764022A (zh) 一种多存储阵列布局方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201225