CN110795908A - 偏差驱动的总线感知总体布线方法 - Google Patents
偏差驱动的总线感知总体布线方法 Download PDFInfo
- Publication number
- CN110795908A CN110795908A CN201911043089.9A CN201911043089A CN110795908A CN 110795908 A CN110795908 A CN 110795908A CN 201911043089 A CN201911043089 A CN 201911043089A CN 110795908 A CN110795908 A CN 110795908A
- Authority
- CN
- China
- Prior art keywords
- bus
- wiring
- congestion
- edge
- cost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000012546 transfer Methods 0.000 claims abstract description 7
- QWCRAEMEVRGPNT-UHFFFAOYSA-N buspirone Chemical compound C1C(=O)N(CCCCN2CCN(CC2)C=2N=CC=CN=2)C(=O)CC21CCCC2 QWCRAEMEVRGPNT-UHFFFAOYSA-N 0.000 claims description 23
- 238000010586 diagram Methods 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000009826 distribution Methods 0.000 claims description 2
- 230000009191 jumping Effects 0.000 claims description 2
- 230000008447 perception Effects 0.000 abstract description 3
- 238000007670 refining Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 15
- 238000013461 design Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 210000000712 G cell Anatomy 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种偏差驱动的总线感知总体布线方法,首先将多层的布线信息和资源投影到2D平面上,在预布线阶段采用偏差驱动的边转移方法得到一个优质的拓扑结构,并使用总线感知的L型布线,得到一个初始布线结果;在拆线重布阶段采用多阶段的双迷宫策略,用来减少溢出和控制偏差的产生;在后布线阶段进行精炼,进一步减少偏差,最终能获得一个高质量的布线结果。本发明考虑总线的长度匹配问题,能够得到一个高质量的布线结果,有效的提高芯片的性能。
Description
技术领域
本发明属于集成电路计算机辅助设计技术领域,具体涉及一种偏差驱动的总线感知总体布线方法。
背景技术
随着超大集成电路制作工艺技术的迅速发展,其设计尺寸越来越小,但规模却不断增大,使得布线难度也越来越高。由于布线问题的高复杂性,布线通常分成总体布线和详细布线。而总体布线是整个物理设计中极其重要的阶段,总体布线的结果将决定后面详细布线的质量,从而影响到整个物理设计的结果。另外,总线在一些存储密集型和计算密集型的芯片设计中地位愈发重要。同时,IP核的广泛使用使得总线的数量也迅猛增多。如果一个总体布线器对有总线的芯片进行总体布线而不考虑总线的长度匹配问题,它的结果会对总线造成严重的时序不匹配,这将大大地影响到芯片的性能。
发明内容
有鉴于此,本发明的目的在于提供一种偏差驱动的总线感知总体布线方法,考虑总线的长度匹配问题,能够得到一个高质量的布线结果,有效的提高芯片的性能。
为实现上述目的,本发明采用如下技术方案:
一种偏差驱动的总线感知总体布线方法,包括以下步骤:
(1)准备阶段:
步骤S1:将多层的布线信息和资源投影到2D平面上;
步骤S2:使用FLUTE算法构造出所有线网的直角斯坦纳最小树,紧接着将其分解,得到一系列的引脚对;
步骤S3:根据引脚对中两个引脚的位置,按照以下规则生成拥塞代价图;
(2)预布线阶段:
步骤S4:根据拥塞代价图,采用偏差驱动的边转移方法,得到一个优质的拓扑结构;
步骤S5:采用总线感知的L型布线,得到初始布线结果;
(3)拆线重布阶段:
步骤S6:根据初始布线结果,识别拥塞区间,并在拥塞区间内产生拥塞区域;
步骤S7:重布总线线网和非总线引脚对,并判断是否有溢出,若无溢出则进入后布线阶段,若有溢出则进行步骤S8;
步骤S8:重布所有引脚对,并判断是否达到用户预设值或者有无溢出,若达到或者没有溢出,则进入后布线阶段,否则跳转至步骤S6;
(1)后布线阶段
步骤S9:根据拆线重布阶段得到的结构,判断是否有溢出,若有溢出,则对这些溢出边使用迷宫布线在整个区域进行重布;否则进行步骤S10;
步骤S10:使用长度限制的混合单向单调布线重布所有的总线引脚对,当重布以后的新路径长度等于引脚对所形成边界框的半周长,则新路径替换原路径,否则路径不变;得到最终的布线结果。
进一步的,若引脚对的两个引脚可以直接通过一条水平边或者垂直边相连,则对这条边所经过网格图上的边赋上1的权值;否则,这对引脚对所形成的边界框所在网格图上的边赋上0.5的权值。
进一步的,所述偏差驱动的边转移方法移动的最佳位置的确定方法如下:
对于每个可能的位置,根据代价函数计算总线的总代价,最佳的位置即代价最小的边,代价函数设置如下:
其中,beij是基于Sigmoid函数的边的基本代价;dc是衡量总线线长偏差的代价。它们的定义如下:
其中,h和k是用户自定义的参数;c(eij)是相邻布线单元之间可用的布线轨道的数量;d(eij)是相邻布线单元之间实际使用的布线轨道数量;d是边移动的距离;Seg0是移动前的边;Sege是移动后的边;PGi j是第i个总线中第j个引脚组。进一步的,所述总线感知的L型布线具体为:
步骤S51:若非总线线网的两条L型路径中的其中一条路径经过总线线网所在区域,则选择另一条没有经过的总线线网所在区域的路径;
步骤S52:若非总线线网的两条L型路径都没有经过了总线线网所在的区域,则根据代价函数选择具有较小代价的路径;
步骤S53:若非总线线网的两条L型路径都经过总线线网所在的区域,则选择经过总线位数较少的路径。
进一步的,所述步骤S6具体为:
步骤S61:计算所有边的拥塞程度;然后根据拥塞程度,将最大拥塞值与1之间分成若干个不同拥塞程度的区间;
步骤S62:根据溢出边的拥塞值将其插入到相应拥塞区间内;
步骤S62:从拥塞程度最高的区间开始,在这个拥塞区间内每一条拥塞边生成一个拥塞区域;
步骤S63:不断扩大拥塞区域直到该区域内所有边的平均拥塞程度小于等于拥塞区间内最小的拥塞值。
进一步的,所述步骤S8具体为:对于整个布线区域中所有的引脚对,混合单向单调布线和自适应的多源多汇的迷宫布线分别应用在总线引脚对和非总线引脚对,采用的是基于历史的代价函数:
本发明与现有技术相比具有以下有益效果:
1、本发明考虑总线的长度匹配问题,能够得到一个高质量的布线结果,有效的提高芯片的性能。
附图说明
图1是本发明一实施例中布线区域和布线单元以及总体布线网格图,其中(a)为布线区域和布线单元,(b)为总体布线网格图;
图2是本发明一实施例中有三个引脚组的2位总线;
图3是本发明一实施例中有3个引脚的线网的总体布线结果;
图4是本发明方法流程图;
图5是本发明一实施例中布线拓扑图,其中(a)为未移动前的布线拓扑,(b)为往靠近源引脚组方向移动的布线拓扑,(c)为往远离源引脚组方向移动的布线拓扑;
图6是本发明一实施例中总线区域图,其中(a)为一条L型布线的路径经过总线区域,(b)为两条L型布线的路径都没有经过总线区域,(c)为两条L型的路径都经过总线区域。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
请参照图1,本实施例中,总体布线模型具体为:在超大规模集成电路物理设计布线阶段中,芯片的布线区域分布在多个金属层,布线总体布线通常将每个层被分成若干个大小相同的矩形,每个矩形被称为G-Cell,如图1(a)所示。因此,在总体布线阶段,布线区域通常用网格图G=(V,E)表示,其中节点vi∈V代表布线网格单元,eij∈E代表相邻网格单元对(vi,vj)的连接边。图1(b)给出了一个包括3层的金属层,且每层金属层被划分为4×4个G-Cell的总体布线模型。除此之外,每个布线层只有一个方向,相邻金属层通过通孔(Via)连接。
在本实施例中,线网溢出计算:
网格边的容量即c(eij)代表相邻G-Celli和G-Cellj之间可用的布线轨道的数量,而d(eij)则表示实际使用的布线轨道数量。当实际使用的轨道数量超过可用的轨道数量时,则发生溢出。因此,根据d(eij)和c(eij)可得到边的溢出量,溢出计算如下所示:
在本实施例中,总线偏差计算:
对于总线线网而言,它有r位信号和q个总线引脚组(PG)。其中,1个总线引脚组为源引脚组(PGi 0),q-1个为汇总线引脚组为了满足时序的一致,必须尽可能使在源引脚的每一个位信号传输到汇引脚组的时间尽可能相同,即源引脚组和汇引脚组之间的所有引脚对的长度相等。当两个总线引脚组之间的所有引脚对的长度不一致时,则发生了线长偏差。总线线长偏差计算定义如下:
在本实施例中,总线布线目标:
总线感知的总体布线问题可以描述为:给定一个总体布线图G=(V,E),每条边的通道容量c(eij),以及一个总线线网集合B={B1,B2,…,Bn}和一个非总线线网集合N={N1,N2,…,Nm}。对于每个非总线线网NBj∈NB,1≤j≤m,都有一组引脚P={p1,p2,…,pk}。对于总线线网Bi∈B,1≤i≤n,给出信号的位数q和一组总线引脚组PGi={PGi 0,PGi 1,…,PGi q-1},0≤j≤q-1,其中PGi 0定义为源引脚组,定义为汇引脚组。
根据引脚所在G-Cell的位置,将所有的引脚映射到网格图G=(V,E)中对应的顶点上。考虑总线的总体布线的目标是为每条线网在G=(V,E)上找到一条合法路径将该线网的所有引脚连接起来。例如,图3是一个3引脚的线网的总体布线结果的一个简单示例。
溢出数目和线长偏差是衡量可布线性高低的重要指标。因此,总线感知的总体布线器在考虑布线资源紧张和拥塞的情况下,通过在每个阶段对拥塞和偏差进行考虑,以优化总的溢出、总的线长偏差和总的线长,从而得到一个高质量的总体布线结果。
参考图4,在本实施例中,一种偏差驱动的总线感知总体布线方法,包括以下步骤:
(1)准备阶段:
首先,将多层的布线信息和资源投影到2D平面上,然后使用FLUTE算法构造出所有线网的直角斯坦纳最小树,紧接着将其分解,得到一系列的引脚对。最后,根据引脚对中两个引脚的位置,按照以下规则生成拥塞代价图:
如果引脚对的两个引脚可以直接通过一条水平边(或者垂直边)相连,则对这条边所经过网格图上的边赋上1的权值;否则,这对引脚对所形成的边界框所在网格图上的边赋上0.5的权值。
(2)预布线阶段:
在生成拥塞代价图之后,为了避免过度拥塞,获得更好的拓扑结构,使用一种偏差驱动的边转移技术。该技术的核心思想是在不增加直角斯坦纳最小树线长且尽可能最小化线长偏差的前提下,根据拥塞代价图,将一些处于拥挤区域的边转移到不拥挤的区域。
如果一对引脚对的两个引脚都是斯坦纳点,那么这条边可以在一个“安全范围”内使用偏差驱动的边转移技术。
但是对于总线而言,它的位数比较多,每个位经过FLUTE算法生成的拓扑结构都是一样,移动某些位的边会造成较大的线长偏差。然而,如果不移动,则会出现线长过长或者边大量溢出的情况。下述的例子用来解释偏差驱动的边转移技术。
在本实施例中,对于一个信号数是两位的总线来说,如图5(a)所示,以水平边举例,我们分两种情况考虑。其中,移动前的边称为原边(Sego),移动后的边称为终边(Sege),移动后会有三类引脚组。第一种情况是我们移动信号2的边往靠近源引脚组的方向d个距离,如图5(b)所示,(1)对于纵坐标小于终边纵坐标的引脚组,它离源引脚组的距离减少了2d个长度,但是,对于总线而言,它的线长偏差却增大了2d个长度;(2)对于纵坐标小于原边纵坐标且大于终边纵坐标的引脚组,它的线长偏差增大了(3)对于纵坐标大于原边纵坐标的引脚组,它到源引脚组的长度没有变化,因此它的线长偏差为0。第二种情况是我们移动信号2的边往远离源引脚组的方向d个距离,如图5(c)所示,(1)对于纵坐标小于原边纵坐标的引脚组,它离源引脚组的距离增加了2d个长度,因此,它的线长偏差却增大了2d个长度;(2)对于纵坐标小于终边纵坐标且大于原边纵坐标的引脚组,它的线长偏差增大了(3)对于纵坐标大于终边纵坐标的引脚组,它到源引脚组的长度没有变化,因此它的线长偏差为0。
本实施例中,需要确定移动的最佳位置,对于每个可能的位置,根据代价函数计算总线的总代价,最佳的位置即代价最小的边。代价函数设置如下:
其中,beij是基于Sigmoid函数的边的基本代价。dc是衡量总线线长偏差的代价。它们的定义如下:
本实施例中,为了给所有的引脚对快速布线,同时避免非总线线网过多的占用总线线网的资源,采用总线感知的L型布线以快速得到一个总体布线的初始解,具体的做法如下:(1)如果非总线线网的两条L型路径中的其中一条路径经过总线线网所在区域,那么我们选择另一条没有经过的总线线网所在区域的路径,如图6(a)所示;(2)如果非总线线网的两条L型路径都没有经过了总线线网所在的区域,那么我们会根据代价函数选择具有较小代价的路径,如图6(b)所示;(3)如果非总线线网的两条L型路径都经过总线线网所在的区域,那么我们选择经过总线位数较少的路径,如图6(c)所示。
这个阶段采用的代价函数如下:
(3)拆线重步阶段:
由于L型布线仅考虑两条路径,在许多情况下,每个引脚对都无法找到合适的路径来避免拥塞。因此,拆线重步阶段的主要任务是为每个引脚对找到一条没有溢出的路径。
本实施例中,采用一种多阶段的双迷宫策略,该策略是基于拥塞区间的资源调整和基于整体资源调整相结合的重布策略,这样避免了过早陷入局部最优解。
本阶段的拆线重布的具体操作如下:
拥塞区间的识别:
首先,先计算所有边的拥塞程度;然后根据拥塞程度,将最大拥塞值与1之间分成若干个不同拥塞程度的区间I={I1,I2,…,Im};最后,根据溢出边的拥塞值将其插入到相应拥塞区间内。
拥塞区域的产生:
从最拥塞的区间开始,为在这个拥塞区间内每一条拥塞边生成一个拥塞区域。拥塞区域的大小是由该边附近的拥塞程度决定的,不断扩大直到该区域内所有边的平均拥塞程度小于等于拥塞区间内最小的拥塞值。平均拥塞的计算方式如下:
其中,n是拥塞区域内布线图的边数。
引脚对的标记:
对于一个拥塞区间内所有的拥塞区域,标记拥塞区域内的所有引脚对,同时也将里面的总线引脚对进行特别标记。只要引脚对的一个引脚位于拥塞区域内,则它就被标记。
拥塞区域的重布:
对于位于拥塞区间的总线引脚对,使用混合单向单调布线。重布区域是一个稍大于引脚对的边界框大小的区域,以提高布线时间效率和线长不会过多增大。这个重布区域会随着迭代次数的增加而变大,使得溢出量能够减少。同时,对于总线引脚对的线长会有一个重布长度的限制,它发生一次溢出,长度限制的范围就扩大一个单位。因此,线长偏差的增加将受到限制。目的是让总线引脚对优先占用拥塞区域没被占用的布线资源。
对于位于拥塞区间的所有发生溢出的非总线引脚对,首先使用混合单向单调布线,可以避免线长过多的增加。如果混合单向单调布线的路径还有溢出,那么将使用自适应的多源多汇迷宫布线来帮助非总线线网去绕行找到一条无溢出的路径。目的是调整拥塞区域的布线资源,同时将拥塞区域内的资源预留给总线引脚对,避免总线引脚对去绕行,从而产生过多的线长偏差。
整个布线区域的重布:
对于整个布线区域中所有的引脚对,混合单向单调布线和自适应的多源多汇的迷宫布线分别应用在总线引脚对和非总线引脚对。
这是为了进一步协调整个布线区域内的布线资源,避免了过早陷入局部最优解。
本阶段采用的是基于历史的代价函数:
其中,α和β是用户自定义的参数。
但是,在某种程度上,线长因素的逐渐弱化会造成偏差的增大。因此,为了抵消这种影响,在代价函数中加入偏差代价。它的定义如下:
其中,α和β是用户自定义的参数。
其中,i是迭代的次数,k是用户自定义的参数,f是与历史项和迭代次数相关的函数。
本阶段终止条件是所有的边的溢出数为0或者迭代次数达到用户预设值。
(4)后布线阶段:
后处理阶段的提出的目的是为了避免第三阶段造成资源过度松弛的情况,并进一步减少溢出,提高布线的质量。
经过拆线重布阶段后,后布线阶段会有两种情况。第一种情况是拆线重布阶段没有解决所有边的溢出,那么我们首先会对这些溢出边使用迷宫布线在整个区域进行重布,布线结果不允许产生更多的溢出数。第二种情况是所有的线网都已经没有发生溢出了,在不增加溢出数的前提下,那么我们只关注于最小化线长偏差。具体的说,使用长度限制的混合单向单调布线重布所有的总线引脚对,只有重布以后的新路径长度等于引脚对所形成边界框的半周长,新路径才会替换原路径,否则路径不变。
本阶段采用的代价函数如下:
其中C是用户自定义的参数,它是一个非常大的常数,以保证溢出边不会增加。
以上所述仅为本发明的较佳实施例,凡依本发明申请专利范围所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (6)
1.一种偏差驱动的总线感知总体布线方法,其特征在于,包括以下步骤:
(1)准备阶段:
步骤S1:将多层的布线信息和资源投影到2D平面上;
步骤S2:使用FLUTE算法构造出所有线网的直角斯坦纳最小树,紧接着将其分解,得到一系列的引脚对;
步骤S3:根据引脚对中两个引脚的位置,按照以下规则生成拥塞代价图;
(2)预布线阶段:
步骤S4:根据拥塞代价图,采用偏差驱动的边转移方法,得到一个优质的拓扑结构;
步骤S5:采用总线感知的L型布线,得到初始布线结果;
(3)拆线重布阶段:
步骤S6:根据初始布线结果,识别拥塞区间,并在拥塞区间内产生拥塞区域;
步骤S7:重布总线线网和非总线引脚对,并判断是否有溢出,若无溢出则进入后布线阶段,若有溢出则进行步骤S8;
步骤S8:重布所有引脚对,并判断是否达到用户预设值或者有无溢出,若达到或者没有溢出,则进入后布线阶段,否则跳转至步骤S6;
(3)后布线阶段
步骤S9:根据拆线重布阶段得到的结构,判断是否有溢出,若有溢出,则对这些溢出边使用迷宫布线在整个区域进行重布;否则进行步骤S10;
步骤S10:使用长度限制的混合单向单调布线重布所有的总线引脚对,当重布以后的新路径长度等于引脚对所形成边界框的半周长,则新路径替换原路径,否则路径不变;得到最终的布线结果。
2.根据权利要求1所述的一种偏差驱动的总线感知总体布线方法,其特征在于,所述预设规则具体为:若引脚对的两个引脚可以直接通过一条水平边或者垂直边相连,则对这条边所经过网格图上的边赋上1的权值;否则,这对引脚对所形成的边界框所在网格图上的边赋上0.5的权值。
4.根据权利要求1所述的一种偏差驱动的总线感知总体布线方法,其特征在于,所述总线感知的L型布线具体为:
步骤S51:若非总线线网的两条L型路径中的其中一条路径经过总线线网所在区域,则选择另一条没有经过的总线线网所在区域的路径;
步骤S52:若非总线线网的两条L型路径都没有经过了总线线网所在的区域,则根据代价函数选择具有较小代价的路径;
步骤S53:若非总线线网的两条L型路径都经过总线线网所在的区域,则选择经过总线位数较少的路径。
5.根据权利要求1所述的一种偏差驱动的总线感知总体布线方法,其特征在于,所述步骤S6具体为:
步骤S61:计算所有边的拥塞程度;然后根据拥塞程度,将最大拥塞值与1之间分成若干个不同拥塞程度的区间;
步骤S62:根据溢出边的拥塞值将其插入到相应拥塞区间内;
步骤S62:从拥塞程度最高的区间开始,在这个拥塞区间内每一条拥塞边生成一个拥塞区域;
步骤S63:不断扩大拥塞区域直到该区域内所有边的平均拥塞程度小于等于拥塞区间内最小的拥塞值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911043089.9A CN110795908B (zh) | 2019-10-30 | 2019-10-30 | 偏差驱动的总线感知总体布线方法 |
PCT/CN2020/119321 WO2021082867A1 (zh) | 2019-10-30 | 2020-09-30 | 偏差驱动的总线感知总体布线方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911043089.9A CN110795908B (zh) | 2019-10-30 | 2019-10-30 | 偏差驱动的总线感知总体布线方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110795908A true CN110795908A (zh) | 2020-02-14 |
CN110795908B CN110795908B (zh) | 2022-12-13 |
Family
ID=69442004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911043089.9A Active CN110795908B (zh) | 2019-10-30 | 2019-10-30 | 偏差驱动的总线感知总体布线方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110795908B (zh) |
WO (1) | WO2021082867A1 (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111814420A (zh) * | 2020-06-18 | 2020-10-23 | 福州大学 | 基于拓扑优化和启发式搜索的总体布线方法 |
CN112131824A (zh) * | 2020-10-13 | 2020-12-25 | 广芯微电子(广州)股份有限公司 | 一种基于标准单元阻挡层的芯片绕线方法 |
CN112257377A (zh) * | 2020-10-29 | 2021-01-22 | 海光信息技术股份有限公司 | 器件布局方法、装置、电子设备和计算机可读存储介质 |
WO2021082867A1 (zh) * | 2019-10-30 | 2021-05-06 | 福州大学 | 偏差驱动的总线感知总体布线方法 |
CN113657067A (zh) * | 2021-06-30 | 2021-11-16 | 福州大学 | 一种基于多策略优化的超大规模集成电路多层总体布线方法 |
WO2021253685A1 (zh) * | 2020-06-19 | 2021-12-23 | 福州大学 | 超大规模集成电路下基于通孔感知的并行层分配方法 |
CN114970442A (zh) * | 2022-05-31 | 2022-08-30 | 福州大学 | 考虑总线感知的多层全局布线方法 |
CN116894418A (zh) * | 2023-07-12 | 2023-10-17 | 合芯科技有限公司 | 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113505561A (zh) * | 2021-06-30 | 2021-10-15 | 北京时代民芯科技有限公司 | 一种软错误感知的fpga布局布线方法 |
CN113591427B (zh) * | 2021-08-05 | 2023-09-22 | 上海立芯软件科技有限公司 | 考虑单位移动和复杂布线约束的增量三维全局布线方法 |
CN114330218B (zh) * | 2021-12-30 | 2024-06-25 | 福州大学 | 连续微流控生物芯片下基于时序的控制层布线方法 |
CN114997098A (zh) * | 2022-04-27 | 2022-09-02 | 西南科技大学 | 一种基于快速迷宫路由的电路全局布线方法 |
CN115114877B (zh) * | 2022-06-29 | 2024-05-31 | 上海安路信息科技股份有限公司 | Fpga芯片的布线方法和系统 |
CN116306459B (zh) * | 2023-02-28 | 2024-06-04 | 本源科仪(成都)科技有限公司 | 量子芯片版图的引脚布置方法、系统、介质及设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5856927A (en) * | 1995-05-01 | 1999-01-05 | Vlsi Technology, Inc. | Method for automatically routing circuits of very large scale integration (VLSI) |
CN101290639A (zh) * | 2007-04-16 | 2008-10-22 | 松下电器产业株式会社 | 半导体集成电路以及半导体集成电路的布局方法 |
CN109033611A (zh) * | 2018-07-20 | 2018-12-18 | 福州大学 | 一种vlsi多端点线网绕障碍的布线方法 |
CN110147632A (zh) * | 2019-05-30 | 2019-08-20 | 福州大学 | 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8635576B2 (en) * | 2011-09-30 | 2014-01-21 | Oracle International Corporation | Method for determining wire lengths between nodes using a rectilinear steiner minimum tree (RSMT) with existing pre-routes algorithm |
CN103902774B (zh) * | 2014-03-31 | 2017-01-25 | 福州大学 | X结构下超大规模集成电路总体布线方法 |
US10169517B2 (en) * | 2016-03-29 | 2019-01-01 | Wipro Limited | Methods and systems for reducing congestion in very large scale integrated (VLSI) chip design |
CN110795908B (zh) * | 2019-10-30 | 2022-12-13 | 福州大学 | 偏差驱动的总线感知总体布线方法 |
-
2019
- 2019-10-30 CN CN201911043089.9A patent/CN110795908B/zh active Active
-
2020
- 2020-09-30 WO PCT/CN2020/119321 patent/WO2021082867A1/zh active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5856927A (en) * | 1995-05-01 | 1999-01-05 | Vlsi Technology, Inc. | Method for automatically routing circuits of very large scale integration (VLSI) |
CN101290639A (zh) * | 2007-04-16 | 2008-10-22 | 松下电器产业株式会社 | 半导体集成电路以及半导体集成电路的布局方法 |
CN109033611A (zh) * | 2018-07-20 | 2018-12-18 | 福州大学 | 一种vlsi多端点线网绕障碍的布线方法 |
CN110147632A (zh) * | 2019-05-30 | 2019-08-20 | 福州大学 | 一种考虑非均匀轨道和障碍物的拓扑匹配总线布线方法 |
Non-Patent Citations (4)
Title |
---|
SADIQ M.SAIT ET AL: "A stochastic evolution algorithm based 2D VLSI global router", 《INTEGRATION》 * |
XING HUANG ET AL: "Fast obstacle-avoiding octilinear steiner minimal tree construction algorithm for VLSI design", 《SIXTEENTH INTERNATIONAL SYMPOSIUM ON QUALITY ELECTRONIC DESIGN》 * |
刘耿耿 等: "VLSI中高性能X结构多层总体布线器", 《自动化学报》 * |
田晓萍: "基于Encounter的深亚微米布局设计和布线方法研究", 《中国优秀博硕士学位论文全文数据库(电子期刊) 信息科技》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021082867A1 (zh) * | 2019-10-30 | 2021-05-06 | 福州大学 | 偏差驱动的总线感知总体布线方法 |
CN111814420A (zh) * | 2020-06-18 | 2020-10-23 | 福州大学 | 基于拓扑优化和启发式搜索的总体布线方法 |
CN111814420B (zh) * | 2020-06-18 | 2022-07-08 | 福州大学 | 基于拓扑优化和启发式搜索的总体布线方法 |
WO2021253685A1 (zh) * | 2020-06-19 | 2021-12-23 | 福州大学 | 超大规模集成电路下基于通孔感知的并行层分配方法 |
CN112131824A (zh) * | 2020-10-13 | 2020-12-25 | 广芯微电子(广州)股份有限公司 | 一种基于标准单元阻挡层的芯片绕线方法 |
CN112257377A (zh) * | 2020-10-29 | 2021-01-22 | 海光信息技术股份有限公司 | 器件布局方法、装置、电子设备和计算机可读存储介质 |
CN113657067A (zh) * | 2021-06-30 | 2021-11-16 | 福州大学 | 一种基于多策略优化的超大规模集成电路多层总体布线方法 |
CN113657067B (zh) * | 2021-06-30 | 2023-07-21 | 福州大学 | 基于多策略优化的超大规模集成电路多层总体布线方法 |
CN114970442A (zh) * | 2022-05-31 | 2022-08-30 | 福州大学 | 考虑总线感知的多层全局布线方法 |
CN114970442B (zh) * | 2022-05-31 | 2024-08-30 | 福州大学 | 考虑总线感知的多层全局布线方法 |
CN116894418A (zh) * | 2023-07-12 | 2023-10-17 | 合芯科技有限公司 | 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质 |
CN116894418B (zh) * | 2023-07-12 | 2023-12-22 | 合芯科技有限公司 | 宏单元引脚通孔位置偏差的校正方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2021082867A1 (zh) | 2021-05-06 |
CN110795908B (zh) | 2022-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110795908B (zh) | 偏差驱动的总线感知总体布线方法 | |
CN111291525B (zh) | 考虑总线和非总线线网的层分配方法 | |
CN111814420B (zh) | 基于拓扑优化和启发式搜索的总体布线方法 | |
JP3219500B2 (ja) | 自動配線方法 | |
US6480991B1 (en) | Timing-driven global placement based on geometry-aware timing budgets | |
US5587923A (en) | Method for estimating routability and congestion in a cell placement for integrated circuit chip | |
US10831972B2 (en) | Capacity model for global routing | |
Tang et al. | A survey on steiner tree construction and global routing for vlsi design | |
US6305004B1 (en) | Method for improving wiring related yield and capacitance properties of integrated circuits by maze-routing | |
CN115983187A (zh) | 基于多策略的考虑总线偏差的层分配方法 | |
CN115526140A (zh) | 一种考虑先进制程约束和单元移动的全局布线方法 | |
Hsu et al. | Multi-layer global routing considering via and wire capacities | |
Hsu et al. | Multilayer global routing with via and wire capacity considerations | |
CN111339727B (zh) | 先进制程下最小化时延和溢出的通孔柱感知层分配器 | |
TW202409879A (zh) | 具有人類專家質量的基於學習的宏安置 | |
Kao et al. | Cross point assignment with global rerouting for general-architecture designs | |
JP5380969B2 (ja) | レイアウト設計方法、及び装置 | |
JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
JP3548398B2 (ja) | 概略経路決定方法および概略経路決定方式 | |
CN116663488B (zh) | 一种多层级总体布线方法及系统 | |
JP3068892B2 (ja) | 自動配線方法 | |
US20030135837A1 (en) | Method and apparatus for automatic arrangement and wiring for a semiconductor integrated circuit design and wiring program therefor | |
JP5672341B2 (ja) | レイアウト設計方法、装置及びプログラム | |
CN115600537A (zh) | 一种基于双层优化的大规模集成电路布局优化方法 | |
CN116127906A (zh) | 先进通孔柱技术下高性能层分配方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |