CN111814420B - 基于拓扑优化和启发式搜索的总体布线方法 - Google Patents

基于拓扑优化和启发式搜索的总体布线方法 Download PDF

Info

Publication number
CN111814420B
CN111814420B CN202010559386.5A CN202010559386A CN111814420B CN 111814420 B CN111814420 B CN 111814420B CN 202010559386 A CN202010559386 A CN 202010559386A CN 111814420 B CN111814420 B CN 111814420B
Authority
CN
China
Prior art keywords
cost
heuristic search
wiring
algorithm
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010559386.5A
Other languages
English (en)
Other versions
CN111814420A (zh
Inventor
刘耿耿
朱伟大
黄辉煌
郭文忠
陈国龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202010559386.5A priority Critical patent/CN111814420B/zh
Priority to PCT/CN2020/119315 priority patent/WO2021253684A1/zh
Publication of CN111814420A publication Critical patent/CN111814420A/zh
Application granted granted Critical
Publication of CN111814420B publication Critical patent/CN111814420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种基于拓扑优化和启发式搜索的总体布线方法，包括以下步骤：步骤S1:根据结合Prim和分治法的混合拓扑优化策略为每个线网构建拓扑结构；步骤S2:根据得到的每个线网构建拓扑结构，基于引脚的连接情况将其分解成一系列两端线网；步骤S3:对每个线网使用L型布线,并按拥塞程度识别出最拥塞的区域；步骤S4:对拥塞区域内所有的两端线网使用同时考虑拥塞程度和线长的启发式搜索算法；步骤S5:判断所有处理后的两端线网，是否还存在溢出；步骤S6:若存在溢出的两端线网，则进一步采用只考虑拥塞的启发式搜索算法处理后输出布线结果；若不存在则直接输出布线结果。本发明能够构建一个优质的拓扑结构，减少拥塞程度和溢出数。

Description

基于拓扑优化和启发式搜索的总体布线方法
技术领域
本发明涉及超大规模集成电路设计领域，具体涉及一种基于拓扑优化和启发式搜索的总体布线方法。
背景技术
随着超大规模集成电路技术(VLSI)的成熟发展，芯片的集成程度越来越高，其中所包含的电路元器件越来越多，电路的逻辑结构也更加复杂，因此电路的物理设计变得更为重要。同时，在整个流程中，布线阶段所消耗的时间又占有很大的比重。因此，性能优越的布线算法对寻找优质的布线方案和缩减整个VLSI设计流程的耗时都是非常重要的。
VLSI的物理设计过程被分为以下几个步骤：电路划分、布图规划、布局和布线。随着设置尺寸的缩小，芯片的互连变得更加复杂，从而布线成为了整个物理设计中极其重要的一个环节。由于问题的复杂性，布线通常可以分为两个步骤：总体布线和详细布线。总体布线将布线区域建模成一个具有容量限制的粗粒度网格图，线网在该网格图上实现互连。详细布线则在总体布线结果的引导下，找到线网中各引脚确切的布线解决方案。总体布线的结果决定详细布线的质量，从而最终影响芯片区域的时序，功率和密度。因此，总体布线是芯片设计流程中非常重要的阶段。
发明内容
有鉴于此，本发明的目的在于提供一种基于拓扑优化和启发式搜索的总体布线方法，根据线网特点，高效地为每个线网构建一个优质的拓扑结构，从而减少拥塞程度，实现减少溢出数。
为实现上述目的，本发明采用如下技术方案：
一种基于拓扑优化和启发式搜索的总体布线方法，包括以下步骤：
步骤S1:根据结合Prim和分治法的混合拓扑优化策略为每个线网构建拓扑结构；
步骤S2:根据得到的每个线网构建拓扑结构，基于引脚的连接情况将其分解成一系列两端线网；
步骤S3:对每个线网使用L型布线,并按拥塞程度识别出最拥塞的区域；
步骤S4:对拥塞区域内所有的两端线网使用同时考虑拥塞程度和线长的启发式搜索算法；
步骤S5:判断所有处理后的两端线网，是否还存在溢出；
步骤S6:若存在溢出的两端线网，则进一步采用只考虑拥塞的启发式搜索算法处理后输出布线结果；若不存在则直接输出布线结果，所述布线结果即为最优布线方案。
进一步的，所述结合Prim算法和分治法的混合拓扑优化策略具体为：设给定线网中的待布线节点数量为x，引入引导因子n，若x≤n，则该线网使用Prim算法进行布线，否则使用中的基于分治法的RMST构建算法进行布线。
进一步的，所述Prim算法进行布线具体为使用基于节点选择的Prim算法生成线网的拓扑结构。
进一步的，所述基于分治法的RMST构建算法进行布线具体为：运用分治算法剔除若干边，将原图里的|V|*(|V|−1)/2条边减少到O(|V|)条较为分散的边，然后调用最小生成树构建算法生成RMST。
进一步的，所述步骤S4具体为：
步骤S41:对于有溢出的两端线网，将其拆除后分成两棵独立的子树T1，T2;
步骤S42:将T1上所有的点标记为起点，将T2上所有的点标记为终点，并且初始化一个优先队列Q;
步骤S43:遍历T1上所有的节点v，将T2上所有的节点都当成v的终点；对于路径上当前节点temp而言，搜索temp的所有邻居节点n，计算n的代价，并将节点n加入到Q中;
步骤S44:遍历完所有邻居节点后，将当前节点temp从Q中删除；
步骤S45:选择所有路径中代价最小的路径作为最终路径。
进一步的，所述同时考虑拥塞程度和线长的启发式搜索算法，在拆线重布时同时考虑线长因素，增加线长代价|x n -x sink |+|y n -y sink |，代价计函数如下：
Figure DEST_PATH_IMAGE001
(1)
其中，cost e 是该两端线网的路径基本代价和拥塞代价；(x sink , y sink )为在曼哈顿距离下离节点n最近的终点；系数α是用户自定义的权重。
进一步的，所述的只考虑拥塞的启发式搜索算法，在拆线重步时，为了尽可能减少溢出，忽略线长因素，代价计函数如下：
Figure 352856DEST_PATH_IMAGE002
(2)
其中，cost e 是该两端线网的路径代价，当边溢出时，cost e 为1，否则cost e 为0。
本发明与现有技术相比具有以下有益效果：
1、本发明，根据线网特点，高效地为每个线网构建一个优质的拓扑结构，从而减少拥塞程度，最终达到减少溢出数的目标。
2、本发明可以有效减少溢出以及控制线长的增加。
附图说明
图1是本发明一实施例中布线区域的表示，其中(a)为布线区域和布线单元，(b)为总体布线网格图；
图2是本发明的方法流程图
图3是本发明一实施例中同时考虑拥塞程度和线长的启发式搜索算法。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
请参照图1，本发明提供一种总体布线模型：在多层VLSI布线结构中，布线区域分布在多个金属层，总体布线将每一个金属层都被划分成若干个矩形单元。每个矩形单元被称为G-Cell，如图1中(a) 所示。因此，总体布线通常将这些单元转化为具有容量限制的粗粒度网格图G(V,E)，线网在该网格图G(V,E)上实现互连。图1中(b)给出了一个包括2层的金属层，且每层金属层被划分为3×3个G-Cell的总体布线模型。
对于边e而言，s(e)表示其可通过的最大线网数，d(e)表示边e实际通过的线网数。如果o(e)>0，则称边e溢出。边e的溢出和总的线长计算公式如下：
Figure DEST_PATH_IMAGE005
Figure 393941DEST_PATH_IMAGE006
总体布线问题为：给定一个K层的总体布线图G(V, E), 每条边的通道容量d(e)以及线网的集合N = {n 1, n 2, ..., n k }，将其投影至网格图G(V, E)。每个线网由若干个引脚组成，每一个引脚对应网格图中的一个顶点。在网格图中，对于每个线网，布线过程需要找到一棵生成树，该生成树将线网中所有引脚对应的顶点连接起来.
溢出数是衡量芯片可布线性高低的重要指标，而线长和时间也是衡量总体布线质量的指标。因此，最小化溢出、线长和时间是总体布线的目标。
在本实施例中，参考图2，针对总体布线问题，提供了基于拓扑优化和启发式搜索的总体布线方法，包括以下步骤：
步骤S1:根据结合Prim和分治法的混合拓扑优化策略为每个线网构建拓扑结构；
步骤S2:根据得到的每个线网构建拓扑结构，基于引脚的连接情况将其分解成一系列两端线网；
步骤S3:对每个线网使用L型布线,并按拥塞程度识别出最拥塞的区域；
步骤S4:对拥塞区域内所有的两端线网使用同时考虑拥塞程度和线长的启发式搜索算法；
步骤S5:判断所有处理后的两端线网，是否还存在溢出；
步骤S6:若存在溢出的两端线网，则进一步采用只考虑拥塞的启发式搜索算法处理后输出布线结果；若不存在则直接输出布线结果，所述布线结果即为最优布线方案。
在本实施例中，结合Prim和分治法的混合拓扑优化策略是为了得到更好的拓扑结构和初始布线结果。为了保证电路总体布线结果的拥塞程度，需要为每个线网生成一个好的拓扑结构。现有的总体布线器使用FLUTE算法构建RSMT，虽然可以生成比RMST线长更短的树结构，但是会生成不必要的节点，使得布线灵活性降低，增加了不必要的拥塞，最终影响到芯片的良率。
为了能高效地构建生成树，本实施例中使用基于节点选择的Prim算法生成线网的拓扑结构。
表1 Prim算法优化效果
Figure 959790DEST_PATH_IMAGE008
为了验证Prim算法的有效性。使用FLUTE算法生成RSMT拓扑结构和Prim算法生成RMST拓扑结构在相同运行环境下，通过11组测试用例，在溢出、线长和时间上进行对比。如表1所示，对于有溢出的测试用例bigblue4和newblue4，溢出数量分别减少了20和8。特别地，发现Prim算法在运行时间上明显的优势。但是，线长也出现了一定程度的恶化。
为了进一步减少拥塞程度，除了使用Prim算法生成RMST以减少不必要节点的方法，还可以适当调整生成树拓扑结构。
在总体布线阶段，任意两个节点之间都是相互可达的, 即对于平面上给定的顶点集V，其对应的图是一个含有|V|*(|V|−1)/2条边的无向完全图。对于平面上给定的顶点集V和边集E，当节点数大于3时，其对应的RMST有可能并不是唯一的，此时应当选择各条边较为分散的RMST作为总体布线初始结果以减少拥塞和溢出。为此,我们可以先运用分治算法剔除一些边，将原图里的|V|*(|V|−1)/2条边减少到O(|V|)条较为分散的边，然后调用最小生成树构建算法生成RMST。
基于分治法构建RSMT并与FLUTE算法构建的RSMT进行对比。实验结果如表2所示，分析实验结果可知，该算法在bigblue4上减少溢出上有大幅度减少，而在用例newblue4上却恶化了。但是,分治法能加速布线算法的运行时间。
表2 基于分治法的RMST构建算法优化效果
Figure 977424DEST_PATH_IMAGE010
根据以上分析，两种算法对布线拓扑都有一定提升。为了进一步提升算法的性能。假设给定线网中的待布线节点数量为x，引入引导因子n，若x≤n，则该线网使用Prim算法进行布线，否则使用中的基于分治法的RMST构建算法进行布线。考虑到线网中引脚节点数量一般较小，此处n只取10以内整数，结果如表3所示。
表3 n取不同值时的效果比较
Figure 471990DEST_PATH_IMAGE012
根据实验结果可知，可知当n=3时得到的最大溢出和运行时间最优，故最终取n=3，使用结合Prim算法和分治法的混合拓扑优化策略构建RMST与使用FLUTE算法构建RSMT的实验结果对比如表4所示。分析实验结果可知，该策略明显可以减小算法的溢出，并且明显加速了布线算法的运行时间。
表4 结合Prim算法和分治法混合拓扑优化策略的优化效果
Figure 942286DEST_PATH_IMAGE014
参考图3，在本实施例中，同时考虑拥塞程度和线长的启发式搜索算法提出是在减少溢出的前提下，尽可能地不增加线长。在对有溢出的两端线网进行拆线重布时，不仅会考虑溢出，而且还会考虑线长成本。
进行迷宫搜索时，成本函数往需要反映布线路径对布线图的拥塞情况的影响。本实施例为了在拆线重布时同时考虑线长因素，增加线长代价|x n -x sink |+|y n -y sink |。因此，同时考虑拥塞程度和线长的启发式搜索算法的代价计函数如下：
Figure DEST_PATH_IMAGE015
(1)
其中，cost e 是该两端线网的路径基本代价和拥塞代价；(x sink , y sink)为在曼哈顿距离下离节点n最近的终点；系数α是用户自定义的权重。
当同时考虑拥塞程度和线长的启发式搜素算法无法为当前的两端线网找到一条无溢出路径时，为了尽可能减少溢出，忽略线长因素，代价计函数如下：
Figure 783597DEST_PATH_IMAGE016
(2)
其中，cost e 是该两端线网的路径代价，当边溢出时，cost e 为1，否则cost e 为0。
具体做法如下：
对于有溢出的两端线网而言，将其拆除后，该线网会被分成两棵独立的子树T1，T2。首先，将T1上所有的点标记为起点，将T2上所有的点标记为终点，并且初始化一个优先队列Q；然后，遍历T1上所有的节点v，将T2上所有的节点都当成v的终点；对于路径上当前节点temp而言，需要搜索temp的所有邻居节点n，计算n的代价，并将节点n加入到Q中；紧接着，遍历完所有邻居节点后，将当前节点temp从Q中删除；最后，选择所有路径中代价最小的路径作为最终路径。
为了验证本实施例所提出的同时考虑线网拥塞程度和布线长度的启发式搜索算法的有效性，将其与自适应的多源多汇迷宫布线算法，将两者进行了实验对比，结果如表5所示，分析实验结果可知，本实施例不仅能减少溢出，而且还能减少线长。
表5 启发式搜索算法优化效果
Figure 531104DEST_PATH_IMAGE018
在本实施例中，为了验证方法的有效性，与现有技术进行对比，相应的实验结果在表6中给出。从表6可看出，本发明方法在总溢出、线长总代价和运行时间方面分别取得了10.4%、1.2%和13.7%的优化效果。从而可见本发明所提出策略1通过减小初始拓扑结构中节点的数量和分散化初始拓扑结构中边的分布位置，可以有效降低生成的初始拓扑结构的拥塞程度，从而减小总溢出。另外策略1还能简化流程，缩短了整体流程的平均运行时间；策略2能够在迭代拆线重布过程中同时考虑线网对布线图拥塞程度的影响和线长因素的影响；在经过测试后为它们分配合适的权重，可以在一定程度上减小总线长。
表6 最终优化效果
Figure 852364DEST_PATH_IMAGE020
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (5)

1.一种基于拓扑优化和启发式搜索的总体布线方法，其特征在于，包括以下步骤：
步骤S1:根据结合Prim和分治法的混合拓扑优化策略为每个线网构建拓扑结构；
步骤S2:根据得到的每个线网构建拓扑结构，基于引脚的连接情况将其分解成一系列两端线网；
步骤S3:对每个线网使用L型布线,并按拥塞程度识别出最拥塞的区域；
步骤S4:对最拥塞的区域内所有的两端线网使用同时考虑拥塞程度和线长的启发式搜索算法；
步骤S5:判断所有处理后的两端线网，是否还存在溢出；
步骤S6:若存在溢出的两端线网，则采用只考虑拥塞程度的启发式搜索算法处理后输出布线结果；若不存在则直接输出布线结果，所述布线结果即为最优布线方案；
所述步骤S4具体为：
步骤S41:对于有溢出的两端线网，将其拆除后分成两棵独立的子树T1，T2；
步骤S42:将T1上所有的点标记为起点，将T2上所有的点标记为终点，并且初始化一个优先队列Q；
步骤S43:遍历T1上所有的节点v，将T2上所有的节点都当成v的终点；对于路径上当前节点temp而言，搜索temp的所有邻居节点n，计算n的代价，并将节点n加入到Q中；
步骤S44:遍历完所有邻居节点后，将当前节点temp从Q中删除；
步骤S45:选择所有路径中代价最小的路径作为最终路径；
所述同时考虑拥塞程度和线长的启发式搜索算法，在拆线重布时同时考虑线长因素，增加线长代价|xn-xsink|+|yn-ysink|，代价计函数如下：
Figure FDA0003651214130000021
其中，coste是该两端线网的路径基本代价和拥塞代价；(xsink,ysink)为在曼哈顿距离下离节点n最近的终点；系数α是用户自定义的权重。
2.根据权利要求1所述的基于拓扑优化和启发式搜索的总体布线方法，其特征在于，所述结合Prim算法和分治法的混合拓扑优化策略具体为：设给定线网中的待布线节点数量为x，引入引导因子m，若x≤m，则该线网使用Prim算法进行布线，否则使用基于分治法的RMST构建算法进行布线。
3.根据权利要求2所述的基于拓扑优化和启发式搜索的总体布线方法，其特征在于，所述Prim进行布线具体为使用基于节点选择的Prim生成线网的拓扑结构。
4.根据权利要求2所述的基于拓扑优化和启发式搜索的总体布线方法，其特征在于，所述基于分治法的RMST构建算法进行布线具体为：运用分治算法剔除若干边，将原图里的|V|*(|V|-1)/2条边减少到O(|V|)条较为分散的边，然后调用最小生成树构建算法生成RMST。
5.根据权利要求1所述的基于拓扑优化和启发式搜索的总体布线方法，其特征在于，所述只考虑拥塞程度的启发式搜索算法，代价计函数如下：
Figure FDA0003651214130000031
其中，coste是该两端线网的路径基本代价和拥塞代价，当边溢出时，coste为1，否则coste为0。
CN202010559386.5A 2020-06-18 2020-06-18 基于拓扑优化和启发式搜索的总体布线方法 Active CN111814420B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010559386.5A CN111814420B (zh) 2020-06-18 2020-06-18 基于拓扑优化和启发式搜索的总体布线方法
PCT/CN2020/119315 WO2021253684A1 (zh) 2020-06-18 2020-09-30 基于拓扑优化和启发式搜索的总体布线方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010559386.5A CN111814420B (zh) 2020-06-18 2020-06-18 基于拓扑优化和启发式搜索的总体布线方法

Publications (2)

Publication Number Publication Date
CN111814420A CN111814420A (zh) 2020-10-23
CN111814420B true CN111814420B (zh) 2022-07-08

Family

ID=72845251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010559386.5A Active CN111814420B (zh) 2020-06-18 2020-06-18 基于拓扑优化和启发式搜索的总体布线方法

Country Status (2)

Country Link
CN (1) CN111814420B (zh)
WO (1) WO2021253684A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112883682B (zh) * 2021-03-15 2022-04-29 北京华大九天科技股份有限公司 集成电路的总体布线方法及设备和存储介质
CN112733485B (zh) * 2021-04-06 2021-07-06 南京集成电路设计服务产业创新中心有限公司 一种基于快速查找表线长模型的拥塞度预估模型构建方法
CN113657067B (zh) * 2021-06-30 2023-07-21 福州大学 基于多策略优化的超大规模集成电路多层总体布线方法
CN113673196B (zh) * 2021-08-15 2024-02-06 上海立芯软件科技有限公司 一种基于可布线性预测的全局布线优化方法
CN113468839B (zh) * 2021-09-01 2021-11-30 中科亿海微电子科技（苏州）有限公司 一种提高时序性能的布线方法及装置
CN114970442A (zh) * 2022-05-31 2022-08-30 福州大学 考虑总线感知的多层全局布线方法
CN115270694B (zh) * 2022-08-28 2024-06-21 上海华大九天信息科技有限公司 基于总线拓扑模式实现布线的方法
CN116341480B (zh) * 2023-05-29 2023-08-04 华中科技大学 数字芯片布局布线全局优化方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0933280A2 (fr) * 1998-01-26 1999-08-04 Alcatel Procédé de résolution des conflits de table horaire d'un réseau de transport et agencement de traitement correspondant
CN110032815A (zh) * 2019-04-19 2019-07-19 福州大学 基于文化基因的八角形斯坦纳树构建方法
CN110795908A (zh) * 2019-10-30 2020-02-14 福州大学 偏差驱动的总线感知总体布线方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104318025B (zh) * 2014-10-27 2017-10-27 福州大学 八角结构Steiner最小树下的VLSI绕障布线器
US10409944B2 (en) * 2018-01-12 2019-09-10 King Fahd University Of Petroleum And Minerals Game theory based rip-up and re-route to improve global routing solutions
CN110795907B (zh) * 2019-09-30 2021-05-18 福州大学 一种考虑布线资源松弛的X结构Steiner最小树构造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0933280A2 (fr) * 1998-01-26 1999-08-04 Alcatel Procédé de résolution des conflits de table horaire d'un réseau de transport et agencement de traitement correspondant
CN110032815A (zh) * 2019-04-19 2019-07-19 福州大学 基于文化基因的八角形斯坦纳树构建方法
CN110795908A (zh) * 2019-10-30 2020-02-14 福州大学 偏差驱动的总线感知总体布线方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A high‑quality global routing algorithm based on hybrid;Xu, SJ 等;《 JOURNAL OF SUPERCOMPUTING》;20211117;全文 *
电路中电源/地网络的优化研究;崔庆博;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20120315;全文 *
考虑设计规则的引脚分配算法;王雨田等;《计算机辅助设计与图形学学报》;20161115(第11期);全文 *

Also Published As

Publication number Publication date
WO2021253684A1 (zh) 2021-12-23
CN111814420A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN111814420B (zh) 基于拓扑优化和启发式搜索的总体布线方法
CN110795908B (zh) 偏差驱动的总线感知总体布线方法
Koh et al. Manhattan or Non-Manhattan? A study of alternative VLSI routing architectures
CN111291525B (zh) 考虑总线和非总线线网的层分配方法
US5224057A (en) Arrangement method for logic cells in semiconductor IC device
US6480991B1 (en) Timing-driven global placement based on geometry-aware timing budgets
JP4227304B2 (ja) 概略配線方法及び装置並びに概略配線プログラムを格納した記録媒体
CN107832519B (zh) 超大规模集成电路中高性能x结构多层总体布线方法
CN111709205B (zh) Fpga布线方法
Xu et al. MGR: Multi-level global router
CN112183015B (zh) 一种面向深度神经网络的芯片布图规划方法
Chang et al. MR: A new framework for multilevel full-chip routing
Chiang et al. A weighted Steiner tree-based global router with simultaneous length and density minimization
CN115983187A (zh) 基于多策略的考虑总线偏差的层分配方法
Hong et al. TIGER: an efficient timing-driven global router for gate array and standard cell layout design
US5701255A (en) Cell generation method and cell generation system
Igusa et al. ORCA A sea-of-gates place and route system
Kao et al. Cross point assignment with global rerouting for general-architecture designs
Wang et al. Performance-driven interconnect global routing
Zheng et al. Multi-FPGA Co-optimization: Hybrid routing and competitive-based time division multiplexing assignment
Lee et al. A global router for sea-of-gates circuits
Yao et al. Pathfinding Model and Lagrangian-Based Global Routing
Yamada et al. A hierarchical algorithm for one-dimensional gate assignment based on contraction of nets
Abel On the automated layout of multi-layer planar wiring and a related graph coloring problem
JP3433025B2 (ja) モジュール配置方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant