CN111125882A - 一种pcb传输线等长设置的走线方法、装置及设备 - Google Patents

Abstract

本发明公开了一种PCB传输线等长设置的走线方法，根据PCB传输线等长要求确定传输线的初始长度和对传输线的延时要求，依据PCB空余空间形态和初始长度，确定并排走线的条数最少的传输线走线方案，最后调整传输线的长度以满足延时要求。通过从PCB空余空间形态全局出发，减少并排走线的条数，减少了并排走线之间的相互的耦合，体现在传输走线方案上，在同样的延时要求下，可以缩减所需传输线的长度，进而减小了传输线整体的布线空间所占据的面积，从而提高了在有限的布线空间上PCB传输线满足延时要求、进而满足等长要求的几率。本发明还公开了一种PCB传输线等长设置的走线装置、设备及计算机可读存储介质，具有上述有益效果。

Description

一种PCB传输线等长设置的走线方法、装置及设备

技术领域

本发明涉及PCB技术领域，特别是涉及一种PCB传输线等长设置的走线方法、装置、设备及计算机可读存储介质。

背景技术

高速数字信号在传输时，信号的流向是从驱动器沿PCB传输线到负载端，包含数据信号和时钟信号，所有的数据需要以时钟信号沿的变化采集，对于高速并行信号来说，多个bit同时采集，此时就需要这些传输信号到达负载的时间点尽量一致，这就是常见的等时要求，体现在PCB传输线上就是需要绕线做等长的部分。

图1为现有技术中的PCB传输线等长设置的走线方法的示意图；图2为PCB信号层到PCB返回层的介质厚度示意图。为了通过绕线的方式达到等长的结果，一般会采用如图1所示的绕线方式，其走线方式为从起始端开始尽可能以左右迂回的方式走线，直至满足对该传输线的等长要求。同时为了避免自我绕线空间过小产生自我串扰，一般绕线间距规则为5H和7H，H代表PCB信号层(signal)到PCB返回层(return path)的介质(microstrip)厚度，如图2所示。进行仿真可以得到，在相同的走线长度、不同的并排走线的间距下，上升沿延时效果为7H>5H>3H。

然而在预留给PCB传输线做等长设置的PCB空余空间有限时，PCB传输线并排走线的间距与布线空间的面积产生了矛盾，可能无法达到延时要求，进而无法满足等长要求。

发明内容

本发明的目的是提供一种PCB传输线等长设置的走线方法、装置、设备及计算机可读存储介质，用于在有限的布线空间上提高PCB传输线满足延时要求、进而满足等长要求的几率。

为解决上述技术问题，本发明提供一种PCB传输线等长设置的走线方法，包括：

获取PCB传输线等长要求和PCB空余空间形态；

根据所述PCB传输线等长要求确定传输线的初始长度和对所述传输线的延时要求；

依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案；

在所述传输线走线方案中，调整所述传输线的长度以满足所述延时要求。

可选的，所述依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案，具体包括：

依据所述PCB空余空间形态和所述初始长度，生成多个传输线走线初始方案；

在各所述传输线走线初始方案中确定并排走线的条数最少的方案作为所述传输线走线方案。

可选的，所述依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案，具体为：

依据所述PCB空余空间形态和所述初始长度，沿PCB空余空间的长边方向延展所述传输线直至满足所述初始长度，得到所述传输线走线方案。

可选的，沿PCB空余空间的长边方向延展所述传输线直至满足所述初始长度，具体为：

将所述传输线沿所述PCB空余空间的长边方向进行之字形走线直至满足所述初始长度。

可选的，所述在所述传输线走线方案中，调整所述传输线的长度以满足所述延时要求，具体包括：

对所述传输线以及所述PCB传输线等长要求中的其他传输线进行仿真；

根据仿真结果判断所述传输线和所述其他传输线是否同步；

如果是，则确定所述传输线满足所述延时要求；

如果否，则按照所述仿真结果调整所述传输线的长度后，返回所述对所述传输线以及所述PCB传输线等长要求中的其他传输线进行仿真的步骤。

可选的，并排走线的间距大于等于7H；

其中，H为PCB信号层到PCB返回层的介质厚度。

可选的，还包括：

当不存在满足所述PCB空余空间形态、所述初始长度以及所述并排走线的间距的传输线走线方案时，生成错误日志。

为解决上述技术问题，本发明还提供一种PCB传输线等长设置的走线装置，包括：

获取单元，用于获取PCB传输线等长要求和PCB空余空间形态；

分析单元，用于根据所述PCB传输线等长要求确定传输线的初始长度和对所述传输线的延时要求；

走线单元，用于依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案；

调整单元，用于在所述传输线走线方案中，调整所述传输线的长度以满足所述延时要求。

为解决上述技术问题，本发明还提供一种PCB传输线等长设置的走线设备，包括：

存储器，用于存储指令，所述指令包括上述任意一项所述PCB传输线等长设置的走线方法的步骤；

处理器，用于执行所述指令。

为解决上述技术问题，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述PCB传输线等长设置的走线方法的步骤。

本发明所提供的PCB传输线等长设置的走线方法，通过获取PCB传输线等长要求和PCB空余空间形态，根据PCB传输线等长要求确定传输线的初始长度和对传输线的延时要求，依据PCB空余空间形态和初始长度，确定并排走线的条数最少的传输线走线方案，最后在传输线走线方案中，调整传输线的长度以满足延时要求。通过从PCB空余空间形态全局出发，减少并排走线的条数，减少了并排走线之间的相互的耦合，体现在传输走线方案上，在同样的延时要求下，可以缩减所需传输线的长度，进而减小了传输线整体的布线空间所占据的面积，从而提高了在有限的布线空间上PCB传输线满足延时要求、进而满足等长要求的几率。本发明还提供一种PCB传输线等长设置的走线装置、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的PCB传输线等长设置的走线方法的示意图；

图2为PCB信号层到PCB返回层的介质厚度示意图；

图3为本发明实施例提供的一种PCB传输线等长设置的走线方法的流程图；

图4为本发明实施例提供的第一种PCB传输线等长设置的走线方法的示意图；

图5为本发明实施例提供的第二种PCB传输线等长设置的走线方法的示意图；

图6为本发明实施例提供的第三种PCB传输线等长设置的走线方法的示意图；

图7为本发明实施例提供的一种图3中步骤S304的具体实施方式的流程图；

图8为本发明实施例提供的一种PCB传输线等长设置的走线装置的结构示意图；

图9为本发明实施例提供的一种PCB传输线等长设置的走线设备的结构示意图。

具体实施方式

本发明的核心是提供一种PCB传输线等长设置的走线方法、装置、设备及计算机可读存储介质，用于在有限的布线空间上提高PCB传输线满足延时要求、进而满足等长要求的几率。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图3为本发明实施例提供的一种PCB传输线等长设置的走线方法的流程图；图4为本发明实施例提供的第一种PCB传输线等长设置的走线方法的示意图；图5为本发明实施例提供的第二种PCB传输线等长设置的走线方法的示意图；图6为本发明实施例提供的第三种PCB传输线等长设置的走线方法的示意图。

如图3所示，本发明实施例提供的PCB传输线等长设置的走线方法包括：

S301：获取PCB传输线等长要求和PCB空余空间形态。

本发明实施例提供的方案的执行主体可以是PCB设计人员，也可以为机器。为减少人力成本，可以设置自动化执行程序以完成本发明实施例中的步骤。

在具体实施中，PCB的各传输线需满足传输的信号的等时要求，对应各传输线的等长要求，其中部分信号线长度(下称“基准信号线”)不变，而其他需要进行冗余走线来进行延时设计以达到与其他信号线的等长。PCB传输线等长要求即为基准信号线的长度和延时。

PCB空余空间即PCB上除去已经设计好走线的空间之外的剩余空间。在实际应用中，PCB空余空间形态通常为长条形状，具体为呈长方形的长条形状，也可能为L形，还可能为不规则长条形状。

S302：根据PCB传输线等长要求确定传输线的初始长度和对传输线的延时要求。

在此可以先不考虑不同传输线的走线方式不同造成的同样走线长度下延时效果不同的问题，即以基准信号线的长度为需要进行冗余走线的传输线的初始长度，以基准信号线的延时为传输线的目标延时。

S303：依据PCB空余空间形态和初始长度，确定并排走线的条数最少的传输线走线方案。

从PCB空余空间整体出发，生成满足初始长度的传输线走线方案。需要说明的是，PCB空余空间整体可以指连结的一个整体空间，也可以为多个整体空间(一条传输线通过跳线的方式经过不同的整体空间)。而并排走线的条数最少的传输线走线方案并非指绝对意义上的并排走线的条数最少的传输线走线方案，当满足PCB空余空间形态和初始长度时，可以不去尽可能地探究并排走线的条数更少的传输线走线方案。

在具体实施中，步骤S303包括：

依据PCB空余空间形态和初始长度，生成多个传输线走线初始方案；

在各传输线走线初始方案中确定并排走线的条数最少的方案作为传输线走线方案。

在不超出PCB空余空间、满足初始长度且走线无交叉重叠的前提下，生成铺满PCB空余空间的传输线走线方案，并从其中挑选并排走线的条数最少的方案作为传输线走线方案，作为最终的传输线走线方案。

为加快方案执行，步骤S303具体还可以为：

依据PCB空余空间形态和初始长度，沿PCB空余空间的长边方向延展传输线直至满足初始长度，得到传输线走线方案。

在上文提到，PCB空余空间形态通常为长条形状，沿PCB空余空间的长边方向延展传输线，即为沿着这个长条形状的一条长边延展传输线，直至接近该长边的长度，若未达到初始长度，则再向相反的方向沿长边延展传输线，如此直至达到初始长度。在此方案下，如图4所示，沿PCB空余空间的长边方向延展传输线直至满足所述初始长度，具体可以为：将传输线沿PCB空余空间的长边方向进行之字形走线直至满足初始长度。

当PCB空余空间形态为不规则形状时，可以参考上述方案类推走线方案。以PCB空余空间形态为L形为例，如图5所示，可以以L形空间的两条长边为一次延展传输线的长边，如此反复走线。也可以如图6所示，在L形空间的一条长边完成走线后，再延展至另一条长边。

在上述走线方式中，为避免并排传输线之前的耦合，并排走线的间距大于等于7H；

其中，H为PCB信号层到PCB返回层的介质厚度。

进一步的，本发明实施例提供的PCB传输线等长设置的走线方法还包括：

当不存在满足PCB空余空间形态、初始长度以及并排走线的间距的传输线走线方案时，生成错误日志。

在进行批量PCB自动化设置时，将不存在满足PCB空余空间形态、初始长度以及并排走线的间距的传输线走线方案的问题生成错误日志，以供PCB设计人员查看。

S304：在传输线走线方案中，调整传输线的长度以满足延时要求。

选定的传输线走线方案满足与基准传输线的等长要求，但因为走线方式的不同，其延时效果很大可能会存在差异，因此需要调整传输线的长度以使传输线满足基准传输线的延时要求。

本发明实施例提供的PCB传输线等长设置的走线方法，获取PCB传输线等长要求和PCB空余空间形态，根据PCB传输线等长要求确定传输线的初始长度和对传输线的延时要求，依据PCB空余空间形态和初始长度，确定并排走线的条数最少的传输线走线方案，最后在传输线走线方案中，调整传输线的长度以满足延时要求。通过从PCB空余空间形态全局出发，减少并排走线的条数，减少了并排走线之间的相互的耦合，体现在传输走线方案上，在同样的延时要求下，可以缩减所需传输线的长度，进而减小了传输线整体的布线空间所占据的面积，从而提高了在有限的布线空间上PCB传输线满足延时要求、进而满足等长要求的几率。

图7为本发明实施例提供的一种图3中步骤S304的具体实施方式的流程图。

在上述实施例的基础上，在本发明实施例提供的PCB传输线等长设置的走线方法中，如图7所示，步骤S304具体包括：

S701：对传输线以及PCB传输线等长要求中的其他传输线进行仿真。

S702：根据仿真结果判断传输线和其他传输线是否同步；如果是，则进入步骤S703；如果否，则进入步骤S704。

S703：确定传输线满足延时要求。

S704：按照仿真结果调整传输线的长度后，返回步骤S701。

在确定需要进行冗余走线的传输线的传输线走线方案后，与基准传输线一起进行仿真，判断各传输线传输信号的效果是否同步，如果是，则完成PCB传输线的等长设置，如果否，则根据各信号线与基准信号线之间的延时差，以正相关的形式增长或缩减传输线的长度，再次进行仿真，直至各传输线满满足传输信号的等时要求。

上文详述了PCB传输线等长设置的走线方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的PCB传输线等长设置的走线装置、设备及计算机可读存储介质。

图8为本发明实施例提供的一种PCB传输线等长设置的走线装置的结构示意图。

如图8所示，本发明实施例提供的PCB传输线等长设置的走线装置包括：

获取单元801，用于获取PCB传输线等长要求和PCB空余空间形态；

分析单元802，用于根据PCB传输线等长要求确定传输线的初始长度和对传输线的延时要求；

走线单元803，用于依据PCB空余空间形态和初始长度，确定并排走线的条数最少的传输线走线方案；

调整单元804，用于在传输线走线方案中，调整传输线的长度以满足延时要求。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

图9为本发明实施例提供的一种PCB传输线等长设置的走线设备的结构示意图。

如图9所示，本发明实施例提供的PCB传输线等长设置的走线设备包括：

存储器910，用于存储指令，所述指令包括上述任意一项实施例所述的PCB传输线等长设置的走线方法的步骤；

处理器920，用于执行所述指令。

其中，处理器920可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器920可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器920也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器920可以集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器920还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器910可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器910还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器910至少用于存储以下计算机程序911，其中，该计算机程序911被处理器920加载并执行之后，能够实现前述任一实施例公开的PCB传输线等长设置的走线方法中的相关步骤。另外，存储器910所存储的资源还可以包括操作系统912和数据913等，存储方式可以是短暂存储或者永久存储。其中，操作系统912可以为Windows。数据913可以包括但不限于上述方法所涉及到的数据。

在一些实施例中，PCB传输线等长设置的走线设备还可包括有显示屏930、电源940、通信接口950、输入输出接口960、传感器970以及通信总线980。

本领域技术人员可以理解，图9中示出的结构并不构成对PCB传输线等长设置的走线设备的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的PCB传输线等长设置的走线设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的PCB传输线等长设置的走线方法，效果同上。

需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。

为此，本发明实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如PCB传输线等长设置的走线方法的步骤。

该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的PCB传输线等长设置的走线方法的步骤，效果同上。

以上对本发明所提供的一种PCB传输线等长设置的走线方法、装置、设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种PCB传输线等长设置的走线方法，其特征在于，包括：

获取PCB传输线等长要求和PCB空余空间形态；

根据所述PCB传输线等长要求确定传输线的初始长度和对所述传输线的延时要求；

依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案；

在所述传输线走线方案中，调整所述传输线的长度以满足所述延时要求。

2.根据权利要求1所述的走线方法，其特征在于，所述依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案，具体包括：

依据所述PCB空余空间形态和所述初始长度，生成多个传输线走线初始方案；

在各所述传输线走线初始方案中确定并排走线的条数最少的方案作为所述传输线走线方案。

3.根据权利要求1所述的走线方法，其特征在于，所述依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案，具体为：

依据所述PCB空余空间形态和所述初始长度，沿PCB空余空间的长边方向延展所述传输线直至满足所述初始长度，得到所述传输线走线方案。

4.根据权利要求3所述的走线方法，其特征在于，沿PCB空余空间的长边方向延展所述传输线直至满足所述初始长度，具体为：

将所述传输线沿所述PCB空余空间的长边方向进行之字形走线直至满足所述初始长度。

5.根据权利要求1所述的走线方法，其特征在于，所述在所述传输线走线方案中，调整所述传输线的长度以满足所述延时要求，具体包括：

对所述传输线以及所述PCB传输线等长要求中的其他传输线进行仿真；

根据仿真结果判断所述传输线和所述其他传输线是否同步；

如果是，则确定所述传输线满足所述延时要求；

如果否，则按照所述仿真结果调整所述传输线的长度后，返回所述对所述传输线以及所述PCB传输线等长要求中的其他传输线进行仿真的步骤。

6.根据权利要求1所述的走线方法，其特征在于，并排走线的间距大于等于7H；

其中，H为PCB信号层到PCB返回层的介质厚度。

7.根据权利要求6所述的走线方法，其特征在于，还包括：

当不存在满足所述PCB空余空间形态、所述初始长度以及所述并排走线的间距的传输线走线方案时，生成错误日志。

8.一种PCB传输线等长设置的走线装置，其特征在于，包括：

获取单元，用于获取PCB传输线等长要求和PCB空余空间形态；

分析单元，用于根据所述PCB传输线等长要求确定传输线的初始长度和对所述传输线的延时要求；

走线单元，用于依据所述PCB空余空间形态和所述初始长度，确定并排走线的条数最少的传输线走线方案；

调整单元，用于在所述传输线走线方案中，调整所述传输线的长度以满足所述延时要求。

9.一种PCB传输线等长设置的走线设备，其特征在于，包括：

存储器，用于存储指令，所述指令包括权利要求1至7任意一项所述PCB传输线等长设置的走线方法的步骤；

处理器，用于执行所述指令。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述PCB传输线等长设置的走线方法的步骤。

Images