CN109565925B - 在存储器模块电耦合处提供电子带隙（ebg）结构的电路和方法 - Google Patents

在存储器模块电耦合处提供电子带隙（ebg）结构的电路和方法 Download PDF

Info

Publication number
CN109565925B
CN109565925B CN201780046093.3A CN201780046093A CN109565925B CN 109565925 B CN109565925 B CN 109565925B CN 201780046093 A CN201780046093 A CN 201780046093A CN 109565925 B CN109565925 B CN 109565925B
Authority
CN
China
Prior art keywords
memory module
ebg
circuit board
conductive traces
ground plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780046093.3A
Other languages
English (en)
Other versions
CN109565925A (zh
Inventor
P·帕特马纳坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN109565925A publication Critical patent/CN109565925A/zh
Application granted granted Critical
Publication of CN109565925B publication Critical patent/CN109565925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种系统，包括：具有多个导电迹线的印刷电路板；被耦合到印刷电路板并且与多个导电迹线电连通的处理设备；与多个导电迹线电连通并且共享导电迹线的通道的第一存储器模块和第二存储器模块，其中第一存储器模块在物理上比第二存储器模块更接近处理设备；以及物理地被设置在第一存储器模块与第二存储器模块之间的区域中的电子带隙(EBG)结构。

Description

在存储器模块电耦合处提供电子带隙（EBG）结构的电路和 方法
相关申请的交叉引用
本申请要求于2017年7月25日提交的美国非临时申请No. 15/659,187和于2016年7月28日提交的美国临时专利申请No. 62/367,836的优先权和权益，这些申请的公开内容通过引用全部并入本文，如同在下文中完整地阐述并且用于所有适用的目的。
技术领域
本申请涉及存储器模块电耦合，并且具体地涉及存储器模块电耦合处的电子带隙(EBG)结构。
背景技术
一些传统系统包括安装到印刷电路板(PCB)、并且与存储器模块通信的一个或多个处理器芯片。因此，在一个示例中，处理器芯片安装在PCB上并且通过PCB中的迹线与存储器模块通信。在正常操作期间，处理器向存储器发出读取请求和写入请求。
在高比特率操作中，捕获比特可能成为挑战，因为捕获给定比特的时间窗口变短。此外，诸如金属迹线中的电磁反射的各种现象可能负面地影响捕获给定比特的时间窗口。对于利用从处理器到存储器模块的菊花链连接而设置的PCB尤其如此。在菊花链架构中，存储器模块中的每个存储器模块被连接到公共总线，并且电磁反射可能影响更靠近处理器的存储器模块处的比特的捕获。因此，在较近的存储器模块处看到的电磁反射现象的严重性可以设置关于存储器模块中的处理器之间的最大比特率的限制。
传统的T形拓扑结构可能在某些解决方案中使用，但如果在PCB 上仅使用一个存储器模块，则可能预期传统的T形拓扑结构会导致性能降低。因此，传统的T形拓扑结构可能会阻止在单模块应用中使用给定的电路板设计。
因此，本领域需要能够增加比特率并且减少诸如电磁反射的有害现象的系统和方法。
发明内容
各种实施例通过使用放置在存储器模块之间的电子带隙(EBG) 结构来减少电磁反射。EBG结构可以用于衰减电磁反射并且至少在更靠近计算机处理器的存储器模块处改善性能。
在一个实施例中，一种系统包括：具有多个导电迹线的印刷电路板；被耦合到印刷电路板，并且与多个导电迹线电连通的处理设备；与多个导电迹线电连通、并且共享多个导电迹线的通道的第一存储器模块和第二存储器模块，其中第一存储器模块在物理上比第二存储器模块更接近处理设备；以及物理地设置在第一存储器模块与第二存储器模块之间的区域中的电子带隙(EBG)结构。
在一个实施例中，一种方法包括：从印刷电路板上的处理设备向与多个导电迹线电连通、并且共享多个导电迹线的通道的第一存储器模块和第二存储器模块传播电信号，其中第一存储器模块在物理上比第二存储器模块更接近处理设备；以及物理地设置在第一存储器模块与第二存储器模块之间的区域中的电子带隙(EBG)结构处衰减电信号的反射。
在另一实施例中，一种装置包括：用于写入数据和读取数据的部件，读取和写入部件耦合到电路板；用于存储数据和响应于来自读取和写入部件的命令而访问数据的部件，存储和访问部件耦合到电路板；用于在共享信道上在读取和写入部件与存储和访问部件之间传播电信号的部件；以及用于衰减传播部件中的反射的部件。
附图说明
图1A是根据一个实施例的示例电路结构的图示。
图1B是图1A的板的端部横截面的一部分的图示。
图2-4是根据各种实施例的具有两个DIMM模块和EBG结构的示例印刷电路板的图示。
图5是根据一个实施例的可以在印刷电路板中实现的示例EBG 结构的图示。
图6是根据一个实施例的针对具有和不具有EBG结构的近存储器模块和远存储器模块的示例定时性能比较的图示。
图7是根据一个实施例的针对具有和不具有EBG结构的近存储器模块和远存储器模块的示例频域插入损耗性能比较的图示。
图8-9示出了适于根据一个实施例设计图1-5的结构的示例方法。
图10示出了根据一个实施例的图1-5所示的系统的示例使用方法。
具体实施方式
各种实施例涉及用于在存储器模块之间的电耦合处增加信号完整性的电路和方法。例如，示例实施例包括安装到PCB的第一双列直插式存储器模块(DIMM)和第二DIMM模块。PCB本身可以包括最顶部接地平面、将第一DIMM模块和第二DIMM模块耦合到处理设备的、具有菊花链式金属迹线的中间层。第一DIMM模块和第二 DIMM模块可以放置在相同的迹线上，使得处理设备一次仅与一个 DIMM模块通信。
PCB还可以在迹线下方的层中包括下部接地平面。PCB中的层可以被布置成使得下部接地平面层和最顶部接地平面层将金属迹线夹在中间。接地平面层中的一个可以包括在物理上位于第一DIMM模块与第二DIMM模块之间的区域中的电子带隙(EBG)结构。EBG结构导致从处理器到第一DIMM模块和第二DIMM模块的信号的基频带中的衰减。尽管EBG结构导致衰减，但它通过减少反射并且通过保存能量将更多信号能量引导到第一DIMM模块来增加第一DIMM 模块处的信号完整性。
其他实施例可以以各种物理布置实现EBG结构。例如，EBG结构可以包括从底部接地平面切割的矩形槽，其中槽的长度尺寸垂直于金属迹线的长度尺寸。在另一实施例中，EBG结构包括在底部接地平面中的正弦形槽，其中正弦形槽平行于金属迹线的方向。当然，正如 EBG结构可以在最底部接地平面中实现一样，其他实施例可以附加地或备选地在最顶部接地平面中实现EBG结构。又一实施例将EBG结构实现为改变的迹线宽度。下面相对于图1-5更详细地描述这些实施例。
此外，虽然相对于DIMM模块描述各种实施例，但是应当理解，实施例的范围可以包括与金属迹线电连通的任何类型的存储器模块。此外，尽管相对于两个存储器模块示出图1-5的实施例，但是应当理解，实施例的范围可以包括其他数目的存储器模块。例如，一些实施例可以包括具有EBG结构的板上的单个存储器模块。其他示例实施例可以包括具有一个或多个EBG结构的板上的三个或更多个存储器模块。
图1A是适于根据一个实施例的示例系统100的图示。示例系统 100包括耦合到PCB104的芯片封装件101。芯片封装件101可以包括任何适当的处理设备，诸如数字信号处理器(DSP)、中央处理单元(CPU)、具有多个核的片上系统(SOC)等。芯片封装件101和 DIMM模块120、130电耦合到用于在芯片封装件101与DIMM模块 120、130之间搭载信号的导电迹线102。
印刷电路板104包括分隔其他导电材料层的多层绝缘材料。例如，导电材料可以包括金属，诸如铜或铜合金。在该示例中，迹线102在一个层中实现，但是其他实施例可以包括与绝缘材料层交错的多层金属。用于PCB的示例绝缘材料包括FR-4玻璃环氧树脂，但是实施例的范围不限于用于PCB 104的任何特定材料。
图1A是从XY平面的侧视图示出的示例系统100的图示。图1B 通过示出YZ平面中的端部剖视图的一部分来补充图1A。图1B未按比例绘制。如图1B所示，该示例中的PCB 104还包括平行于迹线102 并且竖直地在迹线102上方的层中的第一导电接地平面105，以及平行于迹线102并且竖直地在迹线102下方的层中的第二导电接地平面 106。接地平面105、106将在图1A所示的视图中呈现为线。
继续图1B的示例，迹线102被示出为布置在PCB 104的层中的一组金属线。迹线102可以包括任何数目的独立线，并且在其他示例中，可以包括在接地平面105、106之间的其他层中的线。合适的接地平面材料的示例包括铜、铜合金等。迹线102通过绝缘层与图1B 中的接地平面105、106物理地分离。
当信号在迹线102上方从芯片封装件101传播到DIMM模块120 和130时，存在源于远DIMM模块130并且沿着相同迹线朝向近 DIMM模块120返回行进的信号的反射。这些反射可能导致近DIMM 模块120处的信号完整性损失。因此，该示例实施例包括EBG结构 103，EBG结构103放置在DIMM模块120、130之间以衰减否则将引起反射的信号。为简单起见，在该示例中将EBG结构103示出为矩形，但是应当理解，它可以使用任何适当的物理结构来实现，诸如接地平面中的一个或两个中的槽、迹线的不同的宽度部分、PCB 104 的变化的介电介质等。
图2是示例PCB 200的图示，其更详细地示出了图1A的PCB 104 的特定物理实现。区域201指示芯片封装件101将耦合到图1的PCB 104的位置。各种孔(例如，通孔)提供从芯片封装件101的引脚到 PCB 200内的层和结构的电连通。为了便于参考而从该视图中消除了最顶部接地平面105，并且应当理解，最顶部接地平面105将被放置在迹线202上方的层中。
迹线202是PCB 200的一个或多个层上的导线，并且它们将芯片封装件101的引脚耦合到DIMM模块的引脚。DIMM模块1表示图1 的近DIMM模块120，而DIMM模块0表示图1的远DIMM模块130。在该视图中，为了便于参考而消除了DIMM模块，并且应当理解， DIMM模块1和0的引脚将通过诸如孔204的孔耦合到PCB 200和迹线202。
此外，在该示例中，DIMM模块1和DIMM模块0使用相同的通道电耦合到迹线，使得芯片封装件101在给定时间仅与DIMM模块中的一个通信。或者换言之，迹线202使用多点总线架构将DIMM模块 0和DIMM模块1耦合到区域201中的芯片封装件，其中两个DIMM 模块耦合到相同的迹线。区域210指示实现EBG结构的接地平面的一部分。如图所示，EBG结构具有切入最底部接地平面的多个矩形槽。该矩形槽中的每个的间距和宽度共同确定了EBG结构提供衰减的频带。在该示例中，示例槽被示出为211。EBG结构的矩形槽被布置成使得它们的长度尺寸垂直于迹线202的长度尺寸，并且EBG结构位于两个DIMM模块之间的区域以及两个DIMM模块中的每个DIMM 模块正下方的区域之下。矩形槽的EBG属性可以使用诸如下面的等式(1)-(3)来建模：
等式(1)
Figure BDA0001956492940000061
等式(2)
Figure BDA0001956492940000062
等式(3)
Figure BDA0001956492940000063
在等式(1)-(3)中，Z1是第一介质的阻抗，Z2是第二介质的阻抗，l1是第一介质的长度，l2是第二介质的长度，γ1是第一介质的传播常数，γ2是第二介质的传播常数，L是周期性单元的长度 (L＝l1+l2)。
图3是示例PCB 200的图示，但具有EBG结构的不同物理实现。在图3的示例中，区域310指示EBG结构所处的区域。具体地，EBG 结构包括区域310内的每个导电迹线202的改变的宽度部分。改变的宽度部分的示例包括部分311，部分311比相同迹线的其他部分宽。改变的宽度部分的宽度和间距确定定了EBG结构提供衰减的频带。换言之，不是将EBG结构实现为接地平面中的槽，而是图3的实施例在导电迹线本身上实现EBG结构。
图4是具有EBG结构的又一物理实现的示例PCB 200的另一图示，其不同于上面相对于图2和图3所示的那些。区域410指示实现 EBG结构的区域。具体地，在该示例中，EBG结构被实现为最底部接地平面中的多个正弦形槽。槽的示例在项目411处示出。进一步在该示例中，正弦形槽中的每个槽的长度尺寸与迹线202的长度尺寸的主方向平行对准。图4包括示例正弦形槽420，其示出了两个相邻的正弦形槽在放大的情况下看起来的情况。EBG结构提供衰减的频率由正弦曲线的形状的周期和幅度确定。此外，其他实施例可以适当地使用具有不同周期和形状的多个正弦曲线。正弦槽的EBG属性可以使用诸如下面的等式(4)-(8)来建模：
等式(4)
Figure BDA0001956492940000071
等式(5)
Figure BDA0001956492940000072
等式(6)Δk＝2k1-K
等式(7)
Figure BDA0001956492940000073
等式(8)
Figure BDA0001956492940000074
在等式(4)-(8)中，R是反射率，D是结构的长度，M是介电常数的正弦调制，k1是周期性介质的波数，L是周期性单元的周期。
图5是EBG结构的物理实现的又一图示。图5示出了PCB层(诸如图1A和1B的PCB104)中的纤维编织的俯视图和透视图。编织的类型和相对于编织的迹线旋转角度可以被配置为具有提供期望的 EBG属性的变化的介电介质。介电层压板PCB通常由玻璃纤维串制成，编织为树脂介质的增强材料。编织玻璃纤维布可以被配置为形成具有交替的玻璃纤维和树脂区域的周期性介质。这些周期性区域可以被设计成在PCB介质中形成EBG结构。通过调节光纤编织参数，可以控制带隙频率和带宽。观察图1B的示例，一层或多层纤维编织可以放置在迹线102与接地平面105之间和/或迹线102与接地平面106 之间。
例如，存在用于调节周期性介质几何形状并且控制带隙频率的各种可能的技术。一个示例包括选择编织类型，诸如具有经线和纬线的各种宽度。另一示例是树脂和玻璃纤维介电常数的选择。又一示例包括布线相对于纤维编织取向的旋转角度。另一示例包括纤维编织束的横截面形状(例如，正弦横截面)。工程师可以模拟具有各种周期性介质几何形状的PCB，以找到提供期望的EBG属性的一个或多个几何形状。因此，各种实施例可以使用PCB中的一个或多个层来实现，这些层包括EBG结构，以提供期望量的反射衰减。
提供图2-图5以说明EBG结构可以采用各种不同的物理实现。此外，虽然图2和图3的示例示出了最底部接地平面中的槽，但是应当理解，可以在最顶部接地平面中或适当地在两个接地平面中实现槽。此外，所示实施例的EBG结构位于PCB的不同层中，而不是迹线，并且具体地横向地(图1A中的X维度)位于存储器模块之间。然而，EBG结构可以适当地缩放，使得它们不仅横向地位于存储器模块之间，而且跨越到横向地位于存储器模块中的任一个或两个之下的区域中。在任何情况下，EBG结构可以适用于各种实施例以衰减多点总线中的反射。
图6是根据一个实施例的四个不同示例眼图602、604、612、614 的图示。图6-图7示出了用于裕度、时间和电压的数字，这些数字仅供参考。其他实施例可以适当地具有用于这些参数的不同数字。眼图 602、604、612、614示出了覆盖在同一显示上的多个比特转变的时域表示。图6的图可以通过模拟或测试来获取。
以图612为例，根据模拟或测量，它示出了多个比特转变，因为它们将发生在近DIMM模块(DIMM模块1)处。通常，给定眼图中的线越紧，在不同时间的不同转变之间的变化越小。更大的变化通常可能由符号间干扰引起，符号间干扰本身可能是信号反射的结果。
眼图614示出了根据模拟或测量的远DIMM模块(DIMM模块0) 处的比特转变。眼图612和614都表示图1-图5中所示的实施例预期的行为。眼图的中间部分的开放性说明了在转变期间可用于捕获比特的时间。例如，时钟可以对数据进行采样，因此时钟边缘优选地被放置在眼图的中间，其中中间表示最高二进制1和最低二进制0。通常不希望采样太早或太晚，因为可能无法正确地捕获比特。眼的开口越大，可用于捕获比特的时间就越多。对应地，眼图中线重叠得越紧密，变化越小，可用于捕获比特的时间就越多。
眼图612、614的中间的矩形是JEDEC固态技术协会规范，并且它对应于用于捕获比特的期望时间。裕度是指由矩形的一角与眼图中的最近的线之间的距离示出的时间。裕度越小，可用于捕获比特的时间越短。观察眼图612和614，分别存在47.92ps和58.25ps的裕度。对于给定应用，这些值可能是或不是可接受的。然而，这些数字与相对于眼图602、604所示的裕度形成对比。眼图602、604对应于类似于图1-图5中的任何一个所示的系统，但没有用于衰减反射的EBG 结构。眼图602、604分别示出了12.50ps和97.92ps的裕度。
因此，在不使用EBG结构的情况下，由于反射，预期这样的其他实施例在近DIMM模块处的定时性能降低。此外，近DIMM模块处的裕度与远DIMM模块处的裕度之间的巨大差异指示近DIMM模块可能会导致针对系统的性能瓶颈，并且甚至可能具有针对某些应用无法接受的定时性能。
增加EBG结构可以衰减反射，但也会衰减来自芯片的信号，从而稍微降低远DIMM模块处的定时性能。然而，在一些情况下，取决于特定应用，近DIMM模块处的裕度改善可以将近DIMM模块的定时性能从不可接受的水平移动到可接受的水平。换言之，远DIMM模块处的某些性能降低可能是用于支付针对近DIMM模块处的性能提升的可接受的代价，特别是在两个DIMM模块都在可接受的裕度水平内的应用中。
图7是根据一个实施例的四个示例频率图702、704、712、714 的图示。图702、704是分别对应于图6的眼图602、604的频域图。类似地，图712、714是分别对应于眼图612、614的频域图。图702、 704、712、714示出了从约1.6GHz到3.3GHz的频带中的衰减，其在一些实施例中可以是感兴趣的基频带。例如，一些实施例可以使用该频带内的信号来将数据从芯片传输到DIMM模块，如图1所示。图 712、714示出了使用图2的EBG结构的模拟性能。将这些与图702、 704进行比较，图702、704示出了使用不包括EBG结构的实施例的模拟性能。再一次，从图中可以清楚地看出，近DIMM模块处的性能得到改善，这可归因于使用EBG结构来增加近DIMM模块处的增益。图7中的频带用于说明目的，并且应当理解，其他实施例可以使用不同的频带。
一些实施例的优点在于，图1-5的EBG结构可以为具有通过菊花链式短截线电耦合的两个DIMM模块的系统提供可接受的定时性能，而在任一DIMM模块处没有可察觉的性能损失。
此外，即使在仅一个DIMM模块耦合到PCB的应用中，图1-5 所示的实施例也可以提供可接受的性能。这与传统的T形拓扑结构形成对比，当只有一个DIMM模块填充板时，传统的T形拓扑结构通常预期会返回不良结果。因此，本文中描述的各种实施例可以包括适当地用于单DIMM模块和双DIMM模块应用的板。换言之，其他实施例可以包括图1-图5的系统的变型，其中仅填充一个存储器模块槽 (例如，远槽或近槽，但不是两者)。
此外，以上相对于图1-图5描述的一些解决方案可能是违反直觉的并且提供意外的结果。例如，上述一些解决方案包括在远存储器模块处的定时性能的降低，而传统解决方案倾向于专注于在可能的情况下改善定时性能。然而，远存储器模块处的定时性能降低可以通过改善近存储器模块处的定时性能来抵消，从而当与在不使用EBG结构来衰减反射的情况下总线上可用的比特率相比，允许总线上的总体上更高的比特率。
各种实施例可以在各种应用中找到实用性。在一个示例中，具有处理器、至少一个存储器模块和EBG结构的板可以用在计算系统中，诸如服务器、台式计算机、膝上型计算机等。然而，实施例的范围不限于此，因为可以根据本文中描述的原理调节用于移动设备的板。
图8是根据一个实施例的用于设计具有EBG结构的系统的示例方法800的图示。例如，方法800可以由工程师使用一个或多个模拟工具来执行。
在动作802处，工程师确定板的菊花链几何形状，并且然后模拟期望频带处的一个或两个DIMM模块的定时性能。在动作804处，工程师确定期望频带、即基频是否受到影响。例如，在动作802-804处，工程师可以使用时域和/或频域技术来模拟设计，以确定定时性能在期望频带中是否减小。如果在动作804处期望频带受到影响，则方法800 移动到动作806。否则，查询可以停止。
在动作806处，工程师确定周期性几何形状类型并且使用近似等式计算尺寸。在一些示例中，动作806包括为EBG结构提出最佳猜测维度。例如，最佳猜测可以包括间距和宽度(图2和图3)或正弦频率和幅度(图4)、或者适当EBG结构的其他参数。动作806可以包括使用诸如以上相对于图2和图4讨论的那些等式来初始设置参数。在动作808处，工程师在三维电磁场求解器程序中对所计算的 EBG结构进行建模。建模产生类似于图6和图7的信息，以允许工程师确定针对结构的频率增益和定时性能。
在动作810处，工程师通过扫描在所计算的标称值附近的参数来优化结构。例如，工程师可以改变结构的间距、宽度、正弦频率、幅度并且执行动作808的建模，以进一步细化形状并且增强性能。动作 810可以通过重新设计和建模来重复。
动作812包括在时域模拟中验证解决方案的有效性。示例时域模拟包括眼图，并且还可以包括分析定时裕度和噪声裕度。如果解决方案无效，则方法800可以返回到动作810以进一步增强设计直到可接受为止。图9是在动作810和812期间的结果的示例图的图示，其中工程师可以模拟设计以测试近DIMM和远DIMM的裕度。在图8的示例中，解决方案是近DIMM和远DIMM裕度的性能基本上相似并且在应用的可接受范围内。
各种实施例可以包括使用图1-图5的系统的方法。例如，图10 示出了用于图1-图5的系统的示例方法1000。例如，方法1000的动作可以由诸如图1A所示的计算设备来执行，该计算设备具有与两个存储器模块电连通的芯片封装件。示例可以包括服务器的正常操作或包括适于根据本文中描述的原理的板的其他计算机的正常操作。
继续该示例，动作1010包括从PCB上的处理设备向与多个金属迹线电连通、并且共享金属迹线的通道的第一存储器模块和第二存储器模块传播电信号。处理设备可以包括例如中央处理单元(CPU)、数字信号处理器(DSP)、图形处理单元(GPU)或其他适当的处理单元。处理设备执行各种操作，包括将数据写入存储器模块和从存储器模块读取数据。
存储器模块本身响应于来自处理设备的命令而存储数据和访问数据。传播电信号可以由电迹线来执行，诸如图1-图4所示的那些。
另外，金属迹线可以被配置为多点总线，使得存储器模块中的每个模块与迹线中的相同的一些迹线物理地和电气地耦合。在该示例中，动作1010可以包括沿着总线传播电信号，但是任何特定指令或数据可以仅被寻址到给定的存储器模块中的一个存储器模块。
动作1020包括衰减EBG结构处的电信号的反射。EBG结构可以物理地设置在第一存储器模块与第二存储器模块之间的区域中。以上相对于图1-图4示出并且讨论了不同的物理放置。
实施例的范围不限于图10所示的动作。例如，其他实施例可以添加、省略、重新排列或修改一个或多个动作。在一个示例中，除了在板上仅填充一个存储器模块之外，板类似于图1A的板被填充。在这样的示例中，可以仅相对于该单个存储器模块执行传播电信号。类似地，具有三个或更多个存储器模块的其他实施例可以包括将电信号传播到这些存储器模块中的每一个。
此外，可以在设备的整个操作期间连续地重复动作1010和1020。因此，EBG结构可以提供电磁反射的衰减，并且在一些情况下提供设备的增强的性能。
如本领域技术人员现在将理解的并且取决于手中的特定应用，在不脱离本公开的精神和范围的情况下，可以对本公开的设备的材料、装置、配置和使用方法进行很多修改、替换和变化。鉴于此，本公开的范围不应当限于本文所示和所述的特定实施例的范围，因为它们仅仅是其一些实例，而是，本公开的范围应当与所附权利要求及其功能等同物的范围完全相称。

Claims (20)

1.一种电路系统，包括：
印刷电路板，具有总线，所述总线具有多个导电迹线；
处理设备，被耦合到所述印刷电路板并且与所述多个导电迹线电连通；
第一存储器模块和第二存储器模块，与所述多个导电迹线电连通，并且共享所述多个导电迹线的通道，其中所述第一存储器模块在物理上比所述第二存储器模块更接近所述处理设备；以及
电子带隙(EBG)结构，物理地被设置在所述第一存储器模块与所述第二存储器模块之间的区域中并且被配置为影响在所述总线上传输的从所述处理设备到所述第一存储器模块和所述第二存储器模块的信号。
2.根据权利要求1所述的系统，其中所述第一存储器模块包括第一双列直插式存储器模块(DIMM)，并且其中所述第二存储器模块包括第二双列直插式存储器模块(DIMM)。
3.根据权利要求1所述的系统，其中所述多个导电迹线被配置为多点总线。
4.根据权利要求1所述的系统，其中所述印刷电路板包括第一接地平面和第二接地平面，并且所述多个导电迹线被布置在所述第一接地平面与所述第二接地平面之间。
5.根据权利要求4所述的系统，其中所述电子带隙(EBG)结构包括在所述第一接地平面中的多个矩形槽。
6.根据权利要求4所述的系统，其中所述电子带隙(EBG)结构包括在所述第一接地平面中的多个正弦形槽。
7.根据权利要求1所述的系统，其中所述电子带隙(EBG)结构包括所述多个导电迹线的改变的宽度部分。
8.根据权利要求1所述的系统，其中所述电子带隙(EBG)结构物理地被设置在所述第一存储器模块和所述第二存储器模块下方的区域中。
9.根据权利要求1所述的系统，其中所述电子带隙(EBG)结构包括所述印刷电路板的变化的介电介质。
10.一种用于布置电路的方法，包括：
从印刷电路板上的处理设备向与多个导电迹线电连通、并且共享所述多个导电迹线的通道的第一存储器模块和第二存储器模块传播电信号，其中所述第一存储器模块在物理上比所述第二存储器模块更接近所述处理设备；以及
在物理地被设置在所述第一存储器模块与所述第二存储器模块之间的区域中的电子带隙(EBG)结构处衰减所述电信号的反射，其中所述电子带隙(EBG)结构被配置为影响从所述处理设备传输到所述第一存储器模块和所述第二存储器模块的信号。
11.根据权利要求10所述的方法，其中衰减反射包括：
在来自所述处理设备的电信号的基频带处提供衰减。
12.根据权利要求10所述的方法，其中所述多个导电迹线被布置为多点总线。
13.一种电路装置，包括：
用于写入数据和读取数据的部件，所述读取和写入部件被耦合到电路板；
用于存储所述数据和响应于来自所述读取和写入部件的命令而访问所述数据的部件，所述存储和访问部件被耦合到所述电路板；
用于在共享信道上在所述读取和写入部件与所述存储和访问设备之间传播电信号的部件；以及
用于衰减用于传播电信号的所述部件中的反射的部件，被配置为影响从所述用于写入数据和读取数据的部件传输到所述存储所述数据和访问所述数据的部件的信号。
14.根据权利要求13所述的装置，其中所述用于读取数据和写入数据的部件包括其中具有计算机处理器的芯片封装件。
15.根据权利要求13所述的装置，其中所述用于存储所述数据和访问所述数据的部件包括第一双列直插式存储器模块和第二双列直插式存储器模块。
16.根据权利要求15所述的装置，其中所述用于传播电信号的部件包括多点总线，所述多点总线电耦合所述第一双列直插式存储器模块、所述第二双列直插式存储器模块和所述读取和写入部件。
17.根据权利要求13所述的装置，其中所述用于衰减反射的部件包括：
电子带隙(EBG)结构，包括在所述电路板的接地平面中的多个矩形槽。
18.根据权利要求13所述的装置，其中所述用于衰减反射的部件包括：
电子带隙(EBG)结构，包括在所述电路板的接地平面中的多个正弦形槽。
19.根据权利要求13所述的装置，其中所述用于衰减反射的部件包括：
电子带隙(EBG)结构，包括所述传播部件的改变的宽度部分。
20.根据权利要求13所述的装置，其中所述用于衰减反射的部件包括：
所述电路板的变化的介电介质。
CN201780046093.3A 2016-07-28 2017-07-26 在存储器模块电耦合处提供电子带隙（ebg）结构的电路和方法 Active CN109565925B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662367836P 2016-07-28 2016-07-28
US62/367,836 2016-07-28
US15/659,187 US10349513B2 (en) 2016-07-28 2017-07-25 Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
US15/659,187 2017-07-25
PCT/US2017/043844 WO2018022687A1 (en) 2016-07-28 2017-07-26 Circuits and methods providing electronic band gap (ebg) structures at memory module electrical coupling

Publications (2)

Publication Number Publication Date
CN109565925A CN109565925A (zh) 2019-04-02
CN109565925B true CN109565925B (zh) 2022-01-18

Family

ID=61010581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780046093.3A Active CN109565925B (zh) 2016-07-28 2017-07-26 在存储器模块电耦合处提供电子带隙（ebg）结构的电路和方法

Country Status (9)

Country Link
US (1) US10349513B2 (zh)
EP (1) EP3491898A1 (zh)
JP (1) JP6633243B2 (zh)
KR (1) KR102078065B1 (zh)
CN (1) CN109565925B (zh)
AU (1) AU2017302566B9 (zh)
BR (1) BR112019001333B1 (zh)
TW (1) TWI695658B (zh)
WO (1) WO2018022687A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795644B (zh) * 2020-06-02 2023-03-11 大陸商上海兆芯集成電路有限公司 電子總成

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184478B1 (en) * 1998-09-30 2001-02-06 Adtec Corporation Printed wiring device with base layer having a grid pattern
CN103369815A (zh) * 2012-04-05 2013-10-23 索尼公司 布线板和电子设备
CN105101616A (zh) * 2014-05-21 2015-11-25 株式会社藤仓 印刷布线板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3876964A (en) 1973-08-23 1975-04-08 Amp Inc Flat flexible transmission cable
JP4023166B2 (ja) 2002-01-25 2007-12-19 ソニー株式会社 高周波モジュール用基板及び高周波モジュール
AU2005302851B2 (en) * 2004-11-12 2012-02-23 Organoflush B.V. Composition for cold preservation and perfusion of organs
KR20070062633A (ko) * 2005-12-13 2007-06-18 삼성전자주식회사 컴퓨터 시스템의 시스템 기판에 장착되는 인터페이스 소켓장치
JP2007228222A (ja) * 2006-02-23 2007-09-06 Mitsubishi Electric Corp Ｅｂｇマテリアル
KR101265245B1 (ko) 2006-11-01 2013-05-16 에이전시 포 사이언스, 테크놀로지 앤드 리서치 이중적층형 ｅｂｇ 구조체
ITRA20060064A1 (it) * 2006-11-03 2008-05-04 Fondazione Torino Wireless Dispositivo con costante dielettrica modulata per la propagazione di onde elettromagnetiche.
US7768297B2 (en) 2007-01-31 2010-08-03 Rambus, Inc. Multi-drop bus system
US7839654B2 (en) 2007-02-28 2010-11-23 International Business Machines Corporation Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBS)
US8164006B2 (en) * 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100956891B1 (ko) 2008-03-19 2010-05-11 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101086856B1 (ko) * 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP2011108123A (ja) * 2009-11-20 2011-06-02 Elpida Memory Inc 終端基板、メモリシステム及びその反射波抑制方法
US9112272B2 (en) 2010-08-12 2015-08-18 Feinics Amatech Teoranta Antenna modules for dual interface smart cards, booster antenna configurations, and methods
JP5670392B2 (ja) * 2012-07-27 2015-02-18 株式会社東芝 回路基板
JP5694251B2 (ja) 2012-07-27 2015-04-01 株式会社東芝 Ｅｂｇ構造体および回路基板
JP6125274B2 (ja) * 2013-02-27 2017-05-10 株式会社東芝 電子回路および電子機器
US9858181B2 (en) * 2013-06-20 2018-01-02 Hitachi, Ltd. Memory module having different types of memory mounted together thereon, and information processing device having memory module mounted therein
JP6168943B2 (ja) * 2013-09-20 2017-07-26 株式会社東芝 Ｅｂｇ構造体、半導体デバイスおよび回路基板
WO2017037957A1 (en) 2015-08-31 2017-03-09 Hitachi, Ltd. Information processing device, apparatus and connection wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184478B1 (en) * 1998-09-30 2001-02-06 Adtec Corporation Printed wiring device with base layer having a grid pattern
CN103369815A (zh) * 2012-04-05 2013-10-23 索尼公司 布线板和电子设备
CN105101616A (zh) * 2014-05-21 2015-11-25 株式会社藤仓 印刷布线板

Also Published As

Publication number Publication date
AU2017302566B2 (en) 2020-08-27
JP2019525472A (ja) 2019-09-05
TW201804885A (zh) 2018-02-01
BR112019001333A2 (pt) 2019-05-07
JP6633243B2 (ja) 2020-01-22
KR20190029613A (ko) 2019-03-20
AU2017302566A1 (en) 2019-01-17
CN109565925A (zh) 2019-04-02
AU2017302566B9 (en) 2020-12-24
WO2018022687A1 (en) 2018-02-01
US20180035533A1 (en) 2018-02-01
KR102078065B1 (ko) 2020-02-17
BR112019001333B1 (pt) 2024-01-02
US10349513B2 (en) 2019-07-09
EP3491898A1 (en) 2019-06-05
TWI695658B (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
US7459985B2 (en) Connector having a cut-out for reduced crosstalk between differential conductors
US9515031B2 (en) Mitigation of far-end crosstalk induced by routing and out-of-plane interconnects
US8288657B2 (en) Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
CN113597100A (zh) 一种优化差分过孔阻抗的方法、电路板、设备和存储介质
CN109565925B (zh) 在存储器模块电耦合处提供电子带隙（ebg）结构的电路和方法
WO2016105782A1 (en) Two-part electrical connector
US10652998B2 (en) Multilayer ceramic electronic package with modulated mesh topology
US20220418093A1 (en) Double stub transmission line for suppression of harmonics
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
Chun et al. Package and printed circuit board design of a 19.2 Gb/s data link for high-performance computing
CN115348731A (zh) 一种多层结构的pcb的频率响应建模方法
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
US20200253036A1 (en) High speed serial link intra pair skew correction
Mingfei et al. Application of HyperLynx in the Development of High Speed Signal Processing Circuits
US7269028B2 (en) Trace-pad interface for improved signal quality
Rajeswari et al. Chapter-6 Mitigation Techniques to Reduce Crosstalk in SATA Interconnects
Krohne et al. Impact of flexible PCB on DDR4 channel memor performance
US8669830B2 (en) Method and device for routing over a void for high speed signal routing in electronic systems
Scogna Signal integrity analysis of a 26 layers board with emphasis on the effect of non-functional pads
CN117528929A (zh) 400g自环光模块pcb的设计方法和pcb板
Yun et al. Signal Integrity Analysis of a DDR4 Memory Test Board with a 3-W Wiring-spacing Rule
CA2218575C (en) Trace-pad interface for improved signal quality
Archambeault et al. Measurements and simulations for ground-to-ground plane noise DDR RAM daughter cards and motherboards for EMI emissions
Liao et al. Challenges of high-speed channel design on GPU accelerated system
CN112739010A (zh) 一种印制电路板的制作方法及印制电路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant