JP2019525472A - メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法 - Google Patents
メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法 Download PDFInfo
- Publication number
- JP2019525472A JP2019525472A JP2019504126A JP2019504126A JP2019525472A JP 2019525472 A JP2019525472 A JP 2019525472A JP 2019504126 A JP2019504126 A JP 2019504126A JP 2019504126 A JP2019504126 A JP 2019504126A JP 2019525472 A JP2019525472 A JP 2019525472A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- ebg
- dimm
- circuit board
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000008878 coupling Effects 0.000 title description 4
- 238000010168 coupling process Methods 0.000 title description 4
- 238000005859 coupling reaction Methods 0.000 title description 4
- 238000012545 processing Methods 0.000 claims abstract description 27
- 238000004891 communication Methods 0.000 claims abstract description 15
- 230000001902 propagating effect Effects 0.000 claims description 12
- 230000009977 dual effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 4
- 230000009471 action Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 21
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- MTCPZNVSDFCBBE-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,6-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C=CC=C1Cl MTCPZNVSDFCBBE-UHFFFAOYSA-N 0.000 description 8
- 230000000737 periodic effect Effects 0.000 description 8
- HHXNVASVVVNNDG-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,3,6-trichlorophenyl)benzene Chemical compound ClC1=CC=C(Cl)C(C=2C(=C(Cl)C(Cl)=C(Cl)C=2Cl)Cl)=C1Cl HHXNVASVVVNNDG-UHFFFAOYSA-N 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 239000011152 fibreglass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000000835 fiber Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004753 textile Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
- H05K1/0225—Single or multiple openings in a shielding, ground or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0275—Fibers and reinforcement materials
- H05K2201/029—Woven fibrous reinforcement or textile
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
システムは、複数の導電トレースを有するプリント回路基板と、プリント回路基板に結合され、複数の導電トレースと電気的に通信している処理デバイスと、複数の導電トレースと電気的に通信しておりかつ導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールであって、ここにおいて、第１のメモリモジュールは、第２のメモリモジュールに比べ、処理デバイスに物理的により近接している、第１のメモリモジュールおよび第２のメモリモジュールと、第１のメモリモジュールと第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造と、を含む。
Description
［関連出願の相互参照］
[0001] 本出願は、２０１７年７月２５日に出願された米国非仮出願第１５／６５９，１８７号および２０１６年７月２８日に出願された米国特許仮出願第６２／３６７，８３６号の利益およびそれらに対する優先順位を主張し、それらの開示は、すべての適用可能な目的のために、およびあたかも全体が以下に完全に記載されるように、全体が参照によってここに組み込まれる。
［技術分野］
[0002] 本出願は、メモリモジュールの電気的結合に関し、具体的には、メモリモジュールの電気的結合における電子バンドギャップ（ＥＢＧ）構造に関する。
[0001] 本出願は、２０１７年７月２５日に出願された米国非仮出願第１５／６５９，１８７号および２０１６年７月２８日に出願された米国特許仮出願第６２／３６７，８３６号の利益およびそれらに対する優先順位を主張し、それらの開示は、すべての適用可能な目的のために、およびあたかも全体が以下に完全に記載されるように、全体が参照によってここに組み込まれる。
［技術分野］
[0002] 本出願は、メモリモジュールの電気的結合に関し、具体的には、メモリモジュールの電気的結合における電子バンドギャップ（ＥＢＧ）構造に関する。
[0003] いくつかの従来のシステムは、プリント回路基板（ＰＣＢ）に取り付けられ、メモリモジュールと通信している１つまたは複数のプロセッサチップを含む。したがって、一例では、プロセッサチップは、ＰＣＢ上に取り付けられ、ＰＣＢにおけるトレースによってメモリモジュールと通信する。通常動作の間、プロセッサは、読み出し要求および書き込み要求をメモリに発する。
[0004] 高ビットレート動作では、所与のビットをキャプチャするための時間ウィンドウが短くなるので、ビットをキャプチャすることは難しい課題となり得る。さらに、金属トレースにおける電磁反射（electromagnetic reflections）のような様々な現象は、所与のビットをキャプチャするための時間ウィンドウにネガティブな影響を与え得る。これは、プロセッサからメモリモジュールへのデイジーチェーン接続（daisy chain connection）を用いて設けられたＰＣＢについて特に当てはまる。デイジーチェーンアーキテクチャでは、メモリモジュールの各々は、共通バスに接続され、電磁反射は、プロセッサにより近いメモリモジュールにおけるビットのキャプチャに影響を与え得る。したがって、より近いメモリモジュールにおいて見られるような電磁反射現象の深刻さは、メモリモジュールとプロセッサ間の最大ビットレートに関して制限を設け得る。
[0005] 従来のＴｅｅトポロジー（Tee topology）は、１つのメモリモジュールのみがＰＣＢ上で使用される場合に低下されたパフォーマンスをもたらすことが予想され得るが、従来のＴｅｅトポロジーがいくつかの解決策において使用される可能性がある。したがって、従来のＴｅｅトポロジーは、単一モジュールアプリケーションにおける所与の基板設計の使用を妨げる可能性がある。
[0006] したがって、当該技術では、ビットレートを増加させ、かつ電磁反射のような害となる現象を低減させることを可能にするためのシステムおよび方法が必要とされる。
[0007] 様々な実施形態は、メモリモジュール間に置かれる電子バンドギャップ（ＥＢＧ）構造の使用を通じて電磁反射を低減させる。ＥＢＧ構造は、電磁反射を減衰させ、少なくともコンピュータプロセッサにより近いメモリモジュールにおいてパフォーマンスを改善するために使用され得る。
[0008] 一実施形態では、システムは、複数の導電トレースを有するプリント回路基板と、プリント回路基板に結合され、複数の導電トレースと電気的に通信している処理デバイスと、複数の導電トレースと電気的に通信しており、導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールであって、ここにおいて、第１のメモリモジュールは、第２のメモリモジュールに比べ、処理デバイスに物理的により近接している、第１のメモリモジュールおよび第２のメモリモジュールと、第１のメモリモジュールと第２のメモリモジュールとの間のエリアに物理的に配置（physically disposed）された電子バンドギャップ（ＥＢＧ）構造と、を含む。
[0009] 一実施形態では、方法は、電気的な信号を、プリント回路基板上の処理デバイスから、複数の導電トレースと電気的に通信しておりかつ導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールに伝播することであって、ここにおいて、第１のメモリモジュールは、第２のメモリモジュールに比べ、処理デバイスに物理的により近接している、伝播することと、第１のメモリモジュールと第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造において電気的な信号の反射を減衰させることと、を含む。
[0010] 別の実施形態では、装置は、データを書き込むおよびデータを読み出すための手段であって、読み出しおよび書き込み手段が回路基板に結合される、手段と、データを記憶するおよび読み出しおよび書き込み手段からのコマンドに応答してデータにアクセスするための手段であって、記憶およびアクセス手段が回路基板に結合される、手段と、電気的な信号を、共有チャンネル上で、読み出しおよび書き込み手段と記憶およびアクセス手段との間で伝播するための手段と、伝播手段における反射を減衰させるための手段と、を含む。
［説明］
[0019] 様々な実施形態は、メモリモジュール間の電気的結合における信号インテグリティを増加させるための回路および方法を対象とする。例えば、例示的な実施形態は、ＰＣＢに取り付けられた第１のデュアルインラインメモリモジュール（ＤＩＭＭ）および第２のＤＩＭＭモジュールを含む。ＰＣＢ自体は、第１のＤＩＭＭモジュールおよび第２のＤＩＭＭモジュールを処理デバイスに結合するデイジーチェーン型の金属トレースを有する中間層、最上部のグランドプレーンを含み得る。第１のＤＩＭＭモジュールおよび第２のＤＩＭＭモジュールは、処理デバイスが、一度に、それらＤＩＭＭモジュールのうちの１つのみと通信するように、同じトレース上に置かれ得る。
[0019] 様々な実施形態は、メモリモジュール間の電気的結合における信号インテグリティを増加させるための回路および方法を対象とする。例えば、例示的な実施形態は、ＰＣＢに取り付けられた第１のデュアルインラインメモリモジュール（ＤＩＭＭ）および第２のＤＩＭＭモジュールを含む。ＰＣＢ自体は、第１のＤＩＭＭモジュールおよび第２のＤＩＭＭモジュールを処理デバイスに結合するデイジーチェーン型の金属トレースを有する中間層、最上部のグランドプレーンを含み得る。第１のＤＩＭＭモジュールおよび第２のＤＩＭＭモジュールは、処理デバイスが、一度に、それらＤＩＭＭモジュールのうちの１つのみと通信するように、同じトレース上に置かれ得る。
[0020] ＰＣＢはまた、トレースの下の層に、より低いグランドプレーンを含み得る。ＰＣＢにおける層は、より低いグランドプレーン層と最上部のグランドプレーン層とが金属トレースを挟み込むように配列され得る。グランドプレーン層のうちの１つは、物理的に第１のＤＩＭＭモジュールと第２のＤＩＭＭモジュールとの間に位置するエリアに電子バンドギャップ（ＥＢＧ）構造を含み得る。ＥＢＧ構造は、プロセッサから第１のＤＩＭＭモジュールおよび第２のＤＩＭＭモジュールへの信号の基本周波数バンドにおける減衰を引き起こす。ＥＢＧ構造は減衰を引き起こすが、それは、反射を低減させること、およびエネルギの節約を通してより多くの信号エネルギを第１のＤＩＭＭモジュールへと向かわせることによって、第１のＤＩＭＭモジュールにおける信号インテグリティを増加させる。
[0021] 他の実施形態は、様々な物理配列においてＥＢＧ構造をインプリメントし得る。例えば、ＥＢＧ構造は、底部のグランドプレーンからの長方形スロットカットを含み得、ここでスロットの長さ寸法（the length dimension）は、金属トレースの長さ寸法に対して垂直である。別の実施形態では、ＥＢＧ構造は、底部のグランドプレーンに正弦波形のスロットを含み、ここで正弦波形のスロットは、金属トレースの方向に対して平行である。言うまでもなく、ＥＢＧ構造が最底部のグランドプレーンにおいてインプリメントされ得るのとちょうど同じように、他の実施形態は、追加的にまたは代替的に、最上部のグランドプレーンにおいてＥＢＧ構造をインプリメントし得る。さらに別の実施形態は、ＥＢＧ構造を変化のあるトレース幅（varied trace widths）としてインプリメントする。これらの実施形態は、図１〜図５に関して以下により詳細に説明される。
[0022] また、様々な実施形態がＤＩＭＭモジュールに関して説明されるが、実施形態の範囲は、金属トレースと電気的に通信しているいかなるタイプのメモリモジュールも含み得ることは理解される。さらに、図１〜図５の実施形態は、２つのメモリモジュールに関して示されているが、実施形態の範囲は、他の数のメモリモジュールを含み得ることは理解される。例えば、いくつかの実施形態は、ＥＢＧ構造を有する基板上の単一のメモリモジュールを含み得る。他の例示的な実施形態は、１つまたは複数のＥＢＧ構造を有する基板上の３つ以上のメモリモジュールを含み得る。
[0023] 図１Ａは、一実施形態に従って適合された、例示的なシステム１００の例示である。例示的なシステム１００は、ＰＣＢ１０４に結合されたチップパッケージ１０１を含む。チップパッケージ１０１は、複数のコアを有するシステムオンチップ（ＳＯＣ）、セントラルプロセシングユニット（ＣＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）、および／または同様のもののような、いかなる適した処理デバイスも含み得る。チップパッケージ１０１およびＤＩＭＭモジュール１２０、１３０は、チップパッケージ１０１とＤＩＭＭモジュール１２０、１３０との間で信号を伝送するために、導電トレース１０２に電気的に結合される。
[0024] プリント回路基板１０４は、導電材の他の層を分離する絶縁材の複数の層を含む。例えば、導電材は、銅または銅合金のような金属を含み得る。トレース１０２は、他の実施形態は絶縁材の層でインタリーブされた金属の複数の層を含み得るが、この例では、１つの層でインプリメントされる。実施形態の範囲は、ＰＣＢ１０４のためのいかなる特定の材料にも限定されないが、ＰＣＢのための例示的な絶縁材は、ＦＲ−４ガラスエポキシを含む。
[0025] 図１Ａは、Ｘ−Ｙプレーンの側面図により示された例示的なシステム１００の例示である。図１Ｂは、Ｙ−Ｚプレーンにおける端面の、断面図（an end-on, cutaway view）の一部分を示すことによって図１Ａを補足する。図１Ｂは、正確な縮尺率ではない。図１Ｂに示されるように、この例では、ＰＣＢ１０４はさらに、トレース１０２に平行であり、トレース１０２の垂直上部の層における第１の導電グランドプレーン１０５、ならびにトレース１０２に平行であり、トレース１０２の垂直下部の層における第２の導電グランドプレーン１０６を含む。グランドプレーン１０５、１０６は、図１Ａで示された図では線として表されているだろう。
[0026] 図１Ｂの例を続けると、トレース１０２は、ＰＣＢ１０４のある層に配列（laid out）された金属線のグループとして示される。トレース１０２は、任意の数の独立の線（independent lines）を含み得、他の例では、グランドプレーン１０５、１０６間の他の層における線を含み得る。好適なグランドプレーン材料の例は、銅、銅合金等を含む。トレース１０２は、図１Ｂにおいて、絶縁層によってグランドプレーン１０５、１０６とは物理的に分離されている。
[0027] 信号がチップパッケージ１０１からトレース１０２を通じてＤＩＭＭモジュール１２０および１３０に伝播するとき、遠くのＤＩＭＭモジュール１３０において生じ、同じトレースに沿って近くのＤＩＭＭモジュール１２０へ向かって戻るように伝わる信号の反射が存在する。これらの反射は、近くのＤＩＭＭモジュール１２０において信号インテグリティの損失を引き起こし得る。ゆえに、この例示的な実施形態は、もしそうでなければ反射を引き起こすであろう信号を減衰させるために、ＤＩＭＭモジュール１２０、１３０間に置かれるＥＢＧ構造１０３を含む。ＥＢＧ構造１０３は、この例では簡潔さのために長方形として示されるが、それは、グランドプレーンのいずれかまたは両方におけるスロット、トレースの種々の幅部分、ＰＣＢ１０４の種々の誘電体媒体（dielectric medium）、および／または同様のもののようないかなる適した物理構造を使用してもインプリメントされ得ることは理解される。
[0028] 図２は、図１ＡのＰＣＢ１０４の特定の物理インプリメンテーションをより詳細に例示する、例示的なＰＣＢ２００の例示である。エリア２０１は、図１のＰＣＢ１０４にチップパッケージ１０１が結合されることになる場所を示す。様々なホール（例えば、ビア）は、チップパッケージ１０１のピンからＰＣＢ２００内の構造および層への電気的な通信を提供する。最上部のグランドプレーン１０５は、参照を容易にするためにこの図からは除かれており、最上部のグランドプレーン１０５がトレース２０２の上の層に置かれるであろうことは理解される。
[0029] トレース２０２は、ＰＣＢ２００の１つまたは複数の層上の導電線であり、それらは、チップパッケージ１０１のピンをＤＩＭＭモジュールのピンに結合する。ＤＩＭＭモジュール１は、図１の、近くのＤＩＭＭモジュール１２０を表し、ＤＩＭＭモジュール０は、図１の、遠くのＤＩＭＭモジュール１３０を表す。この図では、ＤＩＭＭモジュールは、参照を容易にするために除かれており、ＤＩＭＭモジュール１および０のピンがホール２０４のようなホールを通してトレース２０２およびＰＣＢ２００に結合されるであろうことは理解される。
[0030] さらに、この例では、ＤＩＭＭモジュール１およびＤＩＭＭモジュール０は、同じチャンネルを使用してトレースに電気的に結合され、その結果チップパッケージ１０１は、ある所与の時点においてＤＩＭＭモジュールのうちの１つのみと通信する。言い換えれば、トレース２０２は、ＤＩＭＭモジュール０およびＤＩＭＭモジュール１を、両方のＤＩＭＭモジュールが同じトレースに結合するマルチドロップバスアーキテクチャを使用して、エリア２０１においてチップパッケージに結合する。エリア２１０は、ＥＢＧ構造がインプリメントされるグランドプレーンの部分を示す。示されるように、ＥＢＧ構造は、最底部のグランドプレーンへの複数の長方形スロットカットを有する。長方形スロットの各々のピッチおよび幅は、集合的に、ＥＢＧ構造が減衰を提供する周波数バンドを決定する。例示的なスロットが、この例では２１１として示される。ＥＢＧ構造の長方形スロットは、それらの長さ寸法がトレース２０２の長さ寸法に対して垂直であるように配列され、ＥＢＧ構造は、２つのＤＩＭＭモジュールの各々の真下のエリアならびに２つのＤＩＭＭモジュール間のエリアの下にある。長方形スロットのＥＢＧ特性は、以下の（１）〜（３）のような式を使用してモデル化され得る。
[0031] 式（１）〜（３）では、Ｚ１は第１の媒体のインピーダンスであり、Ｚ２は第２の媒体のインピーダンスであり、ｌ１は第１の媒体の長さであり、ｌ２は第２の媒体の長さであり、γ１は第１の媒体の伝搬定数（propagation constant）であり、γ２は第２の媒体の伝搬定数であり、Ｌは周期的なユニットセルの長さ（Ｌ＝ｌ１＋ｌ２）である。
[0032] 図３は、例示的なＰＣＢ２００の、ただしＥＢＧ構造の異なる物理インプリメンテーションの、例示である。図３の例では、エリア３１０は、ＥＢＧ構造が位置付けられるエリアを示す。具体的には、ＥＢＧ構造は、エリア３１０内の導電トレース２０２の各々の変化のある幅のセクション（varied width sections）を含む。変化のある幅のセクションの例は、セクション３１１を含み、それらは、同じトレースの他の部分よりも広い。変化のある幅のセクションの幅およびピッチは、ＥＢＧ構造が減衰を提供する周波数バンドを決定する。言い換えれば、グランドプレーンにおけるスロットとしてＥＢＧ構造をインプリメントするのではなく、図３の実施形態は、導電トレース自体においてＥＢＧ構造をインプリメントする。
[0033] 図４は、図２および図３に関して上で示されたものとは異なる、ＥＢＧ構造のさらに別の物理インプリメンテーションを伴う例示的なＰＣＢ２００の別の例示である。エリア４１０は、ＥＢＧ構造がインプリメントされるエリアを示す。具体的には、この例では、ＥＢＧ構造は、最底部のグランドプレーンにおける数多くの正弦波形のスロットとしてインプリメントされる。スロットの例は、アイテム４１１において示される。さらに、この例では、正弦波形のスロットの各々の長さ寸法は、トレース２０２の長さ寸法の主方向（the primary direction）と平行にアラインされる。図４は、２つの隣接した正弦波形のスロットが拡大するとどのように見える可能性があるかを示す例示的な正弦波形のスロット４２０を含む。ＥＢＧ構造が減衰を提供する周波数は、正弦曲線（sinusoid）の形の振幅（amplitude）および周期によって決定される。さらに、他の実施形態は、必要に応じて異なる周期および形を有する複数の正弦曲線を使用し得る。正弦波形のスロットのＥＢＧ特性は、以下の式（４）〜（８）のような式を使用してモデル化され得る。
[0034] 式（４）〜（８）では、Ｒは反射率であり、Ｄは構造の長さであり、Ｍは誘電率の正弦波変調（Sinusoidal Modulation）であり、ｋ１は周期的媒体の波数であり、Ｌは周期的なセルの周期である。
[0035] 図５は、ＥＢＧ構造の物理インプリメンテーションのさらに別の例示である。図５は、図１Ａおよび図１ＢのＰＣＢ１０４のようなＰＣＢの層における繊維織物（fiber weave）の上から見下ろした図および透視図を示す。織り方のタイプ（Weaves’ type）および織り模様（weave）に対するトレースの回転の角度は、望ましいＥＢＧ特性を提供する種々の誘電体媒体を有するように構成され得る。誘電体ラミネートＰＣＢは、通常、樹脂媒体を強化するために織られた繊維ガラスストリング（fiberglass strings）から作られている。繊維ガラス織布（Woven fiberglass cloths）は、交互の繊維ガラスおよび樹脂領域（regions）を伴う周期的な媒体を形成するように構成され得る。これらの周期的な領域（regions）は、ＰＣＢ媒体においてＥＢＧ構造を形成するように設計されることができる。繊維織物のパラメータを調整することによって、バンドギャップ周波数および帯域幅が制御されることができる。図１Ｂの例を見ると、繊維織物の１つまたは複数の層は、トレース１０２とグランドプレーン１０５との間、および／または、トレース１０２とグランドプレーン１０６との間に置かれ得る。
[0036] 例えば、周期的な媒体ジオメトリ（geometries）を調整するため、およびバンドギャップ周波数を制御するための様々な可能性のある技法が存在する。１つの例は、縦糸および横糸の様々な幅についてのような織り方のタイプ（weave type）の選択を含む。別の例は、樹脂および繊維ガラス誘電率の選択である。さらに別の例は、繊維織物の方向性（orientation）に対するルーティングの回転の角度を含む。別の例は、繊維織物の束の横断面の形（例えば、正弦波の横断面）を含む。技術者は、望ましいＥＢＧ特性を提供する１つまたは複数のジオメトリを見つけるために様々な周期的な媒体ジオメトリを有するＰＣＢをシミュレートし得る。様々な実施形態は次いで、所望の量の反射減衰を提供するためのＥＢＧ構造を含むＰＣＢにおける１つまたは複数の層を使用してインプリメントされ得る。
[0037] 図２〜図５は、ＥＢＧ構造が多様な異なる物理インプリメンテーションをとり得ることを例示するために提供されている。さらに、図２および図３の例は、最底部のグランドプレーンにおけるスロットを示すが、スロットは、必要に応じて最上部のグランドプレーンにおいて、または両方のグランドプレーンにおいてインプリメントされ得ることは理解される。さらに、例示された実施形態のＥＢＧ構造は、ＰＣＢの、トレースとは異なる層に位置付けられ、具体的には、メモリモジュール間に横方向に（図１ＡにおけるＸ次元に）位置付けられる。しかしながら、ＥＢＧ構造は、必要に応じて、それらが単にメモリモジュール間に横方向ではなく、メモリモジュールのいずれかまたは両方の下に横方向に位置するエリア（areas that laterally underlie either or both of the memory modules）にわたるようにスケーリングされ得る。いずれにしても、ＥＢＧ構造は、マルチドロップバスにおいて反射を減衰させるために様々な実施形態で使用されるために適合され得る。
[0038] 図６は、一実施形態による、４つの異なる例示的なアイダイアグラム６０２、６０４、６１２、６１４の例示である。図６〜図７は、マージン、時間、および電圧についての数字を示しており、これらの数字は単に例示のためのものである。他の実施形態は、必要に応じてそのようなパラメータについて異なる数字を有し得る。アイダイアグラム６０２、６０４、６１２、６１４は、同じディスプレイ上にオーバーレイされる複数のビット遷移の時間領域表現を示す。図６の図は、シミュレーションまたは試験を通して獲得され得る。
[0039] 図６１２を例とすると、それは、シミュレーションまたは測定のいずれかによる、近くのＤＩＭＭモジュール（ＤＩＭＭモジュール１）においてそれが発生するであろうときの数多くのビット遷移を示す。一般に、所与のアイダイアグラムにおける線がより狭く詰まっているほど、異なる時間における異なる遷移間の変動（variance）はより小さい。より大きな変動（variance）は、しばしばシンボル間干渉によって引き起こされ得、それ自体は、信号反射の結果であり得る。
[0040] アイダイアグラム６１４は、シミュレーションまたは測定のいずれかによる、遠くのＤＩＭＭモジュール（ＤＩＭＭモジュール０）におけるビット遷移を例示する。アイダイアグラム６１２および６１４の両方は、図１〜図５に示された実施形態について予想されるであろうふるまい（behavior）を表す。アイダイアグラムの中央部分の開いた部分（openness）は、遷移の間にビットをキャプチャするために利用可能な時間を例示する。例えば、クロックはデータをサンプリングし得るので、よってクロックエッジは、好ましくはアイダイアグラムの中央に置かれることになり、ここで中央は、最高バイナリ１および最低バイナリ０を表す。サンプリングが早すぎるまたは遅すぎることは、ビットが正確にキャプチャされることができない可能性があるので通常は望ましくない。アイにおける開口がより大きいほど、ビットをキャプチャするために利用可能な時間がより長い。それに応じて、より小さい変動（variance）でアイダイアグラムにおいて線がより狭く詰まってオーバーラップするほど、ビットをキャプチャするために利用可能な時間がより長い。
[0041] アイダイアグラム６１２、６１４の中央における長方形は、ＪＥＤＥＣ半導体技術協会（JEDEC Solid State Technology Association）の仕様（specification）であり、それはビットをキャプチャするための所望の時間に対応する。マージンは、長方形の角とアイダイアグラムにおける最も近い線との間の間隔によって例示される時間を指す。マージンがより小さいほど、ビットをキャプチャするために利用可能な時間がより短い。アイダイアグラム６１２および６１４を見ると、それぞれ４７．９２ｐｓおよび５８．２５ｐｓのマージンがある。そのような値は、所与のアプリケーションについて、許容できる可能性があるかまたは許容できない可能性がある。しかしながら、これらの数字は、アイダイアグラム６０２、６０４に関して示されたマージンとは大いに異なる。アイダイアグラム６０２、６０４は、図１〜図５のうちの任意のものに示されたものと同様であるが反射を減衰させるためのＥＢＧ構造を有しないシステムに対応する。アイダイアグラム６０２、６０４は、それぞれ、１２．５０ｐｓおよび９７．９２ｐｓのマージンを示す。
[0042] 結果的に、ＥＢＧ構造を使用しないと、そのような他の実施形態は、反射に起因する、近くのＤＩＭＭモジュールにおける低下されたタイミングパフォーマンスを有すると予想されるだろう。さらに、近くのＤＩＭＭモジュールにおけるマージン対遠くのＤＩＭＭモジュールにおけるマージン間の大きな相違は、近くのＤＩＭＭモジュールが、システムについてのパフォーマンスボトルネックを引き起こし得ること、およびいくつかのアプリケーションについて許容できないタイミングパフォーマンスさえ有し得ること、を示す。
[0043] ＥＢＧ構造の追加は、反射を減衰させ得るが、それはまたチップからの信号も減衰させ、それにより、遠くのＤＩＭＭモジュールにおけるタイミングパフォーマンスをいくぶん低下させる。しかしながら、いくつかの事例では、近くのＤＩＭＭモジュールにおける改善されたマージンは、特定のアプリケーションに応じて、近くのＤＩＭＭモジュールのタイミングパフォーマンスを、許容できないレベルから許容できるレベルに移し得る。言い換えれば、特にＤＩＭＭモジュールの両方がマージンの許容できるレベルに含まれるアプリケーションでは、遠くのＤＩＭＭモジュールにおけるいくらかの低下されたパフォーマンスは、近くのＤＩＭＭモジュールにおける増加されたパフォーマンスのために許容できる範囲の代償であり得る。
[0044] 図７は、一実施形態による、４つの例示的な周波数図７０２、７０４、７１２、７１４の例示である。図７０２、７０４は、それぞれ、図６のアイダイアグラム６０２、６０４に対応する周波数領域図である。同様に、図７１２、７１４は、それぞれアイダイアグラム６１２、６１４に対応する周波数領域図である。図７０２、７０４、７１２、７１４は、約１．６ＧＨｚから３．３ＧＨｚの周波数バンドにおける減衰を例示し、それはいくつかの実施形態では、関心基本周波数バンド（a fundamental frequency band of interest）であり得る。例えば、いくつかの実施形態は、図１に示されたように、チップからＤＩＭＭモジュールにデータを伝送するために、その周波数バンド内の信号を使用し得る。図７１２、７１４は、図２のＥＢＧ構造を使用してシミュレートされたパフォーマンスを示す。これらは、ＥＢＧ構造を含まない実施形態を使用してシミュレートされたパフォーマンスを示す図７０２、７０４と比較される。再度言及するが、近くのＤＩＭＭモジュールにおける利得を増加させるためのＥＢＧ構造の使用に起因する近くのＤＩＭＭモジュールにおける改善されたパフォーマンスは、図面から明らかである。図７における周波数バンドは、例示を目的としたものであり、他の実施形態が異なる周波数バンドを使用し得ることは理解される。
[0045] いくつかの実施形態の利点は、図１〜図５のＥＢＧ構造が、いずれのＤＩＭＭモジュールにおいても知覚できるパフォーマンス損失なしに、デイジーチェーン型のスタブ（stub）によって電気的に結合された２つのＤＩＭＭモジュールを有するシステムについて許容できるタイミングパフォーマンスを提供し得る点である。
[0046] さらに、図１〜図５に示された実施形態は、１つのＤＩＭＭモジュールのみがＰＣＢに結合されるときのアプリケーションにおいてさえ許容できるパフォーマンスを提供し得る。これは、１つのＤＩＭＭモジュールのみが基板に搭載（populates）されるときに不良な結果を返すことが典型的に予想されるであろう従来のＴｅｅトポロジーとは対照的である。ゆえに、ここに説明される様々な実施形態は、必要に応じて、単一ＤＩＭＭモジュールアプリケーションとデュアルＤＩＭＭモジュールアプリケーションとの両方のために使用される基板を含み得る。言い換えれば、他の実施形態は、図１〜図５のシステムに対するバリエーションを含み得、ここでメモリモジュールのスロットのうちの１つのみが搭載される（例えば、遠くのスロットまたは近くのスロットのいずれかであって、両方ではない）。
[0047] また、図１〜図５に関して上述したいくつかの解決策は、直観に反したもの（counterintuitive）であり得、予期しない結果を提供し得る。例えば、従来の解決策は、可能であるときにタイミングパフォーマンスを改善することに焦点を当てる傾向がある一方で、上述した解決策のうちのいくつかは、遠くのメモリモジュールにおける低下されたタイミングパフォーマンスを含む。それにも関わらず、遠くのメモリモジュールにおける低減されたタイミングパフォーマンスは、近くのメモリモジュールにおける改善されたタイミングパフォーマンスによってオフセットされ得、それにより、反射を減衰させるためにＥＢＧ構造を使用することなしにバス上で利用可能であるだろうビットレートと比べたとき、全体的にバス上でのより高いビットレートを可能にする。
[0048] 様々な実施形態は、多様なアプリケーションにおいて有用性があり得る。一例では、プロセッサ、少なくとも１つのメモリモジュール、およびＥＢＧ構造を有する基板は、サーバ、デスクトップコンピュータ、ラップトップコンピュータ等のようなコンピューティングシステムにおいて用いられ得る。しかしながら、モバイルデバイスで使用される基板は、ここに説明される原理に従って適合され得るので、実施形態の範囲は、それらに限定されない。
[0049] 図８は、一実施形態による、ＥＢＧ構造を有するシステムを設計するための例示的な方法８００の例示である。方法８００は、例えば、１つまたは複数のシミュレーションツールを使用して技術者によって実施され得る。
[0050] アクション８０２において、技術者は、基板のデイジーチェーンジオメトリを決定し、次いで所望の周波数バンドにおいて、ＤＩＭＭモジュールの一方または両方のタイミングパフォーマンスをシミュレートする。アクション８０４において、技術者は、所望の周波数バンド、基本周波数が影響を受けるかどうか決定する。例えば、アクション８０２〜８０４において、技術者は、タイミングパフォーマンスが所望の周波数バンドにおいて低下されるかどうか決定するために、時間領域および／または周波数領域技法を使用して、設計をシミュレートし得る。所望の周波数バンドがアクション８０４において影響を受ける場合、次いで方法８００はアクション８０６に移る。そうでなければ、照会（the inquiry）は停止し得る。
[0051] アクション８０６において、技術者は、周期的なジオメトリタイプを決定し、近似方程式を使用して寸法（dimensions）を計算する。いくつかの例では、アクション８０６は、ＥＢＧ構造のための最良の予測寸法を見つけ出すことを含む。例えば、最良の予測は、適したＥＢＧ構造のためのピッチおよび幅（図２および図３）、または正弦波の周波数および振幅（図４）、または他のパラメータを含み得る。アクション８０６は、パラメータを最初に設定するために、図２および図４に関して上で説明されたもののような式を使用することを含み得る。アクション８０８において、技術者は、３次元電磁場ソルバープログラム（three dimensional electromagnetic field solver program）で計算されたＥＢＧ構造をモデル化する。モデル化することは、図６および図７の情報と同様な情報を生み出し、技術者が、構造についてのタイミングパフォーマンスおよび周波数利得を決定することを可能にする。
[0052] アクション８１０において、技術者は、計算された名目値の周囲でパラメータをスイープすることによって、構造を最適化する。例えば、技術者は、構造のピッチ、幅、正弦波の周波数、振幅を変化させ得、そして、さらに形を精密にしてパフォーマンスを向上させるためにアクション８０８のモデル化を実施し得る。アクション８１０は、再設計およびモデル化について繰り返し得る。
[0053] アクション８１２は、時間領域シミュレーションにおいて解決策の有効性を検証することを含む。例示的な時間領域シミュレーションは、アイダイアグラムを含み、さらに、タイミングマージンおよびノイズマージンを分析することを含み得る。解決策が効果的でない場合、方法８００は、設計を、それが許容できるようになるまでさらに向上させるために、アクション８１０に戻り得る。図９は、アクション８１０および８１２中の結果の例示的なプロットの例示であり、ここで技術者は、近くのＤＩＭＭと遠くのＤＩＭＭとの両方についてマージンを試験するために、設計をシミュレートし得る。図８の例では、解決策は、近くのＤＩＭＭおよび遠くのＤＩＭＭのマージンのパフォーマンスが事実上同様であり、そのアプリケーションのための許容できる範囲内にある場合である。
[0054] 様々な実施形態は、図１〜図５のシステムを使用するための方法を含み得る。例えば、図１０は、図１〜図５のシステムを使用するための例示的な方法１０００を例示する。方法１０００のアクションは、例えば、２つのメモリモジュールと電気的に通信しているチップパッケージを有する、図１Ａに示されたようなコンピューティング装置によって実施され得る。例は、ここに説明される原理に従って適合された基板を含むサーバまたは他のコンピュータの通常動作を含み得る。
[0055] この例を続けると、アクション１０１０は、電気的な信号を、ＰＣＢ上の処理デバイスから、複数の金属トレースと電気的に通信しておりかつ金属トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールに伝播することを含む。処理デバイスは、例えば、セントラルプロセシングユニット（ＣＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）、グラフィックスプロセシングユニット（ＧＰＵ）、または他の適した処理ユニットを含み得る。処理デバイスは、メモリモジュールにデータを書き込むこと、およびメモリモジュールからデータを読み出すことを含む動作を実施する。
[0056] メモリモジュール自体はデータを記憶し、処理デバイスからのコマンドに応答してデータにアクセスする。電気的な信号を伝播することは、図１〜図４に例示されたもののような電気的なトレースによって実施され得る。
[0057] さらに、金属トレースは、メモリモジュールの各々がトレースのうちの同じものと物理的におよび電気的に結合されるように、マルチドロップバスとして構成され得る。いかなる特定の命令またはデータもメモリモジュールのうちの所与の１つのみにアドレスされ得るが、この例では、アクション１０１０は、バスに沿って伝播する電気的な信号を含み得る。
[0058] アクション１０２０は、ＥＢＧ構造において電気的な信号の反射を減衰させることを含む。ＥＢＧ構造は、第１のメモリモジュールと第２のメモリモジュールとの間のエリアに物理的に配置され得る。異なる物理配置（physical placements）が、図１〜図４に関して示されているおよび上で説明されている。
[0059] 実施形態の範囲は、図１０に示されたアクションに限定されない。例えば、他の実施形態は、１つまたは複数のアクションを追加、省略、再配置、または修正し得る。一例では、基板は、メモリモジュールのうちの１つのみが基板に搭載されることを除いて、図１Ａの基板と同様に搭載される。そのような例では、電気的な信号を伝播することは、その単一のメモリモジュールのみに対して実施され得る。同様に、３つ以上のメモリモジュールを有する他の実施形態は、それらのメモリモジュールのうちのそれぞれのものに電気的な信号を伝播することを含み得る。
[0060] さらに、アクション１０１０および１０２０は、デバイスの動作の間中連続して繰り返され得る。ＥＢＧ構造は、このように電磁反射の減衰を提供し得、いくつかの事例において、デバイスの増加されたパフォーマンスを提供し得る。
[0061] これより当業者が認識することになるように、そして間近の特定の用途に応じて、多くの修正、置換え、およびバリエーションが、本開示のデバイスの素材、装置、構成、および使用方法において、およびそれらに対して、その精神および範囲から逸脱することなく、成されることができる。この点から、ここに例示および説明された特定の実施形態は本開示の単なるいくつかの例であるので、本開示の範囲はそれらの範囲に限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的な同等物の適用範囲（the scope）全体に相応するべきである。
[0061] これより当業者が認識することになるように、そして間近の特定の用途に応じて、多くの修正、置換え、およびバリエーションが、本開示のデバイスの素材、装置、構成、および使用方法において、およびそれらに対して、その精神および範囲から逸脱することなく、成されることができる。この点から、ここに例示および説明された特定の実施形態は本開示の単なるいくつかの例であるので、本開示の範囲はそれらの範囲に限定されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的な同等物の適用範囲（the scope）全体に相応するべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
システムであって、
複数の導電トレースを有するプリント回路基板と、
前記プリント回路基板に結合され、前記複数の導電トレースと電気的に通信している処理デバイスと、
前記複数の導電トレースと電気的に通信しており、前記導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールと、ここにおいて、前記第１のメモリモジュールは、前記第２のメモリモジュールに比べ、前記処理デバイスに物理的により近接している、
前記第１のメモリモジュールと前記第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造と、
を備える、システム。
［Ｃ２］
前記第１のメモリモジュールが第１のデュアルインラインメモリモジュール（ＤＩＭＭ）を備え、前記第２のメモリモジュールが第２のＤＩＭＭを備える、Ｃ１に記載のシステム。
［Ｃ３］
前記複数の導電トレースが、マルチドロップバスとして構成される、Ｃ１に記載のシステム。
［Ｃ４］
前記プリント回路基板が、第１のグランドプレーンおよび第２のグランドプレーンを含み、さらに、ここにおいて、前記複数の導電トレースが、前記第１のグランドプレーンと前記第２のグランドプレーンとの間に配列される、Ｃ１に記載のシステム。
［Ｃ５］
前記ＥＢＧ構造が、前記第１のグランドプレーンにおける複数の長方形スロットを含む、Ｃ４に記載のシステム。
［Ｃ６］
前記ＥＢＧ構造が、前記第１のグランドプレーンにおける複数の正弦波形のスロットを含む、Ｃ４に記載のシステム。
［Ｃ７］
前記ＥＢＧ構造が、前記導電トレースの変化のある幅のセクションを含む、Ｃ１に記載のシステム。
［Ｃ８］
前記ＥＢＧ構造が、前記第１のメモリモジュールおよび前記第２のメモリモジュールの下部のエリアに物理的に配置される、Ｃ１に記載のシステム。
［Ｃ９］
前記ＥＢＧ構造が、前記プリント回路基板の種々の誘電体媒体を備える、Ｃ１に記載のシステム。
［Ｃ１０］
方法であって、
電気的な信号を、プリント回路基板上の処理デバイスから、複数の導電トレースと電気的に通信しておりかつ前記導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールに伝播することと、ここにおいて、前記第１のメモリモジュールは、前記第２のメモリモジュールに比べ、前記処理デバイスに物理的により近接している、
前記第１のメモリモジュールと前記第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造において前記電気的な信号の反射を減衰させることと、
を備える、方法。
［Ｃ１１］
反射を減衰させることが、
前記処理デバイスからの前記電気的な信号の基本周波数バンドにおいて減衰を提供すること
を備える、Ｃ１０に記載の方法。
［Ｃ１２］
前記複数の導電トレースが、マルチドロップバスとして配列される、Ｃ１０に記載の方法。
［Ｃ１３］
装置であって、
データを書き込むおよびデータを読み出すための手段と、前記読み出しおよび書き込み手段が、回路基板に結合される、
前記データを記憶するおよび前記読み出しおよび書き込み手段からのコマンドに応答して前記データにアクセスするための手段と、前記記憶およびアクセス手段が、前記回路基板に結合される、
電気的な信号を、共有チャンネル上で、前記読み出しおよび書き込み手段と前記記憶およびアクセス手段との間で伝播するための手段と、
前記伝播手段における反射を減衰させるための手段と、
を備える、装置。
［Ｃ１４］
データを読み出すおよびデータを書き込むための前記手段が、コンピュータプロセッサをそこに有するチップパッケージを備える、Ｃ１３に記載の装置。
［Ｃ１５］
前記データを記憶するおよび前記データにアクセスするための前記手段が、第１のデュアルインラインメモリモジュール（ＤＩＭＭ）および第２のＤＩＭＭを備える、Ｃ１３に記載の装置。
［Ｃ１６］
電気的な信号を伝播するための前記手段が、前記第１のＤＩＭＭ、第２のＤＩＭＭ、および読み出しおよび書き込み手段を電気的に結合するマルチドロップバスを含む、Ｃ１５に記載の装置。
［Ｃ１７］
反射を減衰させるための前記手段が、
前記回路基板のグランドプレーンにおける複数の長方形スロットを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、Ｃ１３に記載の装置。
［Ｃ１８］
反射を減衰させるための前記手段が、
前記回路基板のグランドプレーンにおける複数の正弦波形のスロットを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、Ｃ１３に記載の装置。
［Ｃ１９］
反射を減衰させるための前記手段が、
前記伝播手段の変化のある幅のセクションを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、Ｃ１３に記載の装置。
［Ｃ２０］
反射を減衰させるための前記手段が、
前記回路基板の種々の誘電体媒体
を備える、Ｃ１３に記載の装置。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
システムであって、
複数の導電トレースを有するプリント回路基板と、
前記プリント回路基板に結合され、前記複数の導電トレースと電気的に通信している処理デバイスと、
前記複数の導電トレースと電気的に通信しており、前記導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールと、ここにおいて、前記第１のメモリモジュールは、前記第２のメモリモジュールに比べ、前記処理デバイスに物理的により近接している、
前記第１のメモリモジュールと前記第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造と、
を備える、システム。
［Ｃ２］
前記第１のメモリモジュールが第１のデュアルインラインメモリモジュール（ＤＩＭＭ）を備え、前記第２のメモリモジュールが第２のＤＩＭＭを備える、Ｃ１に記載のシステム。
［Ｃ３］
前記複数の導電トレースが、マルチドロップバスとして構成される、Ｃ１に記載のシステム。
［Ｃ４］
前記プリント回路基板が、第１のグランドプレーンおよび第２のグランドプレーンを含み、さらに、ここにおいて、前記複数の導電トレースが、前記第１のグランドプレーンと前記第２のグランドプレーンとの間に配列される、Ｃ１に記載のシステム。
［Ｃ５］
前記ＥＢＧ構造が、前記第１のグランドプレーンにおける複数の長方形スロットを含む、Ｃ４に記載のシステム。
［Ｃ６］
前記ＥＢＧ構造が、前記第１のグランドプレーンにおける複数の正弦波形のスロットを含む、Ｃ４に記載のシステム。
［Ｃ７］
前記ＥＢＧ構造が、前記導電トレースの変化のある幅のセクションを含む、Ｃ１に記載のシステム。
［Ｃ８］
前記ＥＢＧ構造が、前記第１のメモリモジュールおよび前記第２のメモリモジュールの下部のエリアに物理的に配置される、Ｃ１に記載のシステム。
［Ｃ９］
前記ＥＢＧ構造が、前記プリント回路基板の種々の誘電体媒体を備える、Ｃ１に記載のシステム。
［Ｃ１０］
方法であって、
電気的な信号を、プリント回路基板上の処理デバイスから、複数の導電トレースと電気的に通信しておりかつ前記導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールに伝播することと、ここにおいて、前記第１のメモリモジュールは、前記第２のメモリモジュールに比べ、前記処理デバイスに物理的により近接している、
前記第１のメモリモジュールと前記第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造において前記電気的な信号の反射を減衰させることと、
を備える、方法。
［Ｃ１１］
反射を減衰させることが、
前記処理デバイスからの前記電気的な信号の基本周波数バンドにおいて減衰を提供すること
を備える、Ｃ１０に記載の方法。
［Ｃ１２］
前記複数の導電トレースが、マルチドロップバスとして配列される、Ｃ１０に記載の方法。
［Ｃ１３］
装置であって、
データを書き込むおよびデータを読み出すための手段と、前記読み出しおよび書き込み手段が、回路基板に結合される、
前記データを記憶するおよび前記読み出しおよび書き込み手段からのコマンドに応答して前記データにアクセスするための手段と、前記記憶およびアクセス手段が、前記回路基板に結合される、
電気的な信号を、共有チャンネル上で、前記読み出しおよび書き込み手段と前記記憶およびアクセス手段との間で伝播するための手段と、
前記伝播手段における反射を減衰させるための手段と、
を備える、装置。
［Ｃ１４］
データを読み出すおよびデータを書き込むための前記手段が、コンピュータプロセッサをそこに有するチップパッケージを備える、Ｃ１３に記載の装置。
［Ｃ１５］
前記データを記憶するおよび前記データにアクセスするための前記手段が、第１のデュアルインラインメモリモジュール（ＤＩＭＭ）および第２のＤＩＭＭを備える、Ｃ１３に記載の装置。
［Ｃ１６］
電気的な信号を伝播するための前記手段が、前記第１のＤＩＭＭ、第２のＤＩＭＭ、および読み出しおよび書き込み手段を電気的に結合するマルチドロップバスを含む、Ｃ１５に記載の装置。
［Ｃ１７］
反射を減衰させるための前記手段が、
前記回路基板のグランドプレーンにおける複数の長方形スロットを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、Ｃ１３に記載の装置。
［Ｃ１８］
反射を減衰させるための前記手段が、
前記回路基板のグランドプレーンにおける複数の正弦波形のスロットを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、Ｃ１３に記載の装置。
［Ｃ１９］
反射を減衰させるための前記手段が、
前記伝播手段の変化のある幅のセクションを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、Ｃ１３に記載の装置。
［Ｃ２０］
反射を減衰させるための前記手段が、
前記回路基板の種々の誘電体媒体
を備える、Ｃ１３に記載の装置。
Claims (20)
- システムであって、
複数の導電トレースを有するプリント回路基板と、
前記プリント回路基板に結合され、前記複数の導電トレースと電気的に通信している処理デバイスと、
前記複数の導電トレースと電気的に通信しており、前記導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールと、ここにおいて、前記第１のメモリモジュールは、前記第２のメモリモジュールに比べ、前記処理デバイスに物理的により近接している、
前記第１のメモリモジュールと前記第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造と、
を備える、システム。 - 前記第１のメモリモジュールが第１のデュアルインラインメモリモジュール（ＤＩＭＭ）を備え、前記第２のメモリモジュールが第２のＤＩＭＭを備える、請求項１に記載のシステム。
- 前記複数の導電トレースが、マルチドロップバスとして構成される、請求項１に記載のシステム。
- 前記プリント回路基板が、第１のグランドプレーンおよび第２のグランドプレーンを含み、さらに、ここにおいて、前記複数の導電トレースが、前記第１のグランドプレーンと前記第２のグランドプレーンとの間に配列される、請求項１に記載のシステム。
- 前記ＥＢＧ構造が、前記第１のグランドプレーンにおける複数の長方形スロットを含む、請求項４に記載のシステム。
- 前記ＥＢＧ構造が、前記第１のグランドプレーンにおける複数の正弦波形のスロットを含む、請求項４に記載のシステム。
- 前記ＥＢＧ構造が、前記導電トレースの変化のある幅のセクションを含む、請求項１に記載のシステム。
- 前記ＥＢＧ構造が、前記第１のメモリモジュールおよび前記第２のメモリモジュールの下部のエリアに物理的に配置される、請求項１に記載のシステム。
- 前記ＥＢＧ構造が、前記プリント回路基板の種々の誘電体媒体を備える、請求項１に記載のシステム。
- 方法であって、
電気的な信号を、プリント回路基板上の処理デバイスから、複数の導電トレースと電気的に通信しておりかつ前記導電トレースのチャンネルを共有している第１のメモリモジュールおよび第２のメモリモジュールに伝播することと、ここにおいて、前記第１のメモリモジュールは、前記第２のメモリモジュールに比べ、前記処理デバイスに物理的により近接している、
前記第１のメモリモジュールと前記第２のメモリモジュールとの間のエリアに物理的に配置された電子バンドギャップ（ＥＢＧ）構造において前記電気的な信号の反射を減衰させることと、
を備える、方法。 - 反射を減衰させることが、
前記処理デバイスからの前記電気的な信号の基本周波数バンドにおいて減衰を提供すること
を備える、請求項１０に記載の方法。 - 前記複数の導電トレースが、マルチドロップバスとして配列される、請求項１０に記載の方法。
- 装置であって、
データを書き込むおよびデータを読み出すための手段と、前記読み出しおよび書き込み手段が、回路基板に結合される、
前記データを記憶するおよび前記読み出しおよび書き込み手段からのコマンドに応答して前記データにアクセスするための手段と、前記記憶およびアクセス手段が、前記回路基板に結合される、
電気的な信号を、共有チャンネル上で、前記読み出しおよび書き込み手段と前記記憶およびアクセス手段との間で伝播するための手段と、
前記伝播手段における反射を減衰させるための手段と、
を備える、装置。 - データを読み出すおよびデータを書き込むための前記手段が、コンピュータプロセッサをそこに有するチップパッケージを備える、請求項１３に記載の装置。
- 前記データを記憶するおよび前記データにアクセスするための前記手段が、第１のデュアルインラインメモリモジュール（ＤＩＭＭ）および第２のＤＩＭＭを備える、請求項１３に記載の装置。
- 電気的な信号を伝播するための前記手段が、前記第１のＤＩＭＭ、第２のＤＩＭＭ、および読み出しおよび書き込み手段を電気的に結合するマルチドロップバスを含む、請求項１５に記載の装置。
- 反射を減衰させるための前記手段が、
前記回路基板のグランドプレーンにおける複数の長方形スロットを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、請求項１３に記載の装置。 - 反射を減衰させるための前記手段が、
前記回路基板のグランドプレーンにおける複数の正弦波形のスロットを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、請求項１３に記載の装置。 - 反射を減衰させるための前記手段が、
前記伝播手段の変化のある幅のセクションを含む、電子バンドギャップ（ＥＢＧ）構造
を備える、請求項１３に記載の装置。 - 反射を減衰させるための前記手段が、
前記回路基板の種々の誘電体媒体
を備える、請求項１３に記載の装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662367836P | 2016-07-28 | 2016-07-28 | |
| US62/367,836 | 2016-07-28 | ||
| US15/659,187 US10349513B2 (en) | 2016-07-28 | 2017-07-25 | Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling |
| US15/659,187 | 2017-07-25 | ||
| PCT/US2017/043844 WO2018022687A1 (en) | 2016-07-28 | 2017-07-26 | Circuits and methods providing electronic band gap (ebg) structures at memory module electrical coupling |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019525472A true JP2019525472A (ja) | 2019-09-05 |
| JP2019525472A5 JP2019525472A5 (ja) | 2019-10-17 |
| JP6633243B2 JP6633243B2 (ja) | 2020-01-22 |
Family
ID=61010581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019504126A Active JP6633243B2 (ja) | 2016-07-28 | 2017-07-26 | メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US10349513B2 (ja) |
| EP (1) | EP3491898B1 (ja) |
| JP (1) | JP6633243B2 (ja) |
| KR (1) | KR102078065B1 (ja) |
| CN (1) | CN109565925B (ja) |
| AU (1) | AU2017302566B9 (ja) |
| BR (1) | BR112019001333B1 (ja) |
| TW (1) | TWI695658B (ja) |
| WO (1) | WO2018022687A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7529628B2 (ja) | 2021-07-26 | 2024-08-06 | 株式会社日立製作所 | プリント配線板及び情報処理装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11169940B2 (en) * | 2019-02-20 | 2021-11-09 | Qualcomm Incorporated | Trace length on printed circuit board (PCB) based on input/output (I/O) operating speed |
| TWI795644B (zh) * | 2020-06-02 | 2023-03-11 | 大陸商上海兆芯集成電路有限公司 | 電子總成 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228222A (ja) * | 2006-02-23 | 2007-09-06 | Mitsubishi Electric Corp | Ｅｂｇマテリアル |
| JP2011108123A (ja) * | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 終端基板、メモリシステム及びその反射波抑制方法 |
| JP2013232613A (ja) * | 2012-04-05 | 2013-11-14 | Sony Corp | 配線基板及び電子機器 |
| JP2014027180A (ja) * | 2012-07-27 | 2014-02-06 | Toshiba Corp | 電子回路および半導体部品 |
| JP2014165424A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 電子回路および電子機器 |
| WO2014203383A1 (ja) * | 2013-06-20 | 2014-12-24 | 株式会社日立製作所 | 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置 |
| JP2015061258A (ja) * | 2013-09-20 | 2015-03-30 | 株式会社東芝 | Ｅｂｇ構造体、半導体デバイスおよび回路基板 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3876964A (en) | 1973-08-23 | 1975-04-08 | Amp Inc | Flat flexible transmission cable |
| JP3307597B2 (ja) | 1998-09-30 | 2002-07-24 | 株式会社 アドテック | 印刷配線装置 |
| JP4023166B2 (ja) | 2002-01-25 | 2007-12-19 | ソニー株式会社 | 高周波モジュール用基板及び高周波モジュール |
| EP1809101B1 (en) * | 2004-11-12 | 2016-11-02 | Organoflush B.V. | Composition for cold preservation and perfusion of organs |
| KR20070062633A (ko) * | 2005-12-13 | 2007-06-18 | 삼성전자주식회사 | 컴퓨터 시스템의 시스템 기판에 장착되는 인터페이스 소켓장치 |
| WO2008054324A1 (en) | 2006-11-01 | 2008-05-08 | Agency For Science, Technology And Research | Double-stacked ebg structure |
| ITRA20060064A1 (it) * | 2006-11-03 | 2008-05-04 | Fondazione Torino Wireless | Dispositivo con costante dielettrica modulata per la propagazione di onde elettromagnetiche. |
| JP2008171834A (ja) * | 2007-01-05 | 2008-07-24 | Hitachi Ltd | ガラスクロス配線基板 |
| US7768297B2 (en) | 2007-01-31 | 2010-08-03 | Rambus, Inc. | Multi-drop bus system |
| US7839654B2 (en) | 2007-02-28 | 2010-11-23 | International Business Machines Corporation | Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBS) |
| US8164006B2 (en) * | 2008-03-19 | 2012-04-24 | Samsung Electro-Mechanics Co., Ltd. | Electromagnetic bandgap structure and printed circuit board |
| KR100956891B1 (ko) | 2008-03-19 | 2010-05-11 | 삼성전기주식회사 | 전자기 밴드갭 구조물 및 인쇄회로기판 |
| KR101086856B1 (ko) * | 2008-04-16 | 2011-11-25 | 주식회사 하이닉스반도체 | 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치 |
| KR101038236B1 (ko) * | 2009-09-16 | 2011-06-01 | 삼성전기주식회사 | 전자기 밴드갭 구조를 구비하는 인쇄회로기판 |
| US9112272B2 (en) | 2010-08-12 | 2015-08-18 | Feinics Amatech Teoranta | Antenna modules for dual interface smart cards, booster antenna configurations, and methods |
| EP2943047A1 (en) * | 2010-12-03 | 2015-11-11 | Murata Manufacturing Co., Ltd. | Bent high-frequency signal transmission line |
| JP5694251B2 (ja) | 2012-07-27 | 2015-04-01 | 株式会社東芝 | Ｅｂｇ構造体および回路基板 |
| JP5690428B1 (ja) * | 2014-05-21 | 2015-03-25 | 株式会社フジクラ | プリント配線板 |
| WO2017037957A1 (en) | 2015-08-31 | 2017-03-09 | Hitachi, Ltd. | Information processing device, apparatus and connection wiring board |
-
2017
- 2017-07-25 US US15/659,187 patent/US10349513B2/en active Active
- 2017-07-26 CN CN201780046093.3A patent/CN109565925B/zh active Active
- 2017-07-26 AU AU2017302566A patent/AU2017302566B9/en active Active
- 2017-07-26 WO PCT/US2017/043844 patent/WO2018022687A1/en active Search and Examination
- 2017-07-26 BR BR112019001333-4A patent/BR112019001333B1/pt active IP Right Grant
- 2017-07-26 KR KR1020197002434A patent/KR102078065B1/ko active IP Right Grant
- 2017-07-26 EP EP17754863.3A patent/EP3491898B1/en active Active
- 2017-07-26 JP JP2019504126A patent/JP6633243B2/ja active Active
- 2017-07-27 TW TW106125251A patent/TWI695658B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228222A (ja) * | 2006-02-23 | 2007-09-06 | Mitsubishi Electric Corp | Ｅｂｇマテリアル |
| JP2011108123A (ja) * | 2009-11-20 | 2011-06-02 | Elpida Memory Inc | 終端基板、メモリシステム及びその反射波抑制方法 |
| JP2013232613A (ja) * | 2012-04-05 | 2013-11-14 | Sony Corp | 配線基板及び電子機器 |
| JP2014027180A (ja) * | 2012-07-27 | 2014-02-06 | Toshiba Corp | 電子回路および半導体部品 |
| JP2014165424A (ja) * | 2013-02-27 | 2014-09-08 | Toshiba Corp | 電子回路および電子機器 |
| WO2014203383A1 (ja) * | 2013-06-20 | 2014-12-24 | 株式会社日立製作所 | 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置 |
| JP2015061258A (ja) * | 2013-09-20 | 2015-03-30 | 株式会社東芝 | Ｅｂｇ構造体、半導体デバイスおよび回路基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7529628B2 (ja) | 2021-07-26 | 2024-08-06 | 株式会社日立製作所 | プリント配線板及び情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2017302566B2 (en) | 2020-08-27 |
| AU2017302566B9 (en) | 2020-12-24 |
| CN109565925A (zh) | 2019-04-02 |
| WO2018022687A1 (en) | 2018-02-01 |
| JP6633243B2 (ja) | 2020-01-22 |
| KR20190029613A (ko) | 2019-03-20 |
| US20180035533A1 (en) | 2018-02-01 |
| CN109565925B (zh) | 2022-01-18 |
| US10349513B2 (en) | 2019-07-09 |
| BR112019001333A2 (pt) | 2019-05-07 |
| TW201804885A (zh) | 2018-02-01 |
| KR102078065B1 (ko) | 2020-02-17 |
| TWI695658B (zh) | 2020-06-01 |
| BR112019001333B1 (pt) | 2024-01-02 |
| EP3491898B1 (en) | 2024-09-25 |
| EP3491898A1 (en) | 2019-06-05 |
| AU2017302566A1 (en) | 2019-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6633243B2 (ja) | メモリモジュールの電気的結合において電子バンドギャップ（ｅｂｇ）構造を提供する回路および方法 | |
| US10311189B2 (en) | Simulation method and simulation apparatus | |
| US8751989B1 (en) | Cost-function based routing techniques for reducing crosstalk in electronic package designs | |
| WO2016105782A1 (en) | Two-part electrical connector | |
| CN107845393B (zh) | Ddr信号布线板、印刷电路板以及电子装置 | |
| CN113869000A (zh) | 一种基于阻抗的走线评估优化方法、装置、设备及介质 | |
| US10779402B1 (en) | Noise sensitive trace 3D ground-shielding crosstalk mitigation | |
| US10652998B2 (en) | Multilayer ceramic electronic package with modulated mesh topology | |
| WO2014109010A1 (ja) | ストレージ装置及び基板 | |
| US12101875B2 (en) | Double stub transmission line for suppression of harmonics | |
| CN115348731A (zh) | 一种多层结构的pcb的频率响应建模方法 | |
| US20180060478A1 (en) | Signal via positioning in a multi-layer circuit board | |
| US11071197B2 (en) | Multilayer ceramic electronic package with modulated mesh topology and alternating rods | |
| US8669830B2 (en) | Method and device for routing over a void for high speed signal routing in electronic systems | |
| Krohne et al. | Impact of flexible PCB on DDR4 channel memor performance | |
| US12114419B2 (en) | Micro-ground vias for improved signal integrity for high-speed serial links | |
| Kong et al. | Guided Interconnect-The Next-Generation Flex Circuits for High-Performance System Design | |
| Rajeswari et al. | Chapter-6 Mitigation Techniques to Reduce Crosstalk in SATA Interconnects | |
| Scogna | Signal integrity analysis of a 26 layers board with emphasis on the effect of non-functional pads | |
| JP2023017299A (ja) | プリント配線板及び情報処理装置 | |
| CN117528929A (zh) | 400g自环光模块pcb的设计方法和pcb板 | |
| CA2218575C (en) | Trace-pad interface for improved signal quality | |
| Kostka et al. | Studying the Impact of Return Current Path on the EM Simulation of High-Speed Package and Board Designs | |
| Foor et al. | Modeling and simulation of signaling channel loss on printed circuit board | |
| JP2005315706A (ja) | 透過減衰量測定システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190809 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190809 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191211 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6633243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |