CN107742035A - Pcb布线方法、装置、计算机可读存储介质及计算机设备 - Google Patents

Pcb布线方法、装置、计算机可读存储介质及计算机设备 Download PDF

Info

Publication number
CN107742035A
CN107742035A CN201711009739.9A CN201711009739A CN107742035A CN 107742035 A CN107742035 A CN 107742035A CN 201711009739 A CN201711009739 A CN 201711009739A CN 107742035 A CN107742035 A CN 107742035A
Authority
CN
China
Prior art keywords
switching device
modulus switching
modulus
pcb
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711009739.9A
Other languages
English (en)
Other versions
CN107742035B (zh
Inventor
罗虎
龙宇平
赵红梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HNAC Technology Co Ltd
Original Assignee
HNAC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HNAC Technology Co Ltd filed Critical HNAC Technology Co Ltd
Priority to CN201711009739.9A priority Critical patent/CN107742035B/zh
Publication of CN107742035A publication Critical patent/CN107742035A/zh
Application granted granted Critical
Publication of CN107742035B publication Critical patent/CN107742035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种PCB布线方法、装置、计算机可读存储介质及计算机设备。用于对至少两个模数转换器件进行PCB布线,包括步骤:将各模数转换器件布局于PCB板;确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件;由于传输信号走线在干扰情况下,信号走线长度越短,受直接传输干扰的程度越严重,被干扰的影响越大,因此,选择走线长度最短的模数转换器件作为接地模数转换器件,可以将受干扰影响最大的模数转换器件接地,以减小各模数转换器件的干扰影响,从而可以提升模数转换器件布局的抗干扰能力。

Description

PCB布线方法、装置、计算机可读存储介质及计算机设备
技术领域
本发明涉及印刷电路板技术领域,特别是涉及一种PCB布线方法、装置、计算机可读存储介质及计算机设备。
背景技术
随着科学技术的发展,特别是电子技术的发展,从生产到生活的各个领域,电子产品的使用越来越普遍,PCB(Printed Circuit Board,印制电路板)是电子产品的一个重要组成。
印制电路板是在通用基材上,按预定设计形成点间连接元件的电路板,PCB设计是从电路原理图变成电子产品的必经过程,PCB的设计与产品生产和产品质量紧密相关。
在PCB设计中,一般对模数转换器件的布线方法存在抗干扰能力差的问题,而抗干扰能力差会进而影响使用该PCB板的电子产品的性能。
发明内容
基于此,有必要针对上述问题,提供一种抗干扰能力强的PCB布线方法。
一种用于PCB布线方法,用于对至少两个模数转换器件进行PCB布线,包括步骤:
将各模数转换器件布局于PCB板;
确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;
将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件。
一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现上述方法的步骤。
一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行该程序时实现上述方法的步骤。
上述PCB布线方法、计算机可读存储介质及计算机设备,用于对至少两个模数转换器件进行PCB布线,包括步骤:将各模数转换器件布局于PCB板;确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件;由于传输信号走线在干扰情况下,信号走线长度越短,受直接传输干扰的程度越严重,被干扰的影响越大,因此,选择走线长度最短的模数转换器件作为接地模数转换器件,可以将受干扰影响最大的模数转换器件接地,以减小各模数转换器件的干扰影响,从而可以提升模数转换器件布局的抗干扰能力。
一种PCB布线装置,用于对至少两个模数转换器件进行PCB布线,包括:
模数器件布局模块,用于将各模数转换器件布局于PCB板;
走线确定模块,用于确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;
接地器件确定模块,用于将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件。
上述PCB布线装置,用于对至少两个模数转换器件进行PCB布线,包括模数器件布局模块、走线确定模块以及接地器件确定模块,模数器件布局模块用于将各模数转换器件布局于PCB板;走线确定模块用于确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;接地器件确定模块用于将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件;由于传输信号走线在干扰情况下,信号走线长度越短,受直接传输干扰的程度越严重,被干扰的影响越大,因此,选择走线长度最短的模数转换器件作为接地模数转换器件,可以将受干扰影响最大的模数转换器件接地,以减小各模数转换器件的干扰影响,从而可以提升模数转换器件布局的抗干扰能力。
附图说明
图1为一个实施中PCB布线方法的流程示意图;
图2为一个实施中PCB布线方法的流程示意图;
图3为一个实施中PCB布线装置的结构示意图;
图4为一个具体应用实施例中模数转换器件的PCB布线示意图。
具体实施方式
如图1所示,一种PCB布线方法,用于对至少两个模数转换器件进行PCB布线,包括步骤:
S100,将各模数转换器件布局于PCB板。
基于对电子产品小型化和多功能化的需求,PCB板布线设计呈高速、高密度、高集成度和高可靠性趋势发展,在同一块PCB上集成高速数字电路、高速模拟电路的高速混合PCB的应用日益广泛。
模数转换器件是指将连续变化的模拟信号转换为离散的数字信号的器件。在对至少两个模数转换器件进行PCB布线时,将各模数转换器件分为模拟量信号部分和数字量信号部分,同时将PCB分区为模拟部分和数字部分,模拟量信号在PCB板的模拟部分布线,而数字量信号则在数字部分布线,这样,数字量信号返回电流不会流入模拟信号的地。
在一个实施例中,可以将各模数转换器件对称布局于PCB板,以保证各模数转换器件的模拟量信号和数字量信号都对应完整的参考回流地平面。具体地,比如6个模数转换器件上下对称布局于PCB板的正面,其中,每个模数转换器件包括1组多根模拟量输入信号线和1组多根数字量输出信号线,6个模数转换器件对应的模拟量信号分别表示为AD1_S1、AD2_S1、AD3_S1、AD4_S1、AD5_S1、AD6_S1,6个模数转换器件对应的数字量信号分别表示为AD1_S2、AD2_S2、AD3_S2、AD4_S2、AD5_S2、AD6_S2,每两个模数转换器件上下布局,在模数转换器件采用外部基准电源情况下,上下两个模数转换器件可以同用一个基准电源,在满足模数转换器件性能前提下,节约了一个基准电源,且每两个模数转换器件为一个组合,6个模数转换器件分成3组,组与组之间预留走线空间,可以避免相邻组之间模拟量信号和数字量信号的走线串扰以及相邻组的走线交叉。
S200,确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度。
模数转换器件的走线包括模拟量输入信号走线和数字量输出信号走线,模数转换器的走线路径是指在PCB板上,模数转换器件的模拟量输入信号走线和数字量输出信号走线如何走线,比如,各模数转换器件的模拟量输入信号如何走线至PCB板上的接线端子,各模数转换器件的数字量输出信号如何走线至PCB板上的接线端子或如何走线至处理器、串口等外设数字量输入端,各模数转换器件的数字量输出信号可以通过并联、独立分散等连接方式连接至外设。
确定各所述模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度的步骤具体可以包括:
确定各模数转换器件的模拟量输入信号走线路径,将各模数转换器件的模拟量输入信号走线连接至PCB板的接线端子的同一侧;
确定各模数转换器件的模拟量输入信号走线长度,得到各模数转换器件的走线长度。
基于各模数转换器件的模拟量信号走线与PCB板接线端子的距离,确定各模数转换器件的模拟量输入信号走线路径,将各模数转换器件的模拟量输入信号走线连接至接线端子的同一侧,各模数转换器件的模拟量输入信号走线长度即为各模数转换器件的走线长度。然后再基于PCB布线规则,确定各模数转换器件的数字量输出信号走线路径,比如可以将各模数转换器件的数字量输出信号走线连接至接线端子的同一侧,也可以将各模数转换器件的数字量输出信号走线连接至处理器、串口等外设数字量输入端。
其中,确定各模数转换器件的走线路径的步骤具体可以包括:
将各模数转换器件的模拟量输入信号走线与对应的模数转换器件的数字量输出信号走线对称连接至PCB板的接线端子;
将各模数转换器件的模拟量输入信号走线连接至接线端子的同一侧,各模数转换器件的数字量输出信号走线连接至接线端子的同一侧。
具体地,以各模数转换器件的数字量输出信号通过独立分散连接方式连接至外设为例,各模数转换器件的模拟量输入信号走线与对应的模数转换器件的数字量信号走线对称连接至PCB板的接线端子,比如PCB板的接线端子上有12组依次均匀分布的端子时,某个模数转换器件的模拟量输入信号走线连接至接线端子中最上面的端子,那么该模数转换器件的数字量输出信号走线则对应地连接至接线端子中最下面的端子。将接线端子分成模拟部分和数字部分,对应地,各模数转换器件的模拟量输入信号走线连接至模拟部分的接线端子,各模数转换器件的数字量输出信号走线连接至数字部分的接线端子。
S300,将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件。
各模数转换器件通过地线将数字信号量与模拟信号量隔离,即分为数字地和模拟地,数字地和模拟地最后在一点接于电源地,即通过接地模数转换器件与电源地连接,从而切断干扰传播途径。
由于在干扰情况下,模数转换器件与干扰输入点即接线端子的距离,即模数转换器件的走线长度越短,该模数转换器件受直接传输干扰的程度越严重,受干扰的影响越大;同理,模数转换器件的走线长度越长,干扰信号的衰减越大,该模数转换器件受干扰的影响越小,选择各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件,即将受干扰影响最大的模数转换器件接地,以减小各模数转换器件的干扰影响,从而提升模数转换器件布局的抗干扰能力。
在一个实施例中,如图2所示,PCB布线方法中将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件的步骤S300之后还包括:
S400,获取接地模数转换器件的几何中心点,设置几何中心点作为接地点。
由于模数转换器件在设计时模拟量信号和数字量信号呈对角线分布,模数转换器件的最短回流点即为对角线的中心位置,选取该中心位置作为接地点,模数转换器件的各模拟量输入引脚和数字量输出引脚的回流面分布均匀对称,接地效果最佳,同时,为了方便PCB的走线连接,获取接地模数转换器件对应的PCB板的另一面的几何中心点,将其作为接地点,连接至接线端子上的接地端。
一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现上述方法的步骤。
一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行该程序时实现上述方法的步骤。
在一个实施例中,如图3所示,一种PCB布线装置,用于对至少两个模数转换器件进行PCB布线,包括:
模数器件布局模块100,用于将各模数转换器件布局于PCB板;
走线确定模块200,用于确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;
接地器件确定模块300,用于将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件。
上述PCB布线装置,用于对至少两个模数转换器件进行PCB布线,包括模数器件布局模块100、走线确定模块200以及接地器件确定模块300,模数器件布局模块100用于将各模数转换器件布局于PCB板;走线确定模块200用于确定各模数转换器件的走线路径,并根据各走线路径得到各模数转换器件的走线长度;接地器件确定模块300用于将各模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件;由于传输信号走线在干扰情况下,信号走线长度越短,受直接传输干扰的程度越严重,被干扰的影响越大,因此,选择走线长度最短的模数转换器件作为接地模数转换器件,可以将受干扰影响最大的模数转换器件接地,以减小各模数转换器件的干扰影响,从而可以提升模数转换器件布局的抗干扰能力。
在一个实施例中,PCB布线装置中的接地器件确定模块之后还包括接地处理模块,用于获取接地模数转换器件的几何中心点,设置几何中心点作为接地点。
在一个实施例中,PCB布线装置中的走线确定模块包括:
走线路径确定单元,用于确定各模数转换器件的模拟量输入信号走线路径,将各模数转换器件的模拟量输入信号走线连接至PCB板的接线端子的同一侧;
走线长度确定单元,用于确定各模数转换器件的模拟量输入信号走线长度,得到各模数转换器件的走线长度。
在一个实施例中,PCB布线装置中还包括电压转换器,电压转换器的输入端与各模数转换器件的数字电源输出端连接,电压转换器的输出端与各模数转换器件的模拟电源输入端连接。各模数转换器件的数字电源输入端与外部电源连接,这样无需单独再单独给模数转换器件的模拟电源输入端提供一个外部电源,即通过电压变换器得到模数转换器件的模拟电源。在另一个实施例中,PCB布线装置中各模数转换器件设置于PCB板的接线端子的同一侧,以方便对模数转换器件进行PCB布线。
在一个具体应用实施例中,如图4所示,以对6个模数转换器件(AD1、AD2、AD3、AD4、AD5和AD6)进行PCB布线为例,模数转换器件所需的模拟电源采用电压转换器(DC-DC模块)从PCB板上的数字电源转化得到,这样仅需提供一个外部数字基准电源,在满足性能前提下节约了一个外部基准电源,采用PCB板上数字电源通过低纹波DC-DC产生AD所需的模拟供电电源,减少了PCB板输入电源的类型,数模2类输入电源减少为1类共用数字电源。在PCB板上集成设计6个模数转换器件的情况下,AD1的模拟量输入信号表示为AD1_S1,AD2的模拟量输入信号表示为AD2_S1,AD3的模拟量输入信号表示为AD3_S1,AD4的模拟量输入信号表示为AD4_S1,AD5的模拟量输入信号表示为AD5_S1,AD6的模拟量输入信号表示为AD6_S1;AD1的数字量输出信号表示为AD1_S2,AD2的数字量输出信号表示为AD2_S2,AD3的数字量输出信号表示为AD3_S2,AD4的数字量输出信号表示为AD4_S2,AD5的数字量输出信号表示为AD5_S2,AD6的数字量输出信号表示为AD6_S2。AD1_S1~AD6_S1连接至端子J1的下半部分,AD1_S2~AD6_S2连接至端子J1的上半部分,且AD5_S2与AD5_S1以端子J1中点对称,AD6_S2与AD6_S1以端子J1中点对称,以此类推,实现对6个AD器件的PCB布线。AD1与AD2、AD3与AD4、AD5与AD6两两作为一组,每组以上下布局方式布局于PCB,通过AD器件上下布局方式,解决了模数地的明确分区,保证模数信号走线都对应完整的参考回流地平面,对应的模拟量输入信号(AD1_S1~AD6_S1)以及数字量输出信号(AD1_S2~AD6_S2)通过每组AD上下布局方式能够实现数字量信号走线连接至端子J1的上半部分,模拟量信号走线连接至端子J1的下半部分。每两个AD上下布局为一个组合,6个AD器件分成3组,组与组之间预留出走线空间,避免相邻组之间模拟量信号与数字量信号的平行走线串扰,同时也实现相邻组AD间模数信号走线的不交叉。AD器件引脚定义在器件设计时已考虑模数信号的分区域引脚定义,AD器件的模数区分为如图所示的对角线分布,能清晰体现出模拟信号地的区域划分和数字信号地的区域划分。
单个AD器件设计一个模数接地点,提供AD器件的能量回流,而在多AD器件应用时,如果每个AD器件都设计一个模数接地点,那么6个AD将出现6个接地点,相对于整个系统的模拟信号平台与数字信号平台来讲,就是不单点的信号连接,模数地平面将出现多点等电位连接,当AD器件在进行模数转换时耗能最大化;而模数转换不发生在同一时间点时,将出现局部中心的电势差,多点接地会出现环流情况,过于快速的环流影响将导致影响整体系统。
AD模数器件在设计时模数呈对角线分布,因此,器件的模数最短回流点选择为分区对角线的中心位置时,器件各引脚的回流面分布均匀对称,接地效果最佳,所以接地点选择在AD器件背面的几何中心点位置。通过选择模拟量输入信号走线最短的AD器件(图中的AD5),也即信号走线长度最短的AD器件,并在其背面模数分隔处设置单点接地点,保证了模拟量信号电路的采集精度,一方面有效抑制多点接地方式中地线环流引起感应电势的信号干扰,另一方面模拟量输入信号携带的干扰源引起地弹效应时,能在模数分隔的源头快速达到AD器件的数模地平衡,从而实现AD采集的强抗干扰能力。选择信号走线长度最短AD器件,是指信号走线从端子J1下半部分引出至AD器件时,走线长度最短的互连AD器件即选择为单点接地点的AD器件,因为传输信号线在干扰情况下,信号线离干扰输入点端子J1的连接长度越短,受直接传输干扰的程度越严重,被干扰的影响越大;同理,传输信号线越长,干扰信号的衰减越大,受干扰的影响越小。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种PCB布线方法,用于对至少两个模数转换器件进行PCB布线,其特征在于,包括步骤:
将各所述模数转换器件布局于PCB板;
确定各所述模数转换器件的走线路径,并根据各所述走线路径得到各所述模数转换器件的走线长度;
将各所述模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件。
2.根据权利要求1所述的PCB布线方法,其特征在于,所述将各所述模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件的步骤之后还包括:
获取所述接地模数转换器件的几何中心点,设置所述几何中心点作为接地点。
3.根据权利要求1所述的PCB布线方法,其特征在于,所述确定各所述模数转换器件的走线路径,并根据各所述走线路径得到各所述模数转换器件的走线长度的步骤包括:
确定各所述模数转换器件的模拟量输入信号走线路径,将各所述模数转换器件的模拟量输入信号走线连接至所述PCB板的接线端子的同一侧;
确定各所述模数转换器件的模拟量输入信号走线长度,得到各所述模数转换器件的走线长度。
4.根据权利要求1所述的PCB布线方法,其特征在于,所述确定各所述模数转换器件的走线路径的步骤包括:
将各所述模数转换器件的模拟量输入信号走线与对应的所述模数转换器件的数字量输出信号走线对称连接至所述PCB板的接线端子;
将各所述模数转换器件的模拟量输入信号走线连接至所述接线端子的同一侧,各所述模数转换器件的数字量输出信号走线连接至所述接线端子的同一侧。
5.根据权利要求1所述的PCB布线方法,其特征在于,所述将各所述模数转换器件布局于PCB板的步骤包括:
将各所述模数转换器件对称布局于PCB板。
6.一种PCB布线装置,其特征在于,用于对至少两个模数转换器件进行PCB布线,包括:
模数器件布局模块,用于将各所述模数转换器件布局于PCB板;
走线确定模块,用于确定各所述模数转换器件的走线路径,并根据各所述走线路径得到各所述模数转换器件的走线长度;
接地器件确定模块,用于将各所述模数转换器件中走线长度最短的模数转换器件作为接地模数转换器件。
7.根据权利要求6所述的PCB布线装置,其特征在于,还包括电压转换器,所述电压转换器的输入端与各所述模数转换器件的数字电源输出端连接,所述电压转换器的输出端与各所述模数转换器件的模拟电源输入端连接。
8.根据权利要求6所述的PCB布线装置,其特征在于,各所述模数转换器件设置于所述PCB板的接线端子的同一侧。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述程序被处理器执行时实现权利要求1-5中任意一项所述方法的步骤。
10.一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现权利要求1-5中任意一项所述方法的步骤。
CN201711009739.9A 2017-10-25 2017-10-25 Pcb布线方法、装置、计算机可读存储介质及计算机设备 Active CN107742035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711009739.9A CN107742035B (zh) 2017-10-25 2017-10-25 Pcb布线方法、装置、计算机可读存储介质及计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711009739.9A CN107742035B (zh) 2017-10-25 2017-10-25 Pcb布线方法、装置、计算机可读存储介质及计算机设备

Publications (2)

Publication Number Publication Date
CN107742035A true CN107742035A (zh) 2018-02-27
CN107742035B CN107742035B (zh) 2021-02-05

Family

ID=61238147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711009739.9A Active CN107742035B (zh) 2017-10-25 2017-10-25 Pcb布线方法、装置、计算机可读存储介质及计算机设备

Country Status (1)

Country Link
CN (1) CN107742035B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108846174A (zh) * 2018-05-29 2018-11-20 珠海格力电器股份有限公司 布线方法、装置、计算机设备和存储介质
CN110276151A (zh) * 2019-06-27 2019-09-24 浪潮商用机器有限公司 一种内存区域走线的方法、系统、设备及可读存储介质
CN111125882A (zh) * 2019-11-29 2020-05-08 广东浪潮大数据研究有限公司 一种pcb传输线等长设置的走线方法、装置及设备
CN113673198A (zh) * 2021-08-22 2021-11-19 苏州浪潮智能科技有限公司 一种pcb中走线检查方法、系统、设备以及介质

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175840A (ja) * 1991-12-24 1993-07-13 Oki Electric Ind Co Ltd A/dコンバータの基準電圧供給回路
JPH0916881A (ja) * 1995-07-03 1997-01-17 Mitsuba Electric Mfg Co Ltd A/d変換処理用入力インターフェース回路
US20030021496A1 (en) * 2001-07-24 2003-01-30 Satoshi Sugimoto Image reading apparatus
CN1688253A (zh) * 2002-10-03 2005-10-26 皇家飞利浦电子股份有限公司 对称多切片计算机断层成像数据测量系统
US20060246772A1 (en) * 2005-04-28 2006-11-02 Sumitomo Electric Industries, Ltd. Optical DVI cable, optical signal transmission equipment and optical signal transmission system which have the cable, and method of transmitting optical signal using the cable
US20090089538A1 (en) * 2007-09-27 2009-04-02 Integrated Device Technology, Inc. Synchronous Address And Data Multiplexed Mode For SRAM
CN101576936A (zh) * 2008-05-06 2009-11-11 英业达股份有限公司 信号传输路径的长度监控方法
CN102830371A (zh) * 2012-05-24 2012-12-19 中国石油天然气集团公司 一种磁通门传感器信号处理电路
CN103491742A (zh) * 2013-10-10 2014-01-01 国电南瑞科技股份有限公司 一种机柜柜内布线的方法
CN104122923A (zh) * 2014-07-11 2014-10-29 邯郸美的制冷设备有限公司 数模混合电路的接地方法及电路板
CN105955668A (zh) * 2016-05-05 2016-09-21 华自科技股份有限公司 设备的数据存储方法与系统

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175840A (ja) * 1991-12-24 1993-07-13 Oki Electric Ind Co Ltd A/dコンバータの基準電圧供給回路
JPH0916881A (ja) * 1995-07-03 1997-01-17 Mitsuba Electric Mfg Co Ltd A/d変換処理用入力インターフェース回路
US20030021496A1 (en) * 2001-07-24 2003-01-30 Satoshi Sugimoto Image reading apparatus
CN1688253A (zh) * 2002-10-03 2005-10-26 皇家飞利浦电子股份有限公司 对称多切片计算机断层成像数据测量系统
US20060246772A1 (en) * 2005-04-28 2006-11-02 Sumitomo Electric Industries, Ltd. Optical DVI cable, optical signal transmission equipment and optical signal transmission system which have the cable, and method of transmitting optical signal using the cable
US20090089538A1 (en) * 2007-09-27 2009-04-02 Integrated Device Technology, Inc. Synchronous Address And Data Multiplexed Mode For SRAM
CN101576936A (zh) * 2008-05-06 2009-11-11 英业达股份有限公司 信号传输路径的长度监控方法
CN102830371A (zh) * 2012-05-24 2012-12-19 中国石油天然气集团公司 一种磁通门传感器信号处理电路
CN103491742A (zh) * 2013-10-10 2014-01-01 国电南瑞科技股份有限公司 一种机柜柜内布线的方法
CN104122923A (zh) * 2014-07-11 2014-10-29 邯郸美的制冷设备有限公司 数模混合电路的接地方法及电路板
CN105955668A (zh) * 2016-05-05 2016-09-21 华自科技股份有限公司 设备的数据存储方法与系统

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
TEXAS INSTRUMENTS: "ADS1232REF User"s Guide", 《TEXAS INSTRUMENTS USER"S GUIDE》 *
高光天: "《ADI产品技术指南》", 31 May 1997, 科学出版社 *
高玉良 等: "具有强抗干扰性和低噪声的高速高精度A/D变换器系统的工程设计", 《无线电工程》 *
黄汝超: "16位高速模数转换模块的设计及其动态性能测试", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108846174A (zh) * 2018-05-29 2018-11-20 珠海格力电器股份有限公司 布线方法、装置、计算机设备和存储介质
CN108846174B (zh) * 2018-05-29 2021-03-02 珠海格力电器股份有限公司 布线方法、装置、计算机设备和存储介质
CN110276151A (zh) * 2019-06-27 2019-09-24 浪潮商用机器有限公司 一种内存区域走线的方法、系统、设备及可读存储介质
CN111125882A (zh) * 2019-11-29 2020-05-08 广东浪潮大数据研究有限公司 一种pcb传输线等长设置的走线方法、装置及设备
CN113673198A (zh) * 2021-08-22 2021-11-19 苏州浪潮智能科技有限公司 一种pcb中走线检查方法、系统、设备以及介质
CN113673198B (zh) * 2021-08-22 2023-07-14 苏州浪潮智能科技有限公司 一种pcb中走线检查方法、系统、设备以及介质

Also Published As

Publication number Publication date
CN107742035B (zh) 2021-02-05

Similar Documents

Publication Publication Date Title
CN107742035A (zh) Pcb布线方法、装置、计算机可读存储介质及计算机设备
US6359237B1 (en) Multi-layer printed board
US6564355B1 (en) System and method for analyzing simultaneous switching noise
KR102154064B1 (ko) 테스트 보드, 그것을 포함하는 테스트 시스템 및 그것의 제조 방법
US7873933B2 (en) Computer program for balancing power plane pin currents in a printed wiring board
US20080007925A1 (en) Package board integrated with power supply
JPH06274246A (ja) コンピュータ、プリント回路基板、動作方法及び製造方法
CN107490885B (zh) 一种显示装置
JP2691809B2 (ja) 半導体デバイステスト装置
US20120200963A1 (en) System and method for protecting a computing device using vsd material, and method for designing same
CN100530647C (zh) 半导体集成电路器件
CN102541234A (zh) 计算机主板及计算机主板电源布线方法
CN212010953U (zh) 电子芯片
CN109240873A (zh) 一种内存信号测试板
JPH09232697A (ja) プリント配線板
US7375978B2 (en) Method and apparatus for trace shielding and routing on a substrate
JP5528539B2 (ja) 内蔵型直列絶縁抵抗器を有する試験信号伝達チャネルを利用した自動試験装置
CN100375279C (zh) 一种集成电路中的去耦网络
CN106255316B (zh) 一种基于高厚径比深孔电镀技术高频高速电子线路板
CN105652049A (zh) 探针卡
CN209327519U (zh) 一种测试芯片及系统
CN203658400U (zh) 一种数模混合芯片晶圆级测试的探卡公板
CN107995782B (zh) 一种基于cpu内部走线来优化地平面的pcb板
US20240145389A1 (en) Semiconductor chip
US20030234660A1 (en) Direct landing technology for wafer probe

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant