CN100375279C - 一种集成电路中的去耦网络 - Google Patents

一种集成电路中的去耦网络 Download PDF

Info

Publication number
CN100375279C
CN100375279C CNB2004100435813A CN200410043581A CN100375279C CN 100375279 C CN100375279 C CN 100375279C CN B2004100435813 A CNB2004100435813 A CN B2004100435813A CN 200410043581 A CN200410043581 A CN 200410043581A CN 100375279 C CN100375279 C CN 100375279C
Authority
CN
China
Prior art keywords
power
decoupling
chip
power distribution
decoupling network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100435813A
Other languages
English (en)
Other versions
CN1607656A (zh
Inventor
武平
陈大同
范仁永
冀晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Ziguang exhibition Rui Technology Co. Ltd.
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/438,292 priority Critical patent/US20040226735A1/en
Priority to US10/438,292 priority
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Publication of CN1607656A publication Critical patent/CN1607656A/zh
Application granted granted Critical
Publication of CN100375279C publication Critical patent/CN100375279C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Abstract

本发明提出了一种大规模电源去耦网络的方法和系统。这个集成电路中包括电源去耦网络和电源分配结构。电源去耦网络相联系于电源分配结构,且它由很多去耦电容组成,如沟槽电容,堆叠式电容,金属绝缘电容或金属氧化半导体场效应管。

Description

一种集成电路中的去耦网络技术领域本发明涉及集成电路,具体说,涉及集成电路中的噪声解耦(noise decoupling)问题。背景技术电源分布,高速运作或者低功耗是集成电路芯片共有的特性。然而这样的特 性,会增加芯片中阻抗和感应的寄生效应,因此噪声会产生在电源的分布中。去耦电容位于芯片中噪声信号最显著或不允许噪声出现的地方,它能够提供 隔离噪声或者减小噪声,同时它也能作为电源分离或者旁路电容,能够在电路正常 工作时作为噪声信号的电源解耦。所配置的去耦电容是为了保持芯片的电压值在一个给定的范围内。对于多电源集成的电路和设备,例如半导体芯片有两个或更多不同的负载电 源需求,或者芯片有一个额外的电源分布系统,局部地电源解耦对于隔离噪声和减 少噪声中是不够的。既然给芯片所提供的电源能引入噪声,而且所提供的电源与引 入的噪声成正比。然而高容量的芯片更容易产生噪声问题。例如,越高容量的芯片, 噪声边缘也就越小,同样高密度的芯片也容易产生噪声问题。因此,对于整个芯片,有效的电源解耦是非常重要的。更进一步在没有额外的性能 要求,花费,设计,空间的条件下,大范围的电源解耦是更为重要的。并且大范围的电源 解耦在芯片,裸片,封装,板子中也是非常必要的。发明内容本发明提出了一种集成电路系统中的去耦网络,电源去耦网络可以用来减少电路中 耦合在电源中的噪声,并且可以减少由于逻辑电路的摇摆而引起的电源回跳现象。本发明所涉及的去耦网络,设置于集成电路芯片中电源层与接地层之间,该去耦网络包含:一个连接到所述电源层的导孔、 一个连接到所述导孔的电极,以及一耦联到电 极和接地层的绝缘材料。
本发明还涉及的一种去耦网络,设置于集成电路芯片中电源层与接地层之间, 该去耦网络包括:第一导孔,连接到所述电源层; 第一个电极,连接到所述第一导孔; 第二导孔,连接到所述接地层; 第二电极,连接到所述第二导孔;以及 绝缘材料,连接到所述第一和第二电极。 本发明所涉及的集成电路系统包括一个电源环和两组去耦电容:电源环环绕在集成电路的外围,两个电源走线层穿过集成电路,两组去耦电容器分别覆盖在两 个电源走线层上。这两个电源走线层相互平行且隔离。两组去耦电容器的设置可 以保证集成电路的电压值逼近于两个电源走线层的瞬时电流。电源环,两个电源走 线层构成了一个电源分布系统。在芯片中只要是噪声可能出现的地方,大规模地噪声去耦隔离形成了电源去 耦网络。电源去耦网络是相邻地,覆盖地,或者集成在电源分布结构中,如电源分 布的结构和电源去耦网络并不相互限制,不同地电源分布结构穿过芯片全部或者部 分,并与电路和设备的电源需求相匹配。附图描述图1给出了一个半导体芯片或者底层的俯视图; 图2给出了另一个半导体芯片或者底层的俯视图; 图3给出了其它半导体芯片或者底层的俯视图; 图4给出了图l和图3芯片的侧面图; 图5为图2所示芯片俯视图。具体实施方式图1给出了一个半导体芯片或者底层的俯视图:它包括电源分布结构和电源 去耦网络。芯片的俯视图100包括电源分布的结构101,它环绕在芯片的周围;电源分布的结构101包括了一个电源环102,电源环102中一系列平行间隔的金属层或绕线104穿过芯片100;电源分布结构101也可作为电源网络或者电源环结构;电源去耦网络103包含一组去耦电容106,去耦电容的放置垂直于电源分布结构的 平台,三个去耦电容相互平行,去耦电容的多少依赖于噪声降低的程度。
图2给出了另一个半导体芯片或者底层的俯视图,它包括电源分配结构和电源去耦网络。芯片的顶视图200包括电源分布的结构201和电源去耦网络203,电 源分布结构201包括一个外部的电源环202和一个内部的电源环204;外部的电源 环202环绕在芯片200的周围,内部的电源环204形成在内部并且连接于外部的电 源环202;电源去耦网络203包含一组去耦电容206,去耦电容的位于外部202和 内部电源环204之间。图3给出了其它半导体芯片或者底层的俯视图,它包括电源分配结构和电源 去耦网络。芯片的俯视图300包括电源分布的结构301和电源去耦网络303.它环绕 在芯片的周围。电源分布的结构301包括了一个电源环302,电源环302包括两组 平行间隔的金属层或绕线304和306.两组平行间隔的金属层304, 306穿过芯片 300,并且相互垂直。电源去耦网络303包含去耦电容308,去耦电容位于两组平行 间隔的金属层的交叉点,且形成了一个矩阵。图1 ,图2 ,图3中的电源分布结构101, 201, 301是由传导材料组成,例如 金属或者硅。虽然电源分布结构和电源去耦网络在芯片的俯视图100, 200, 300中是 可见的,然而全部或者部分的电源分布结构或者电源去耦网络也许会被电路或者芯 片其它的结构隐藏起来。例如,图3中,第二组平行间隔的金属层306也许被形成 在第一组平行间隔的金属层304的下面。去耦电容能够被放置在电源分配结构下面, 在图1和图3中,去耦电容106和308分别放置在电源分配结构101和301之下。 因此,它们对于上层是不可见的。电源分布的结构和电源去耦网络,全部或者部分 水平和垂直的结构可以有效地减小空间,增加设备绝缘,减小装配处理。图4给出了图1和图3芯片的侧面图,它们有相同的侧面图。图1中芯片10C 的侧面截面图:电源层400由电源分布结构101组成,电源层400可以是半导体底 层或者金属层,它在接地层402之上。在电源层400和地层402之间是去耦电容106, 每一个去耦电容106经过导孔410把电源层400连接到电极408,这个电极408和 接地层402之间填充的是绝缘材料406。通过半导体的装配处理可以形成去耦电容 106及它们连接到的电源层400之上接地层402。图4为的芯片300的侧面截面图:电源层400由一系列层304组成,接地层 402由另一系列层306组成。去耦电容308形成在电源层和接地层之间。另一可选 择的方案是电源层400由一系列层304组成,电极408由另一系列层306组成,接 地层402可以是独立的一个底层或者金属层。在芯片100和300中,在电源层和接
地层之间缺乏去耦电容时,其它的结构将被提供。因此,电源去耦网络不需要额外 的空间,它也可以由其它现存的结构来替代。图5为图2所示芯片俯视图:当电源线接地线属于相同的层时,去耦电容结构如图2和图5所示。图5为去耦电容206的俯视图:去耦电容位于电源线500和 接地线502之间。第一个电极504和第二个电极506之间填充的是绝缘材料508, 第一个电极504位于绝缘材料508之上,第二个电极506位于绝缘材料508之下。 导孔510将电极504和电源线500连接,导孔512将电极506和接地线502连接,金属氧化物半导体场效应管也可以被用作去耦电容。电容可以是沟槽电容,堆 叠电容,金属电容,或者其它类型的电容。电源分布结构可以实现电源去耦网络, 电源分布结构具有不同的密度与复杂性,并且有一个或者多个供电电源。电源去耦 网络可以被扩展到裸片和封装范围内。

Claims (3)

1.一种去耦网络,设置于集成电路芯片中电源层与接地层之间,该去耦网络包含: 一个连接到所述电源层的导孔、一个连接到所述导孔的电极,以及一耦联到电极和接地层的绝缘材料; 该去耦网络位于该电源层的下方和该接地层的上方。
2. —种去耦网络,设置于集成电路芯片中电源层与接地层之间,该去耦网络包括:第一导孔,连接到所述电源层;第一个电极,连接到所述第一导孔;第二导孔,连接到所述接地层;第二电极,连接到所述第二导孔;以及绝缘材料,连接到所述第一和第二电极;该去耦网络位于该电源层的下方和该接地层的上方。
3. 根据权利要求2所述的去耦网络,其特征在于,所述电源层包括一个电源环。
CNB2004100435813A 2003-05-12 2004-05-11 一种集成电路中的去耦网络 Active CN100375279C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/438,292 US20040226735A1 (en) 2003-05-12 2003-05-12 Method and apparatus for integrated noise decoupling
US10/438,292 2003-05-12

Publications (2)

Publication Number Publication Date
CN1607656A CN1607656A (zh) 2005-04-20
CN100375279C true CN100375279C (zh) 2008-03-12

Family

ID=33417539

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100435813A Active CN100375279C (zh) 2003-05-12 2004-05-11 一种集成电路中的去耦网络

Country Status (2)

Country Link
US (1) US20040226735A1 (zh)
CN (1) CN100375279C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860123B2 (ja) * 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
WO2007131967A1 (en) * 2006-05-15 2007-11-22 Koninklijke Philips Electronics N.V. Integrated low-loss capacitor-arrray structure
US8222104B2 (en) 2009-07-27 2012-07-17 International Business Machines Corporation Three dimensional integrated deep trench decoupling capacitors
US8631706B2 (en) * 2010-07-21 2014-01-21 International Business Machines Corporation Noise suppressor for semiconductor packages
US9871506B2 (en) * 2014-04-16 2018-01-16 Qualcomm Incorporated Switchable decoupling capacitors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035555A1 (en) * 2000-04-03 2001-11-01 Makoto Nonaka Semiconductor device and method of fabricating the same
US20020011606A1 (en) * 2000-06-21 2002-01-31 Shigenori Otake Semiconductor integrated circuit and designing method thereof
US6446016B1 (en) * 1999-12-08 2002-09-03 Intel Corporation Sizing and insertion of decoupling capacitance

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4675717A (en) * 1984-10-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Water-scale-integrated assembly
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
US5596466A (en) * 1995-01-13 1997-01-21 Ixys Corporation Intelligent, isolated half-bridge power module
US5982018A (en) * 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US6015955A (en) * 1997-06-20 2000-01-18 International Business Machines Corporation Reworkability solution for wirebound chips using high performance capacitor
US6028440A (en) * 1998-03-20 2000-02-22 Lsi Logic Corporation Estimation of voltage drop and current densities in ASIC power supply mesh
US6282079B1 (en) * 1998-11-30 2001-08-28 Kyocera Corporation Capacitor
JP3522144B2 (ja) * 1999-02-25 2004-04-26 富士通株式会社 容量回路および半導体集積回路装置
US6424022B1 (en) * 2000-03-12 2002-07-23 Mobilink Telecom, Inc. Guard mesh for noise isolation in highly integrated circuits
US6285064B1 (en) * 2000-03-28 2001-09-04 Omnivision Technologies, Inc. Chip scale packaging technique for optical image sensing integrated circuits
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US6982197B2 (en) * 2002-02-07 2006-01-03 Hewlett-Packard Development Company, L.P. Method and apparatus for building up large scale on chip de-coupling capacitor on standard CMOS/SOI technology
JP2003249559A (ja) * 2002-02-22 2003-09-05 Handotai Rikougaku Kenkyu Center:Kk 多層配線装置および配線方法並びに配線特性解析・予測方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6446016B1 (en) * 1999-12-08 2002-09-03 Intel Corporation Sizing and insertion of decoupling capacitance
US20010035555A1 (en) * 2000-04-03 2001-11-01 Makoto Nonaka Semiconductor device and method of fabricating the same
US20020011606A1 (en) * 2000-06-21 2002-01-31 Shigenori Otake Semiconductor integrated circuit and designing method thereof

Also Published As

Publication number Publication date
CN1607656A (zh) 2005-04-20
US20040226735A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
US8962480B2 (en) ESD network circuit with a through wafer via structure and a method of manufacture
CN103843090B (zh) Rf mems隔离,串联和并联dvc和小型mems
JP5255583B2 (ja) 高電圧絶縁デュアルキャパシタ通信システム
CN103828046B (zh) 用于3d集成电路层叠的层间通信
US5949098A (en) Semiconductor integrated circuit having an improved arrangement of power supply lines to reduce noise occurring therein
CN100407877C (zh) 用于减少多层电路板的层数的技术
CN100375279C (zh) 一种集成电路中的去耦网络
US8431970B2 (en) Integrated circuits with edge-adjacent devices having reactance values
CN102403316A (zh) 单片微波集成电路
US20120314328A1 (en) Esd protection device
CN101443907A (zh) 组件、芯片及操作方法
CN101308846B (zh) 半导体器件
US7994604B2 (en) Using floating fill metal to reduce power use for proximity communication
KR101337075B1 (ko) 집적 커패시터의 차폐
CN103000630B (zh) 去耦电容器电路系统
US6306745B1 (en) Chip-area-efficient pattern and method of hierarchal power routing
US7309906B1 (en) Apparatus and methods for providing highly effective and area efficient decoupling capacitance in programmable logic devices
CN100380661C (zh) 分栅式功率模块以及用于抑制其中振荡的方法
CN105322484B (zh) 一种应用于高压固态电力电子开关的叠层母排
KR20200063158A (ko) 칩 투 칩 통신 인터페이스를 위한 분배된 정전기 방전 보호
US7739636B2 (en) Design structure incorporating semiconductor device structures that shield a bond pad from electrical noise
EP0335965A1 (en) Phantom esd protection circuit employing e-field crowding
CN203707130U (zh) 一种集成电路芯片的latch-up保护结构
CN208939805U (zh) 一种电源模块
CN207116236U (zh) 低噪式片状三端子电容器

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model
TR01 Transfer of patent right

Effective date of registration: 20161125

Address after: 361015 Xiamen torch hi tech Zone, Park Park, Prudential industry building, Room 201, Fujian

Patentee after: Xiamen Ziguang exhibition Rui Technology Co. Ltd.

Address before: Pudong Songtao road 201203 Shanghai City No. 696 layer 3-4

Patentee before: Zhanxun Communication (Shanghai) Co., Ltd.

C41 Transfer of patent application or patent right or utility model