CN110276151A - 一种内存区域走线的方法、系统、设备及可读存储介质 - Google Patents
一种内存区域走线的方法、系统、设备及可读存储介质 Download PDFInfo
- Publication number
- CN110276151A CN110276151A CN201910569530.0A CN201910569530A CN110276151A CN 110276151 A CN110276151 A CN 110276151A CN 201910569530 A CN201910569530 A CN 201910569530A CN 110276151 A CN110276151 A CN 110276151A
- Authority
- CN
- China
- Prior art keywords
- cabling
- memory
- routing layer
- line width
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种内存区域走线的方法，包括：接收内存走线请求；根据内存走线请求确定走线层、所有的内存焊盘以及线宽差值；获取所有的内存焊盘的位置参数；根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域；在走线层中避开走线隔离区域进行走线。本申请实现了通过自动化工具建立走线规则，极大的提高了内存走线的传输速率，降低了内存走线路径上的损耗；同时，还考虑到了现有技术中特别容易忽略的理论设计跟工厂实际加工存在误差的问题，进一步的避免了出现走线跨分割的问题。本申请同时还提供了一种内存区域走线的系统、设备及计算机可读存储介质，具有上述有益效果。
Description
技术领域
本申请涉及内存区域走线领域，特别涉及一种内存区域走线的方法、系统、设备及计算机可读存储介质。
背景技术
目前，在服务器板卡的设计中，内存设计是占据非常重要的地位。因为服务器性能的改善，不单单依靠中央处理器的主频提升就可以完成的。中央处理器和内存之间存取的速率也是影响服务器性能的非常重要的因素。因此在服务器板卡设计中，内存部分的设计是经常让PCB设计工程师感到非常头疼的，因为它非常的繁琐，又非常的复杂。内存设计中PCB走线非常密集，很多时候PCB布线工程师都需要在两个焊盘中间走两个走线，这样很容易造成走线的跨分割。
走线跨分割会带来阻抗不连续问题，不仅会影响链路本身的插损/回损性能，也会带来更为严重的串扰，影响周围链路的性能。因此在进行高速/高频设计的时候需尽量避免跨分割走线。但是，由于板上空间等因素的影响，并不能保证板上所有走线都避免跨分割。
因此，如何避免出现走线跨分割是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种内存区域走线的方法、系统、设备及计算机可读存储介质，用于避免出现走线跨分割。
为解决上述技术问题，本申请提供一种内存区域走线的方法，该方法包括：
接收内存走线请求；
根据所述内存走线请求确定走线层、所有的内存焊盘以及线宽差值；其中，所述线宽差值为工厂需要调整线宽与理想线宽的差值；
获取所有的所述内存焊盘的位置参数；
根据所述线宽差值及所述内存焊盘的位置参数在所述走线层中设置走线隔离区域；
在所述走线层中避开所述走线隔离区域进行走线。
可选的，根据所述线宽差值及所述内存焊盘的位置参数在所述走线层中设置走线隔离区域，包括：
确定反焊盘的半径R及所述内存焊盘的圆心位置M；
在所述走线层中设置圆心位置为M、半径为R+X/2的圆形走线隔离区域；
其中，R为所述反焊盘的半径，M为所述内存焊盘的圆心位置，X为所述线宽差值。
可选的，在所述走线层中避开所述走线隔离区域进行走线，包括：
在所述走线层进行走线；
判断此次走线是否进入所述走线隔离区域；
若是，则出现走线错误，并在出现所述走线错误的位置重新进行走线，直至没有所述走线错误出现。
可选的，在所述出现走线错误之后，还包括：
将所述走线错误记录到日志中。
本申请还提供一种内存区域走线的系统，该系统包括：
接收模块，用于接收内存走线请求；
确定模块，用于根据所述内存走线请求确定走线层、所有的内存焊盘以及线宽差值；其中，所述线宽差值为工厂需要调整线宽与理想线宽的差值；
获取模块，用于获取所有的所述内存焊盘的位置参数；
设置模块，用于根据所述线宽差值及所述内存焊盘的位置参数在所述走线层中设置走线隔离区域；
走线模块，用于在所述走线层中避开所述走线隔离区域进行走线。
可选的，所述设置模块包括：
确定子模块，用于确定反焊盘的半径R及所述内存焊盘的圆心位置M；
设置子模块，用于在所述走线层中设置圆心位置为M、半径为R+X/2的圆形走线隔离区域；
其中，R为所述反焊盘的半径，M为所述内存焊盘的圆心位置，X为所述线宽差值。
可选的，所述走线模块包括：
第一走线子模块，用于在所述走线层进行走线；
判断子模块，用于判断此次走线是否进入所述走线隔离区域；
第二走线子模块，用于当此次走线进入所述走线隔离区域时，出现走线错误，并在出现所述走线错误的位置重新进行走线，直至没有所述走线错误出现。
可选的，所述走线模块还包括：
记录子模块，用于在所述出现走线错误之后将所述走线错误记录到日志中。
本申请还提供一种内存区域走线设备，该内存区域走线设备包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上述任一项所述内存区域走线的方法的步骤。
本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任一项所述内存区域走线的方法的步骤。
本申请所提供内存区域走线的方法，包括：接收内存走线请求；根据内存走线请求确定走线层、所有的内存焊盘以及线宽差值；其中，线宽差值为工厂需要调整线宽与理想线宽的差值；获取所有的内存焊盘的位置参数；根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域；在走线层中避开走线隔离区域进行走线。
本申请所提供的技术方案，通过根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域，并在走线层中避开走线隔离区域进行走线，实现了通过自动化工具建立走线规则，极大的提高了内存走线的传输速率，降低了内存走线路径上的损耗；同时，还考虑到了现有技术中特别容易忽略的理论设计跟工厂实际加工存在误差的问题，进一步的避免了出现走线跨分割的问题。本申请同时还提供了一种内存区域走线的系统、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例所提供的一种内存区域走线的方法的流程图；
图2为本申请实施例所提供的一种走线隔离区域的示意图；
图3为本申请实施例所提供的一种内存焊盘的走线示意图；
图4为本申请实施例所提供的一种服务器主板的示意图；
图5为图1所提供的一种内存区域走线的方法中S105的一种实际表现方式的流程图；
图6为本申请实施例所提供的一种内存区域走线的系统的结构图；
图7为本申请实施例所提供的另一种内存区域走线的系统的结构图；
图8为本申请实施例所提供的一种内存区域走线设备的结构图。
具体实施方式
本申请的核心是提供一种内存区域走线的方法、系统、设备及计算机可读存储介质，用于避免出现走线跨分割。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参考图1，图1为本申请实施例所提供的一种内存区域走线的方法的流程图。
其具体包括如下步骤：
S101：接收内存走线请求；
在单板设计中，内存区域的设计是非常重要的，目前内存信号传输速率很多已经达到2666MHz及以上。其中在DDR4的应用在POWER9平台上已经全部实现，未来速率更好的DDR5也会很快到来。基于现有技术中内存设计中PCB走线非常密集，很多时候PCB布线工程师都需要在两个焊盘中间走两个走线，这样很容易造成走线的跨分割，故本申请提供了一种内存区域走线的方法，用于解决上述问题；
可选的，在接收内存走线请求之前，本申请还可以通过相关人机交互函数提示布线设计工程师打开所需要的内存走线层，然后提示布线工程师选择所有内存的器件(内存条)，提高用户友好度。
S102：根据内存走线请求确定走线层、所有的内存焊盘以及线宽差值；
这里提到的线宽差值为工厂需要调整线宽与理想线宽的差值，针对于目前使用较多的CADENCE ALLEGRO布线设计软件，很多时候往往设计的内存区域的走线是不跨分割的，但是板子实际做出来经过切片分析发现，部分走线还是有跨分割的，原因就是理想设计和实际工艺加工往往是不能达成完全一致的，故本申请考虑到了现有技术中特别容易忽略的理论设计跟工厂实际加工存在误差的问题，通过设置线宽差值来精确走线过程中的隔离区域，进而避免出现走线跨分割的问题。
S103：获取所有的内存焊盘的位置参数；
可选的，这里提到的内存焊盘的位置参数，其具体可以包括但不限于内存焊盘的圆心位置及反焊盘的半径等参数；
反焊盘(anti-pad)指的是负片中铜皮与焊盘的距离，在高速PCB设计中，较大的反焊盘尺寸和较低的介电常数材料可以减少电容负载，从而可以提高过孔阻抗，减小传输延时。
S104：根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域；
请参考图2，图2为本申请实施例所提供的一种走线隔离区域的示意图，如图2所示，这里提到的在走线层中设置走线隔离区域的目的在于，在走线时避开内存焊盘的位置，进而避免出现走线跨分割的问题；
可选的，这里提到的根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域，其具体可以为：
确定反焊盘的半径R及内存焊盘的圆心位置M；
在走线层中设置圆心位置为M、半径为R+X/2的圆形走线隔离区域；
其中，R为反焊盘的半径，M为内存焊盘的圆心位置，X为线宽差值。
请参考图3，图3为本申请实施例所提供的一种内存焊盘的走线示意图，如图3所示，当线301与反焊盘302重合时便会出现走线跨分割的问题，因此在设置走线隔离区域时，需要设定线301与焊盘303的距离大于或等于R+X/2。
S105：在走线层中避开走线隔离区域进行走线。
请参考图4，图4为本申请实施例所提供的一种服务器主板的示意图，如图4所示，对于一个服务器主板，光内存的焊盘都有48X288＝13824个之多，程序自动添加只需要15S左右，而如果要布线工程师逐一的去设置，大约要2-3小时左右，本申请所提供的技术方案将走线效率提高了将近700倍之多，具有很好的高效性。
基于上述技术方案，本申请所提供的一种内存区域走线的方法，通过根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域，并在走线层中避开走线隔离区域进行走线，实现了通过自动化工具建立走线规则，极大的提高了内存走线的传输速率，降低了内存走线路径上的损耗；同时，还考虑到了现有技术中特别容易忽略的理论设计跟工厂实际加工存在误差的问题，进一步的避免了出现走线跨分割的问题。
针对于上一实施例的步骤S105，其中所描述的在走线层中避开走线隔离区域进行走线，其具体也可以为如图5所示的步骤，下面结合图5进行说明。
请参考图5，图5为图1所提供的一种内存区域走线的方法中S105的一种实际表现方式的流程图。
其具体包括以下步骤：
S501：在走线层进行走线；
S502：判断此次走线是否进入走线隔离区域；
若是，则进入步骤S503；
可选的，当此次走线未进入走线隔离区域时，则直接可以确定此次走线未出现错误，完成此次走线。
S503：出现走线错误，并在出现走线错误的位置重新进行走线，直至没有走线错误出现。
可选的，在出现走线错误之后，还可以将走线错误记录到日志中，以便于布线工程师针对于走线错误对程序进行相应的调整。
请参考图6，图6为本申请实施例所提供的一种内存区域走线的系统的结构图。
该系统可以包括：
接收模块100，用于接收内存走线请求；
确定模块200，用于根据内存走线请求确定走线层、所有的内存焊盘以及线宽差值；其中，线宽差值为工厂需要调整线宽与理想线宽的差值；
获取模块300，用于获取所有的内存焊盘的位置参数；
设置模块400，用于根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域；
走线模块500，用于在走线层中避开走线隔离区域进行走线。
请参考图7，图7为本申请实施例所提供的另一种内存区域走线的系统的结构图。
该设置模块400可以包括：
确定子模块，用于确定反焊盘的半径R及内存焊盘的圆心位置M；
设置子模块，用于在走线层中设置圆心位置为M、半径为R+X/2的圆形走线隔离区域；
其中，R为反焊盘的半径，M为内存焊盘的圆心位置，X为线宽差值。
该走线模块500可以包括：
第一走线子模块，用于在走线层进行走线；
判断子模块，用于判断此次走线是否进入走线隔离区域；
第二走线子模块，用于当此次走线进入走线隔离区域时，出现走线错误，并在出现走线错误的位置重新进行走线，直至没有走线错误出现。
该走线模块500还可以包括：
记录子模块，用于在出现走线错误之后将走线错误记录到日志中。
以上系统中的各个组成部分可实际应用于以下的实施例中：
接收模块接收内存走线请求；确定模块根据内存走线请求确定走线层、所有的内存焊盘以及线宽差值；获取模块获取所有的内存焊盘的位置参数；设置模块根据线宽差值及内存焊盘的位置参数在走线层中设置走线隔离区域；走线模块在走线层中避开走线隔离区域进行走线。
请参考图8，图8为本申请实施例所提供的一种内存区域走线设备的结构图。
该内存区域走线设备800可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器(central processing units，CPU)822(例如，一个或一个以上处理器)和存储器832，一个或一个以上存储应用程序842或数据844的存储介质830(例如一个或一个以上海量存储设备)。其中，存储器832和存储介质830可以是短暂存储或持久存储。存储在存储介质830的程序可以包括一个或一个以上模块(图示没标出)，每个模块可以包括对装置中的一系列指令操作。更进一步地，中央处理器822可以设置为与存储介质830通信，在内存区域走线设备800上执行存储介质830中的一系列指令操作。
内存区域走线设备800还可以包括一个或一个以上电源828，一个或一个以上有线或无线网络接口850，一个或一个以上输入输出接口858，和/或，一个或一个以上操作系统841，例如Windows ServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM等等。
上述图1至图5所描述的内存区域走线的方法中的步骤由内存区域走线设备基于该图8所示的结构实现。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置、设备和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，功能调用装置，或者网络设备等)执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上对本申请所提供的一种内存区域走线的方法、系统、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种内存区域走线的方法，其特征在于，包括：
接收内存走线请求；
根据所述内存走线请求确定走线层、所有的内存焊盘以及线宽差值；其中，所述线宽差值为工厂需要调整线宽与理想线宽的差值；
获取所有的所述内存焊盘的位置参数；
根据所述线宽差值及所述内存焊盘的位置参数在所述走线层中设置走线隔离区域；
在所述走线层中避开所述走线隔离区域进行走线。
2.根据权利要求1所述的方法，其特征在于，根据所述线宽差值及所述内存焊盘的位置参数在所述走线层中设置走线隔离区域，包括：
确定反焊盘的半径R及所述内存焊盘的圆心位置M；
在所述走线层中设置圆心位置为M、半径为R+X/2的圆形走线隔离区域；
其中，R为所述反焊盘的半径，M为所述内存焊盘的圆心位置，X为所述线宽差值。
3.根据权利要求1所述的方法，其特征在于，在所述走线层中避开所述走线隔离区域进行走线，包括：
在所述走线层进行走线；
判断此次走线是否进入所述走线隔离区域；
若是，则出现走线错误，并在出现所述走线错误的位置重新进行走线，直至没有所述走线错误出现。
4.根据权利要求3所述的方法，其特征在于，在所述出现走线错误之后，还包括：
将所述走线错误记录到日志中。
5.一种内存区域走线的系统，其特征在于，包括：
接收模块，用于接收内存走线请求；
确定模块，用于根据所述内存走线请求确定走线层、所有的内存焊盘以及线宽差值；其中，所述线宽差值为工厂需要调整线宽与理想线宽的差值；
获取模块，用于获取所有的所述内存焊盘的位置参数；
设置模块，用于根据所述线宽差值及所述内存焊盘的位置参数在所述走线层中设置走线隔离区域；
走线模块，用于在所述走线层中避开所述走线隔离区域进行走线。
6.根据权利要求5所述的系统，其特征在于，所述设置模块包括：
确定子模块，用于确定反焊盘的半径R及所述内存焊盘的圆心位置M；
设置子模块，用于在所述走线层中设置圆心位置为M、半径为R+X/2的圆形走线隔离区域；
其中，R为所述反焊盘的半径，M为所述内存焊盘的圆心位置，X为所述线宽差值。
7.根据权利要求5所述的系统，其特征在于，所述走线模块包括：
第一走线子模块，用于在所述走线层进行走线；
判断子模块，用于判断此次走线是否进入所述走线隔离区域；
第二走线子模块，用于当此次走线进入所述走线隔离区域时，出现走线错误，并在出现所述走线错误的位置重新进行走线，直至没有所述走线错误出现。
8.根据权利要求7所述的系统，其特征在于，所述走线模块还包括：
记录子模块，用于在所述出现走线错误之后将所述走线错误记录到日志中。
9.一种内存区域走线设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至4任一项所述内存区域走线的方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述内存区域走线的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910569530.0A CN110276151B (zh) | 2019-06-27 | 2019-06-27 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910569530.0A CN110276151B (zh) | 2019-06-27 | 2019-06-27 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110276151A true CN110276151A (zh) | 2019-09-24 |
| CN110276151B CN110276151B (zh) | 2023-05-26 |
Family
ID=67962551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910569530.0A Active CN110276151B (zh) | 2019-06-27 | 2019-06-27 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110276151B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111125882A (zh) * | 2019-11-29 | 2020-05-08 | 广东浪潮大数据研究有限公司 | 一种pcb传输线等长设置的走线方法、装置及设备 |
| CN112347732A (zh) * | 2020-11-27 | 2021-02-09 | 北京百瑞互联技术有限公司 | 一种集成电路分层走线规划方法、装置、存储介质及设备 |
| CN113966080A (zh) * | 2021-09-30 | 2022-01-21 | 苏州浪潮智能科技有限公司 | 一种串扰及走线阻抗突变的标识方法及相关装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102573309A (zh) * | 2012-01-13 | 2012-07-11 | 东莞生益电子有限公司 | 采用动态蚀刻补偿法提高减成法pcb图形精度的方法 |
| CN105760584A (zh) * | 2016-02-01 | 2016-07-13 | 浪潮(北京)电子信息产业有限公司 | 一种芯片的内部走线方法及系统 |
| CN107742035A (zh) * | 2017-10-25 | 2018-02-27 | 华自科技股份有限公司 | Pcb布线方法、装置、计算机可读存储介质及计算机设备 |
| CN109033528A (zh) * | 2018-06-28 | 2018-12-18 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
-
2019
- 2019-06-27 CN CN201910569530.0A patent/CN110276151B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102573309A (zh) * | 2012-01-13 | 2012-07-11 | 东莞生益电子有限公司 | 采用动态蚀刻补偿法提高减成法pcb图形精度的方法 |
| CN105760584A (zh) * | 2016-02-01 | 2016-07-13 | 浪潮(北京)电子信息产业有限公司 | 一种芯片的内部走线方法及系统 |
| CN107742035A (zh) * | 2017-10-25 | 2018-02-27 | 华自科技股份有限公司 | Pcb布线方法、装置、计算机可读存储介质及计算机设备 |
| CN109033528A (zh) * | 2018-06-28 | 2018-12-18 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111125882A (zh) * | 2019-11-29 | 2020-05-08 | 广东浪潮大数据研究有限公司 | 一种pcb传输线等长设置的走线方法、装置及设备 |
| CN112347732A (zh) * | 2020-11-27 | 2021-02-09 | 北京百瑞互联技术有限公司 | 一种集成电路分层走线规划方法、装置、存储介质及设备 |
| CN113966080A (zh) * | 2021-09-30 | 2022-01-21 | 苏州浪潮智能科技有限公司 | 一种串扰及走线阻抗突变的标识方法及相关装置 |
| CN113966080B (zh) * | 2021-09-30 | 2023-08-08 | 苏州浪潮智能科技有限公司 | 一种串扰及走线阻抗突变的标识方法及相关装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110276151B (zh) | 2023-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110276151A (zh) | 一种内存区域走线的方法、系统、设备及可读存储介质 | |
| US6850997B1 (en) | System, method, and program for determining the availability of paths to a device | |
| CN102571450B (zh) | 网络接口模块的端口配置方法、装置及框式通信设备 | |
| US11449655B2 (en) | Synthesis of a network-on-chip (NoC) using performance constraints and objectives | |
| CN111142878A (zh) | Sdn运维方法、装置、设备以及可读存储介质 | |
| CN102364478A (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
| CN110134205B (zh) | 一种ai计算服务器 | |
| US11324119B1 (en) | Capacitive compensation for vertical interconnect accesses | |
| CN103970959A (zh) | 一种电路板布线方法及系统 | |
| JP2006164267A (ja) | セラミック集積回路パッケージにおいて電力分配システムを機能強化するための方法、装置、およびコンピュータ・プログラム | |
| CN109492310A (zh) | 一种线路检查的方法及检查装置 | |
| CN110135082B (zh) | 一种pcb设计中负片层铜皮避让过孔的方法 | |
| KR102468686B1 (ko) | 대규모 토러스 네트워크에서의 분산 스토리지 시스템을 위한 ip 자동 할당 방법 및 이를 위한 장치 | |
| CN106507580B (zh) | 一种pcb及信号传输系统 | |
| CN111679153A (zh) | 配电网故障测距方法、系统及一体化行波测距装置 | |
| CN109547274A (zh) | 一种维护板切换方法、装置及第一网络设备 | |
| US10176288B1 (en) | System and method for placing components in an electronic circuit design | |
| EP3968171A1 (en) | Data exchange chip and server | |
| US8667454B1 (en) | System, method, and computer program product for optimizing pins | |
| US20180132344A1 (en) | System and Method of Crosstalk Mitigation in Microstrip Serial Links in a Printed Circuit Board | |
| CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
| US7830819B2 (en) | Transmission characteristics analyzing device and program | |
| CN113807044B (zh) | 抗串扰pcie端口通道设计方法、系统、终端及存储介质 | |
| CN108875238A (zh) | 一种耦合电容参考层挖空的检查方法、装置及设备 | |
| CN101303703B (zh) | 穿引通孔的开设系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |