CN109033528A - 差分对焊盘规避走线区域的生成方法、装置、设备及介质 - Google Patents
差分对焊盘规避走线区域的生成方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN109033528A CN109033528A CN201810687159.3A CN201810687159A CN109033528A CN 109033528 A CN109033528 A CN 109033528A CN 201810687159 A CN201810687159 A CN 201810687159A CN 109033528 A CN109033528 A CN 109033528A
- Authority
- CN
- China
- Prior art keywords
- path
- routing region
- pad
- evading
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质。其中,方法包括根据外扩距离沿周向外扩差分对引脚的两个焊盘形状以形成第一路径和第二路径;基于各焊盘形状,分别在第一路径和第二路径选取两个点,同一方向连接这四个点形成第三路径;删除第三路径和第一路径、第三路径和第二路径相交部分,以形成第四路径;根据差分对引脚的类别,生成差分对焊盘的规避走线区域,该区域的形状与第四路径的形状相同。本申请实现了快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,有效缩减了PCB设计周期,提高了PCB设计效率,提升了差分信号的传输质量,从而保证PCB设计的质量。
Description
技术领域
本发明实施例涉及印刷电路板设计技术领域,特别是涉及一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质。
背景技术
随着印刷技术的发展,用户对PCB(Printed Circuit Board,印刷电路板)的质量要求也就越来越高,相对应的PCB设计软件也就越来越多,Cadence作为业界应用最广泛的软件,不仅是它拥有强大的功能和多款相关软件做支撑,还因为它提供了开放式的二次开发接口和较为完善的开发语言库,用户可根据自身的需要进行开发。
skill语言是Cadence软件内置的一种基于C语言和LISP语言的高级编程语言,skill语言既可以用作最简单的语言工具,也可以作为开发任何应用的、强大的编程语言。Skill语言可以与底层系统交互,提供了访问Cadence各个工具的丰富接口。用户可以通过Skill语言来访问,并且可以开发自己的基于Cadence平台工具。
在PCB设计的后期,layout工程师需要对差分对焊盘(PAD)进行规避走线区域(route keep out)处理,也即为焊盘制作不可走线的区域。现有技术中,一般基于人工手工创建route keep out,对于大型PCB板尤其是大型服务器主板,差分对数量多,人工处理慢,规避走线区域的制作效率太低;且人工手动处理的形状(如圆形、椭圆形、不规则矩形等形状)不能与差分对PAD的形状吻合,精度较低,且影响差分信号质量。
发明内容
本发明实施例的目的是提供一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质,可以快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,大大提高了PCB设计效率和差分信号的传输质量。
为解决上述技术问题,本发明实施例提供以下技术方案:
本发明实施例一方面提供了一种差分对焊盘的规避走线区域的生成方法,基于skill语言,包括:
获取待设计元件中一对差分对引脚的焊盘形状,根据外扩距离沿周向外扩各焊盘形状,以形成第一路径和第二路径;
基于各焊盘形状,分别在所述第一路径和所述第二路径选取两个点,以使按照同一方向连接四个点所构成的第三路径的横向长度大于所述第一路径和所述第二路径的最大横向长度,横向为与两个焊盘中心点连线方向所垂直的方向;
删除所述第三路径和所述第一路径、所述第三路径和所述第二路径相交部分,以形成第四路径;
根据所述差分对引脚的类别,生成差分对焊盘的规避走线区域;所述规避走线区域的形状与所述第四路径的形状相同。
可选的,所述根据所述差分对引脚的类别,生成为差分对焊盘的规避走线区域包括:
判断所述差分对引脚为通孔还是贴片式;
若所述差分对引脚为贴片式,则在所述差分对焊盘相邻的两层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同;
若所述差分对引脚为通孔,则在所有层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同。
可选的,所述外扩距离为1mil。
可选的,所述基于各焊盘形状,分别在所述第一路径和所述第二路径选取两个点包括:
各焊盘形状为圆形或椭圆形,选取所述第一路径和所述第二路径纵向切线上的切点,纵向为与两个焊盘中心点连线方向平行的方向。
可选的,所述第三路径为按照顺时针或者是逆时针连接四个点形成的矩形。
本发明实施例另一方面提供了一种差分对焊盘的规避走线区域的生成装置,包括:
焊盘外扩模块,用于获取待设计元件中一对差分对引脚的焊盘形状,根据外扩距离沿周向外扩各焊盘形状,以形成第一路径和第二路径;
第三路径生成模块,用于基于各焊盘形状,分别在所述第一路径和所述第二路径选取两个点,以使按照同一方向连接四个点所构成的第三路径的横向长度大于所述第一路径和所述第二路径的最大横向长度,横向为与两个焊盘中心点连线方向所垂直的方向;
第四路径生成模块,用于删除所述第三路径和所述第一路径、所述第三路径和所述第二路径相交部分,以形成第四路径;
规避走线区域生成模块,用于根据所述差分对引脚的类别,生成差分对焊盘的规避走线区域;所述规避走线区域的形状与所述第四路径的形状相同。
可选的,所述规避走线区域生成模块包括:
通孔规避走线区域生成子模块,用于若所述差分对引脚为贴片式,则在所述差分对焊盘相邻的两层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同;
贴片式规避走线区域生成子模块,用于若所述差分对引脚为通孔,则在所有层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同。
可选的,所述第三路径生成模块为各焊盘形状为圆形或椭圆形,选取所述第一路径和所述第二路径纵向切线上的切点,纵向为与两个焊盘中心点连线方向平行的方向的模块。
本发明实施例还提供了一种差分对焊盘的规避走线区域的生成设备,包括处理器和存储器,所述处理器用于执行所述存储器中存储的计算机程序时实现如前任一项所述差分对焊盘的规避走线区域的生成方法的步骤。
本发明实施例最后还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有差分对焊盘的规避走线区域的生成程序,所述差分对焊盘的规避走线区域的生成程序被处理器执行时实现如前任一项所述差分对焊盘的规避走线区域的生成方法的步骤。
本发明实施例提供了一种差分对焊盘的规避走线区域的生成方法,根据外扩距离沿周向外扩差分对引脚的两个焊盘形状以形成第一路径和第二路径;基于各焊盘形状,分别在第一路径和第二路径选取两个点,同一方向连接这四个点形成第三路径;删除第三路径和第一路径、第三路径和第二路径相交部分,以形成第四路径;根据差分对引脚的类别,生成差分对焊盘的规避走线区域,该区域的形状与第四路径的形状相同。
本申请技术方案的优点在于,根据焊盘形状自动生成与该焊盘形状相吻合的规避走线区域,实现了快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,有效缩减了PCB设计周期,有利于提高工程师PCB设计效率,减少了其阻抗不连续的影响,提升了差分信号的传输质量,从而保证PCB设计的质量,此外,自动生成的规避走线区域形状规则、精确、美观。
此外,本发明实施例还针对差分对焊盘的规避走线区域的生成方法提供了相应的实现装置、设备及计算机可读存储介质,进一步使得所述方法更具有实用性,所述装置、设备及计算机可读存储介质具有相应的优点。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种差分对焊盘的规避走线区域的生成方法的流程示意图;
图2为本发明实施例提供的一个示意性例子的差分对焊盘的规避走线区域的生成方法的流程示意图;
图3为本发明实施例提供的另一个示意性例子的差分对焊盘的规避走线区域的生成方法的流程示意图;
图4为本发明实施例提供的差分对焊盘的规避走线区域的生成装置的一种具体实施方式结构图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等是用于区别不同的对象,而不是用于描述特定的顺序。此外术语“包括”和“具有”以及他们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可包括没有列出的步骤或单元。
在介绍了本发明实施例的技术方案后,下面详细的说明本申请的各种非限制性实施方式。
首先参见图1,图1为本发明实施例提供的一种差分对焊盘的规避走线区域的生成方法的流程示意图,本发明实施例可包括以下内容:
S101:获取待设计元件中一对差分对引脚的焊盘形状,根据外扩距离沿周向外扩各焊盘形状,以形成第一路径和第二路径。
每个差分线引脚(差分对引脚)均对应一个焊盘,该焊盘具有相应的形状,也即待设计元件中一对差分对引脚有两个焊盘,对应两个焊盘形状。
对每个焊盘形状按照预先设置的外扩距离进行周向外扩,举例来说,当焊盘形状为半径为1cm的圆形时,外扩距离为0.1cm,那么外扩后的形状为以当前焊盘的中心为中心,半径为1+0.1cm的圆形。当焊盘形状为边长为1cm的正方形时,外扩距离为0.1cm,那么外扩后的形状为以当前焊盘的中心为中心,边长为1+0.2cm的正方形。
两个焊盘形状进行外扩后形成的新的图形,作为第一路径和第二路径,请参阅图2和图3所示,点化线为焊盘形状,实线为焊盘形状进行外扩后形成的新的路径,可设置上方的焊盘对应的外扩图形为第一路径,下方的焊盘对应的外扩图形为第二路径,当然,也可设置上方的焊盘对应的外扩图形为第二路径,下方的焊盘对应的外扩图形为第一路径,这均不影响本申请的实现。
其中,外扩距离可为1mil,当然,也可为其他值,本领域技术人员可根据实际情况进行选取,本申请对此不作任何限定。
S102:基于各焊盘形状,分别在第一路径和第二路径选取两个点,以使按照同一方向连接四个点所构成的第三路径的横向长度大于第一路径和第二路径的最大横向长度。
其中,横向为与两个焊盘中心点连线方向所垂直的方向,以图2为例,纵向为椭圆短轴所在的方向,横向为椭圆长轴所在的方向。
在从第一路径和第二路径上选取两个点生成第三路径时,选取的点的位置与第一路径和第二路径的形状相关,也即与焊盘形状相关。
焊盘形状为圆形或椭圆形或者其他类圆形状,可选取第一路径和第二路径纵向切线上的切点,纵向为与两个焊盘中心点连线方向平行的方向,请参阅图2所示,第一路径上选取的两个点为A1、A2,第二路径上选取的两个点为B1、B2。
焊盘形状为长方形、正方形时,可以选取左右两个边长上的任何点;焊盘形状为不规则形状时,选取的点围成的图形必须将第一路径和第二路径的左右两侧包含进去,例如图3所示,选取的点可为左右两个边长上的任何两个点,但是不可选取上下边长和两个侧边上的点。
可按照顺时针或者是逆时针将四个点连接起来,当选取的点对称分布时,连接各点围成的图形为矩形。
S103:删除第三路径和第一路径、第三路径和第二路径相交部分,以形成第四路径。
第三路径和第一路径或者是第三路径和第二路径相交部分即为相互涵盖的部分,也即将第三路径在第一路径内部的部分删掉,和第一路径在第三路径内部的部分删掉,以及将第三路径在第二路径内部的部分删掉,和第二路径在第三路径内部的部分删掉,剩余的线段组合而成的即为第四路径,具体的可参阅图2和图3所示。
S104:根据差分对引脚的类别,生成差分对焊盘的规避走线区域;规避走线区域的形状与第四路径的形状相同。
差分对引脚可为通孔,也可为贴片式差分对引脚,不同类别的引脚对应的规避走线区域的设置不同,具体的可包括:
判断差分对引脚为通孔还是贴片式;
若差分对引脚为贴片式,则在差分对焊盘相邻的两层创建规避走线区域,各规避走线区域的形状与第四路径的形状相同;
若差分对引脚为通孔,则在所有层创建规避走线区域,各规避走线区域的形状与第四路径的形状相同。
在本发明实施例提供的技术方案中,根据焊盘形状自动生成与该焊盘形状相吻合的规避走线区域,实现了快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,有效缩减了PCB设计周期,有利于提高工程师PCB设计效率,减少了其阻抗不连续的影响,提升了差分信号的传输质量,从而保证PCB设计的质量,此外,自动生成的规避走线区域形状规则、精确、美观。
在具体实现过程中,一种具体的实施方法可为:
差分对焊盘的规避走线区域的生成程序编写;
在allegro设计软件中运行该脚本程序;
在PCB设计软件中选取任意一个差分对PIN;
基于SKILL语言编程形成一种自动化的工具,在PCB设计中点击差分对PIN,系统会自动判断两个PIN的PAD形状,并根据两个PAD的形状、位置挖掉与两个PAD所在层面相邻两个层面的铜皮或者是挖掉所有层面的铜皮。此种方法通过形状识别,可以对任意形状差分对PIN处理,解决现有技术中人工处理椭圆、多边形等不规则形状的局限性。采用本申请可以快速高效的挖掉PAD周围的铜皮并且形状与PAD形状完全吻合。
本发明实施例还针对差分对焊盘的规避走线区域的生成方法提供了相应的实现装置,进一步使得所述方法更具有实用性。下面对本发明实施例提供的差分对焊盘的规避走线区域的生成装置进行介绍,下文描述的差分对焊盘的规避走线区域的生成装置与上文描述的差分对焊盘的规避走线区域的生成方法可相互对应参照。
参见图4,图4为本发明实施例提供的差分对焊盘的规避走线区域的生成装置在一种具体实施方式下的结构图,该装置可包括:
焊盘外扩模块401,用于获取待设计元件中一对差分对引脚的焊盘形状,根据外扩距离沿周向外扩各焊盘形状,以形成第一路径和第二路径。
第三路径生成模块402,用于基于各焊盘形状,分别在第一路径和第二路径选取两个点,以使按照同一方向连接四个点所构成的第三路径的横向长度大于第一路径和第二路径的最大横向长度,横向为与两个焊盘中心点连线方向所垂直的方向。
第四路径生成模块403,用于删除第三路径和第一路径、第三路径和第二路径相交部分,以形成第四路径。
规避走线区域生成模块404,用于根据差分对引脚的类别,生成差分对焊盘的规避走线区域;规避走线区域的形状与第四路径的形状相同。
可选的,在本实施例的一些实施方式中,所述规避走线区域生成404模块例如可包括:
通孔规避走线区域生成子模块,用于若差分对引脚为贴片式,则在差分对焊盘相邻的两层创建规避走线区域,各规避走线区域的形状与第四路径的形状相同;
贴片式规避走线区域生成子模块,用于若差分对引脚为通孔,则在所有层创建规避走线区域,各规避走线区域的形状与第四路径的形状相同。
可选的,在本实施例的另一些实施方式中,所述第三路径生成模块402可为各焊盘形状为圆形或椭圆形,选取第一路径和第二路径纵向切线上的切点,纵向为与两个焊盘中心点连线方向平行的方向的模块。
本发明实施例所述差分对焊盘的规避走线区域的生成装置的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例可以快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,大大提高了PCB设计效率和差分信号的传输质量。
本发明实施例还提供了一种差分对焊盘的规避走线区域的生成设备,具体可包括:
存储器,用于存储计算机程序;
处理器,用于执行计算机程序以实现如上任意一实施例所述差分对焊盘的规避走线区域的生成方法的步骤。
本发明实施例所述差分对焊盘的规避走线区域的生成设备的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例可以快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,大大提高了PCB设计效率和差分信号的传输质量。
本发明实施例还提供了一种计算机可读存储介质,存储有差分对焊盘的规避走线区域的生成程序,所述差分对焊盘的规避走线区域的生成程序被处理器执行时如上任意一实施例所述差分对焊盘的规避走线区域的生成方法的步骤。
本发明实施例所述计算机可读存储介质的各功能模块的功能可根据上述方法实施例中的方法具体实现,其具体实现过程可以参照上述方法实施例的相关描述,此处不再赘述。
由上可知,本发明实施例可以快速、精确的定位PAD的规避走线区域,弥补了人工处理效率低、精度低、形状不吻合的缺陷,大大提高了PCB设计效率和差分信号的传输质量。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本发明所提供的一种差分对焊盘的规避走线区域的生成方法、装置、设备及计算机可读存储介质进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种差分对焊盘的规避走线区域的生成方法,其特征在于,基于skill语言,包括:
获取待设计元件中一对差分对引脚的焊盘形状,根据外扩距离沿周向外扩各焊盘形状,以形成第一路径和第二路径;
基于各焊盘形状,分别在所述第一路径和所述第二路径选取两个点,以使按照同一方向连接四个点所构成的第三路径的横向长度大于所述第一路径和所述第二路径的最大横向长度,横向为与两个焊盘中心点连线方向所垂直的方向;
删除所述第三路径和所述第一路径、所述第三路径和所述第二路径相交部分,以形成第四路径;
根据所述差分对引脚的类别,生成差分对焊盘的规避走线区域;所述规避走线区域的形状与所述第四路径的形状相同。
2.根据权利要求1所述的差分对焊盘的规避走线区域的生成方法,其特征在于,所述根据所述差分对引脚的类别,生成为差分对焊盘的规避走线区域包括:
判断所述差分对引脚为通孔还是贴片式;
若所述差分对引脚为贴片式,则在所述差分对焊盘相邻的两层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同;
若所述差分对引脚为通孔,则在所有层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同。
3.根据权利要求2所述的差分对焊盘的规避走线区域的生成方法,其特征在于,所述外扩距离为1mil。
4.根据权利要求1-3任意一项所述的差分对焊盘的规避走线区域的生成方法,其特征在于,所述基于各焊盘形状,分别在所述第一路径和所述第二路径选取两个点包括:
各焊盘形状为圆形或椭圆形,选取所述第一路径和所述第二路径纵向切线上的切点,纵向为与两个焊盘中心点连线方向平行的方向。
5.根据权利要求4所述的差分对焊盘的规避走线区域的生成方法,其特征在于,所述第三路径为按照顺时针或者是逆时针连接四个点形成的矩形。
6.一种差分对焊盘的规避走线区域的生成装置,其特征在于,包括:
焊盘外扩模块,用于获取待设计元件中一对差分对引脚的焊盘形状,根据外扩距离沿周向外扩各焊盘形状,以形成第一路径和第二路径;
第三路径生成模块,用于基于各焊盘形状,分别在所述第一路径和所述第二路径选取两个点,以使按照同一方向连接四个点所构成的第三路径的横向长度大于所述第一路径和所述第二路径的最大横向长度,横向为与两个焊盘中心点连线方向所垂直的方向;
第四路径生成模块,用于删除所述第三路径和所述第一路径、所述第三路径和所述第二路径相交部分,以形成第四路径;
规避走线区域生成模块,用于根据所述差分对引脚的类别,生成差分对焊盘的规避走线区域;所述规避走线区域的形状与所述第四路径的形状相同。
7.根据权利要求6所述的差分对焊盘的规避走线区域的生成装置,其特征在于,所述规避走线区域生成模块包括:
通孔规避走线区域生成子模块,用于若所述差分对引脚为贴片式,则在所述差分对焊盘相邻的两层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同;
贴片式规避走线区域生成子模块,用于若所述差分对引脚为通孔,则在所有层创建规避走线区域,各规避走线区域的形状与所述第四路径的形状相同。
8.根据权利要求6或7所述的差分对焊盘的规避走线区域的生成装置,其特征在于,所述第三路径生成模块为各焊盘形状为圆形或椭圆形,选取所述第一路径和所述第二路径纵向切线上的切点,纵向为与两个焊盘中心点连线方向平行的方向的模块。
9.一种差分对焊盘的规避走线区域的生成设备,其特征在于,包括处理器和存储器,所述处理器用于执行所述存储器中存储的计算机程序时实现如权利要求1至5任一项所述差分对焊盘的规避走线区域的生成方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有差分对焊盘的规避走线区域的生成程序,所述差分对焊盘的规避走线区域的生成程序被处理器执行时实现如权利要求1至5任一项所述差分对焊盘的规避走线区域的生成方法的步骤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810687159.3A CN109033528B (zh) | 2018-06-28 | 2018-06-28 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
PCT/CN2018/123474 WO2020000948A1 (zh) | 2018-06-28 | 2018-12-25 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810687159.3A CN109033528B (zh) | 2018-06-28 | 2018-06-28 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109033528A true CN109033528A (zh) | 2018-12-18 |
CN109033528B CN109033528B (zh) | 2022-03-22 |
Family
ID=65520804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810687159.3A Active CN109033528B (zh) | 2018-06-28 | 2018-06-28 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN109033528B (zh) |
WO (1) | WO2020000948A1 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110276151A (zh) * | 2019-06-27 | 2019-09-24 | 浪潮商用机器有限公司 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
WO2020000948A1 (zh) * | 2018-06-28 | 2020-01-02 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
CN112749527A (zh) * | 2021-01-15 | 2021-05-04 | 苏州浪潮智能科技有限公司 | 高速信号差分限制区的设置方法、系统、设备及存储介质 |
CN115099185A (zh) * | 2022-07-27 | 2022-09-23 | 苏州浪潮智能科技有限公司 | 一种基于出线方向的焊盘自动挖空方法及装置 |
CN117460169A (zh) * | 2023-12-26 | 2024-01-26 | 苏州元脑智能科技有限公司 | Pcb板上铜皮的铺设方法、装置及电子设备 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113392613B (zh) * | 2020-03-13 | 2023-07-21 | 浙江宇视科技有限公司 | 一种电路板布线方法、系统及装置 |
CN113723039B (zh) * | 2020-05-26 | 2024-04-05 | 浙江宇视科技有限公司 | 一种pcb文件检查方法、装置和设备 |
CN113705151B (zh) * | 2021-07-29 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 基于双列式封装的零件导通面积检查方法及系统 |
CN114297977B (zh) * | 2021-12-16 | 2024-01-23 | 苏州浪潮智能科技有限公司 | 一种切断丝印的方法和装置 |
WO2023185882A1 (zh) * | 2022-03-31 | 2023-10-05 | 本源科仪(成都)科技有限公司 | 半导体量子比特版图的布图构建方法、系统、介质及设备 |
CN114757140B (zh) * | 2022-03-31 | 2024-06-04 | 本源科仪(成都)科技有限公司 | 量子比特版图的布线方法、装置、电子设备及存储介质 |
CN114997096B (zh) * | 2022-04-28 | 2024-06-04 | 本源科仪(成都)科技有限公司 | 半导体量子比特版图的布图构建方法、系统、介质及设备 |
CN114692554B (zh) * | 2022-03-31 | 2024-06-04 | 本源科仪(成都)科技有限公司 | 量子比特版图的导电盘布图方法、系统、介质及设备 |
CN116050342B (zh) * | 2022-11-08 | 2024-08-13 | 深圳量旋科技有限公司 | 量子电路的布线方法、布线装置、存储介质和计算机设备 |
CN118265228B (zh) * | 2024-05-31 | 2024-08-13 | 苏州元脑智能科技有限公司 | 背板pcb设计方法、装置、背板pcb、设备及介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001078142A1 (de) * | 2000-04-11 | 2001-10-18 | Infineon Technologies Ag | Vorrichtung zum befestigen einer wärmeverteilungsabdeckung auf einer leiterplatte |
US20050138592A1 (en) * | 2003-12-17 | 2005-06-23 | Morgan Thomas O. | Apparatuses and methods to route line to line |
CN103648232A (zh) * | 2013-12-27 | 2014-03-19 | 广东威创视讯科技股份有限公司 | 一种用于解决信号过孔与封装焊盘短路的方法 |
CN103870619A (zh) * | 2012-12-13 | 2014-06-18 | 鸿富锦精密工业(深圳)有限公司 | 布线检查系统及方法 |
CN107580421A (zh) * | 2016-07-04 | 2018-01-12 | 北大方正集团有限公司 | 焊盘加工方法及使用该方法的pcb板生产方法 |
CN107944197A (zh) * | 2017-12-20 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种基于Cadence skill的差分对过孔处背钻安全距离的处理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103902772B (zh) * | 2014-03-28 | 2017-01-18 | 清华大学 | 基于交错型引脚结构的等长差分对逃逸布线方法 |
CN105260544B (zh) * | 2015-10-19 | 2018-07-06 | 中国科学院长春光学精密机械与物理研究所 | 电路板的简易走线方法 |
CN108429564B (zh) * | 2016-02-25 | 2019-10-25 | Oppo广东移动通信有限公司 | 阻抗匹配电路的设计方法及移动终端 |
CN107392903A (zh) * | 2017-07-25 | 2017-11-24 | 魏延福 | Pcb线路获取方法、获取系统和维修的方法 |
CN109033528B (zh) * | 2018-06-28 | 2022-03-22 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
-
2018
- 2018-06-28 CN CN201810687159.3A patent/CN109033528B/zh active Active
- 2018-12-25 WO PCT/CN2018/123474 patent/WO2020000948A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001078142A1 (de) * | 2000-04-11 | 2001-10-18 | Infineon Technologies Ag | Vorrichtung zum befestigen einer wärmeverteilungsabdeckung auf einer leiterplatte |
US20050138592A1 (en) * | 2003-12-17 | 2005-06-23 | Morgan Thomas O. | Apparatuses and methods to route line to line |
CN103870619A (zh) * | 2012-12-13 | 2014-06-18 | 鸿富锦精密工业(深圳)有限公司 | 布线检查系统及方法 |
CN103648232A (zh) * | 2013-12-27 | 2014-03-19 | 广东威创视讯科技股份有限公司 | 一种用于解决信号过孔与封装焊盘短路的方法 |
CN107580421A (zh) * | 2016-07-04 | 2018-01-12 | 北大方正集团有限公司 | 焊盘加工方法及使用该方法的pcb板生产方法 |
CN107944197A (zh) * | 2017-12-20 | 2018-04-20 | 郑州云海信息技术有限公司 | 一种基于Cadence skill的差分对过孔处背钻安全距离的处理方法 |
Non-Patent Citations (2)
Title |
---|
R.ROZIER等: "Automated design of ICs with area-distributed I/O pads", 《1998 IEEE/LEOS SUMMER TOPICAL MEETING. DIGEST. BROADBAND OPTICAL NETWORKS AND TECHNOLOGIES: AN EMERGING REALITY. OPTICAL MEMS. SMART PIXELS. ORGANIC OPTICS AND OPTOELECTRONICS (CAT. NO.98TH8369)》 * |
徐忠良: "降压型转换电路的PCB布局及布线方法", 《内燃机与配件》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020000948A1 (zh) * | 2018-06-28 | 2020-01-02 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
CN110276151A (zh) * | 2019-06-27 | 2019-09-24 | 浪潮商用机器有限公司 | 一种内存区域走线的方法、系统、设备及可读存储介质 |
CN112749527A (zh) * | 2021-01-15 | 2021-05-04 | 苏州浪潮智能科技有限公司 | 高速信号差分限制区的设置方法、系统、设备及存储介质 |
CN115099185A (zh) * | 2022-07-27 | 2022-09-23 | 苏州浪潮智能科技有限公司 | 一种基于出线方向的焊盘自动挖空方法及装置 |
CN115099185B (zh) * | 2022-07-27 | 2024-01-19 | 苏州浪潮智能科技有限公司 | 一种基于出线方向的焊盘自动挖空方法及装置 |
CN117460169A (zh) * | 2023-12-26 | 2024-01-26 | 苏州元脑智能科技有限公司 | Pcb板上铜皮的铺设方法、装置及电子设备 |
CN117460169B (zh) * | 2023-12-26 | 2024-03-12 | 苏州元脑智能科技有限公司 | Pcb板上铜皮的铺设方法、装置及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN109033528B (zh) | 2022-03-22 |
WO2020000948A1 (zh) | 2020-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109033528A (zh) | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 | |
WO2020038040A1 (zh) | 信号链路信号质量评估方法、装置、设备及可读存储介质 | |
JP4644586B2 (ja) | セラミック集積回路パッケージにおいて電力分配システムを機能強化するための方法及びプログラム | |
US9298084B2 (en) | Preventing double patterning odd cycles | |
CN112560389B (zh) | 一种基于轨道分配的详细布线方法 | |
CN107145990A (zh) | 逃生路线的生成方法、生成装置及服务器 | |
US10104038B2 (en) | Method of defining interface identifier (IID) of IPv6 address and a communication device operating the same | |
JP2023530875A (ja) | 半導体回路設計およびユニット・ピン配置 | |
CN115982906A (zh) | 一种布线方案生成方法、装置 | |
CN105320662A (zh) | 网页生成方法及装置 | |
US8032855B1 (en) | Method and apparatus for performing incremental placement on a structured application specific integrated circuit | |
US10102328B1 (en) | System and method for constructing spanning trees | |
US20130212550A1 (en) | Thermal Relief Automation | |
US7003750B2 (en) | Topology based wire shielding generation | |
CN105933091A (zh) | 基于空间网络编码的最小权三角剖分方法及装置 | |
US11829698B2 (en) | Guided power grid augmentation system and method | |
CN107844535B (zh) | 一种外部资源库调用方法及系统 | |
US10747936B1 (en) | System, method, and computer program product for genetic routing in an electronic circuit design | |
US9600619B2 (en) | Distribution of power vias in a multi-layer circuit board | |
US10949596B1 (en) | System, method, and computer program product for simultaneous routing and placement in an electronic circuit design | |
US7353480B1 (en) | Apparatus, system, and method for designing via pads having extended contours | |
CN113806997A (zh) | 产生印刷电路板组装方案的方法 | |
CN106650047B (zh) | 可编程逻辑器件布局方法及装置 | |
US11263381B1 (en) | System and method for updating shapes associated with an electronic design | |
US10997351B1 (en) | System, method, and computer program product for electromigration-aware width spacing pattern tracks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |