CN117460169B - Pcb板上铜皮的铺设方法、装置及电子设备 - Google Patents
Pcb板上铜皮的铺设方法、装置及电子设备 Download PDFInfo
- Publication number
- CN117460169B CN117460169B CN202311802713.5A CN202311802713A CN117460169B CN 117460169 B CN117460169 B CN 117460169B CN 202311802713 A CN202311802713 A CN 202311802713A CN 117460169 B CN117460169 B CN 117460169B
- Authority
- CN
- China
- Prior art keywords
- area
- determining
- frame selection
- conductor layer
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 119
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 119
- 239000010949 copper Substances 0.000 title claims abstract description 119
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004020 conductor Substances 0.000 claims abstract description 85
- 238000013461 design Methods 0.000 claims abstract description 80
- 238000010586 diagram Methods 0.000 claims abstract description 52
- 238000004590 computer program Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 19
- 238000003860 storage Methods 0.000 claims description 10
- 230000009471 action Effects 0.000 claims description 5
- 238000002372 labelling Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009432 framing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012827 research and development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Road Paving Structures (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明涉及PCB板制造技术领域,提供一种PCB板上铜皮的铺设方法、装置及电子设备,该方法包括:确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积,所述第一元素为在所述导体层面上不与铜皮连接的元素;确定所述框选区域中的第二面积,所述第二面积基于所述导体层面上已铺设铜皮区域与所述框选区域而得到;根据所述框选区域、所述第一面积和所述第二面积,确定铜皮在所述导体层面上的铺设面积。通过采用自动化方式在PCB板图中导体层面上的框选区域,去除在导体层面上不与铜皮连接的元素,以及与导体层面上已铺设铜皮区域重叠的区域得到铜皮在导体层面上的铺设面积,使铺铜设计更高效,更规范。
Description
技术领域
本发明涉及PCB板制造技术领域,尤其涉及一种PCB板上铜皮的铺设方法、装置及电子设备。
背景技术
伴随云计算应用的发展,信息化逐渐覆盖到社会的各个领域。人们的日常工作生活越来越多的通过网络来进行交流,网络数据量也在不断增加,对服务器的性能要求也更高。信号的速率成倍增长,芯片计算的速度同比增长,功耗也随之增加。服务器是由大量运算、存储、管理芯片组成的系统,每时每刻都需要供电支撑。PCB板上的布局空间及走线空间都有限,规则的铺铜设计会在满足供电通流的情况下,节省布局布线空间,使PCB设计更优。另外,随着市场竞争越来越激烈,服务器研发周期也是抢占市场的重要因素,在PCB设计环节为了节约时间,往往采用多人协作设计的方式,但人为因素的影响,铺铜设计不能做到归一化,需要投入人力进行后期优化,设计效率低下。
发明内容
针对现有技术存在的问题,本发明提供一种PCB板上铜皮的铺设方法、装置及电子设备。
本发明提供一种PCB板上铜皮的铺设方法,包括:
确定PCB板图中导体层面上的框选区域;
确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积,所述设计网络由各元素连接构成,所述元素包括器件管脚和过孔;所述第一元素为在所述导体层面上不与铜皮连接的元素;
确定所述框选区域中的第二面积,所述第二面积基于所述导体层面上已铺设铜皮区域与所述框选区域而得到;
根据所述框选区域、所述第一面积和所述第二面积,确定铜皮在所述导体层面上的铺设面积。
在一个实施例中,所述确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积,包括:
获取所述PCB板图的设计网络位于所述框选区域中的第一元素的占用面积;
确定所述第一元素的结构类型,使所述结构类型在结构类型与外扩宽度的对应关系进行匹配,确定所述第一元素的外扩宽度;
根据所述第一元素的外扩宽度和所述占用面积确定所述第一元素的第一面积。
在一个实施例中,所述确定所述框选区域中的第二面积,包括:
获取所述导体层面上已铺设铜皮区域与所述框选区域的重叠面积;
根据所述重叠面积和预设的外扩宽度确定所述框选区域中的第二面积。
在一个实施例中,所述确定所述框选区域中的第二面积,包括:
获取所述导体层面上已铺设铜皮区域与所述框选区域的重叠面积的大小;
根据所述重叠面积的大小确定所述重叠面积的外扩宽度;
根据所述重叠面积的外扩宽度和所述重叠面积确定所述框选区域的第二面积。
在一个实施例中,所述第一面积的边角为直角,相应地,在确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积之后,所述方法还包括:
若直角为所述第一面积的凸直角,则对直角进行消角,形成两个钝角;
若直角为所述第一面积的凹直角,则保持直角形态。
在一个实施例中,所述方法还包括:
获取形成所述钝角的两条边的两个端点和所述钝角的顶点的位置信息;
根据所述位置信息确定所述钝角的角度值;
若所述钝角的角度值大于90度小于135度时,调整所述顶点的位置信息,使所述钝角的角度值为135度;
根据所述钝角的角度值为135度时调整后的顶点的位置信息,对所述第一面积调整。
在一个实施例中,所述方法还包括:
基于所述第一面积上相邻两个直角的顶点的位置信息,确定两个顶点之间的长度;
若所述长度小于预设长度,则对两个直角的顶点进行标注;所述预设长度为3.5mil;
若所述长度大于预设长度,且差值小于或等于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的一半长度的消角方式,形成两个钝角;
若所述长度大于预设长度,其差值大于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的预设比例的消角方式,形成两个钝角。
在一个实施例中,所述确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积,包括:
对所述框选区域上的元素进行识别,识别到所述元素的设计编码;
基于所述元素的设备编码在设计网络列表中,识别出含有所述元素的设计网络并将所述设计网络显示在显示屏上;
感应所述显示屏上对设计网络上的元素的触发信号,得到所述第一元素;
根据所述第一元素,在所述框选区域上构建对应的第一面积。
在一个实施例中,所述框选区域为方形区域,在确定PCB板图中导体层面上的框选区域之后,所述方法还包括:对所述框选区域的直角进行消角,形成两个钝角。
在一个实施例中,所述确定PCB板图中导体层面上的框选区域,包括:
感应在PCB板图中导体层面上所选元素的感应信号,获取所述元素的位置信息;
根据所选元素的位置信息,生成最大面积的边界框区域;
根据所述边界框区域进行外扩,得到框选区域;
若所述框选区域含有新进入的元素,则按照预设的缩小宽度对框选区域进行缩小,直到所述框选区域内不含有新进入的元素。
在一个实施例中,在确定所述框选区域含有新进入的元素之后,发出警告界面,所述警告界面上设置有第一执行按钮,所述第一执行按钮表征对框选区域进行缩小的执行动作。
本发明还提供一种PCB板上铜皮的铺设装置,包括:
选取模块,用于确定PCB板图中导体层面上的框选区域;
第一处理模块,用于确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积,所述设计网络由各元素连接构成,所述元素包括器件管脚和过孔;所述第一元素为在所述导体层面上不与铜皮连接的元素;
第二处理模块,用于确定所述框选区域中的第二面积,所述第二面积基于所述导体层面上已铺设铜皮区域与所述框选区域而得到;
确定模块,用于根据所述框选区域、所述第一面积和所述第二面积,确定铜皮在所述导体层面上的铺设面积。
本发明还提供一种电子设备,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述PCB板上铜皮的铺设方法。
本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现如上述PCB板上铜皮的铺设方法。
本发明还提供一种计算机程序产品,包括计算机程序,所述计算 机程序被处理器执行时实现如上述PCB板上铜皮的铺设方法。
本发明提供的一种PCB板上铜皮的铺设方法、装置及电子设备,通过采用自动化方式在PCB板图中导体层面上的框选区域,去除在导体层面上不与铜皮连接的元素,以及与导体层面上已铺设铜皮区域重叠的区域得到铜皮在导体层面上的铺设面积,使铺铜设计更高效,更规范。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的PCB板上铜皮的铺设方法的流程示意图;
图2是本发明提供的框选区域中各面积相互关系示意图;
图3是本发明提供的元素的占用面积的外扩示意图;
图4是本发明提供的重叠面积的外扩示意图;
图5a是本发明提供的直角优化示意图一;
图5b是本发明提供的直角优化示意图二;
图6是本发明提供的直角优化的坐标示意图;
图7是本发明提供的PCB板上铜皮的铺设装置的结构示意图;
图8是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合图1-图8描述本发明的一种PCB板上铜皮的铺设方法、装置及电子设备。
图1示出了本发明提供的一种PCB板上铜皮的铺设方法的流程示意图,参见图1,该方法包括:
11、确定PCB板图中导体层面上的框选区域;
12、确定PCB板图的设计网络位于框选区域中的第一元素的第一面积,设计网络由各元素连接构成,元素包括器件管脚和过孔;第一元素为在导体层面上不与铜皮连接的元素;
13、确定框选区域中的第二面积,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到;
14、根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。
对此,需要说明的是,伴随云计算应用的发展,信息化逐渐覆盖到社会的各个领域。人们的日常工作生活越来越多的通过网络来进行交流,网络数据量也在不断增加,对服务器的性能要求也更高。信号的速率成倍增长,芯片计算的速度同比增长,功耗也随之增加。服务器是由大量运算、存储、管理芯片组成的系统,每时每刻都需要供电支撑。PCB板上的布局空间及走线空间都有限,规则的铺铜设计会在满足供电通流的情况下,节省布局布线空间,使PCB设计更优。另外,随着市场竞争越来越激烈,服务器研发周期也是抢占市场的重要因素,在PCB设计环节为了节约时间,往往采用多人协作设计的方式,但人为因素的影响,铺铜设计不能做到归一化,需要投入人力进行后期优化,设计效率低下。
为此,本发明提供一种PCB板上铜皮的铺设方法,该方法能减少工程师的操作,提高设计效率。
PCB板是由导体层面和绝缘层面压合而成,在导体层面会铺设铜皮,以使得PCB板图的设计网络中的元素与铜皮连接,以达到各个层面上处于同一设计网络上的元素互连。在本发明中,设计网络由各元素连接构成,所述元素包括器件管脚和过孔,但不仅以此。
在本发明中,在导体层面上铺设铜皮,需要避开不需要铺设铜皮的区域。但框选区域是一个较“粗略”的划分区域,为此,其不能完全用来铺设铜皮。故要在该框选区域中确定出PCB板图的设计网络位于框选区域中的第一元素的第一面积。对此,需要说明的是,框选区域是一个面积概念,为此,对于在导体层面上不与铜皮连接的第一元素,需要确定涵盖该第一元素的面积。
在本发明中,在PCB板图中导体层面会分批进行铺设铜皮。为此,会存在框选区域的范围会与已铺设铜皮区域产生重叠,为此,要将这些重叠的区域进行合理处理,得到能够表征该重叠区域的面积。在本发明中,为了与元素的面积进行区分,这里的表征重叠区域的面积作为第二面积。
在本发明中,在得到框选区域中的第一面积和第二面积之后,接着根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。实际上是在框选区域中能够用来铺设铜皮的面积。在本发明中,在框选区域中将第一面积和第二面积去除之后,可以得到铺设面积。在本发明中,该方法的处理过程主要体现在PCB板图上的展示效果,为此,在确定框选区域中的铺设面积之后,会将该铺设面积进行显示,以供工程师进行查看。
参见图2,可以看出框选区域、第一面积和第二面积的位置关系。图2中有框选区域、已完成的铺铜设计和待进行铺铜设计的管脚(即第一元素)。
本发明提供的PCB板上铜皮的铺设方法,通过采用自动化方式在PCB板图中导体层面上的框选区域,去除在导体层面上不与铜皮连接的元素,以及与导体层面上已铺设铜皮区域重叠的区域得到铜皮在导体层面上的铺设面积,使铺铜设计更高效,更规范。
在上述方法的进一步方法中,主要是对确定PCB板图的设计网络位于框选区域中的第一元素的第一面积的处理过程进行解释说明,具体如下:
获取PCB板图的设计网络位于框选区域中的第一元素的占用面积;
确定第一元素的结构类型,使结构类型在结构类型与外扩宽度的对应关系进行匹配,确定第一元素的外扩宽度;
根据第一元素的外扩宽度和占用面积确定第一元素的第一面积。
对此,需要说明的是,在本发明中,不同元素在PCB板图上所占有的面积不同。由于第一元素是在导体层面上不与铜皮连接的元素。为此,需要基于占有面积进行外扩,得产生与铺设的铜皮产生一定的间隙,从而实现第一元素在导体层面上不与铜皮连接的元素。
在本发明中,不同的元素在不同的间隙下与铜皮可能产生的电力影响不同,为此,在对占有面积进行外扩,所基于的外扩宽度也不同。故确定第一元素的结构类型,使结构类型在结构类型与外扩宽度的对应关系进行匹配,确定第一元素的外扩宽度。
在本发明中,确定第一元素的外扩宽度之后,根据第一元素的外扩宽度和占用面积确定第一元素的第一面积。
参见图3为元素的占用面积的外扩示意图。图3中的S为外扩宽度。
在上述方法的进一步方法中,主要是确定所述框选区域中的第二面积的处理过程进行解释说明,具体如下:
获取导体层面上已铺设铜皮区域与框选区域的重叠面积;
根据重叠面积和预设的外扩宽度确定框选区域中的第二面积。
对此,需要说明的是,在本发明中,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到。实际上框选区域与已铺设铜皮区域产生了重叠,具有重叠面积。为此,也需要基于重叠面积进行外扩,故根据重叠面积和预设的外扩宽度确定框选区域中的第二面积。
还存在一种情况,还可以计算得到外扩宽度,铜皮具有电信号,不同的铜皮面积,可能产生的电信号不同。为此,不同的铜皮面积,在不同的间隙下可能产生不同的电力影响。对此,需要基于已铺设铜皮区域与框选区域的重叠面积的大小确定外扩宽度。在本发明中,可采用函数方式,从重叠面积的大小出发,计算出一个合适的外扩宽度。
故根据重叠面积的大小确定所述重叠面积的外扩宽度,然后根据重叠面积的外扩宽度和重叠面积确定框选区域的第二面积。
参见图4为重叠面积的外扩示意图,图4中,该重叠面积是已铺设铜皮区域完全位于框选区域中。
在上述方法的进一步方法中,在本发明中,PCB板图上元素的面积多为直角形式的多边形区域,故第一面积的边角为直角。但PCB板设计中,直角的设计可能会产生一定的电力影响,为此,需要对直角的拐角进行优化。
在本发明中,对直角的拐角进行优化,当直角为第一面积的凸直角,则对直角进行消角,形成两个钝角;若直角为第一面积的凹直角,则保持直角形态。参见图5a和图5b。
在上述方法的进一步方法中,框选区域为方形区域,在确定PCB板图中导体层面上的框选区域之后,对框选区域的直角进行消角,形成两个钝角。继续参见图4,可以看出对框选区域进行消角。
参见图2,框选区域的边界作为铺铜设计的最远边界,并记录顶点坐标(X0,Y0)…(X3,Y3)。对框选区域进行消角,参见图4,以框选区域的四个顶点得到8个去直角的矩形坐标,即(X0+5,Y0)、(X1-5,Y1)、(X1,Y1+5)、(X2,Y2-5)、(X2-5,Y2)、(X3+5,Y3)、(X3,Y3-5)、(X0,Y0+5)。
在上述方法的进一步方法中,在本发明中,对直角的拐角进行消角的过程中,若随意消角,可能会产生设计感不一样的钝角,这种设计方式,可能会产生拐角之间的电力影响。为此,需要对钝角的拐角进行进一步的优化,以达到较好的处理效果。
获取形成钝角的两条边的两个端点和钝角的顶点的位置信息;
根据位置信息确定钝角的角度值;
若钝角的角度值大于90度小于135度时,调整顶点的位置信息,使钝角的角度值为135度;
根据钝角的角度值为135度时调整后的顶点的位置信息,对第一面积调整。
对此,需要说明的是,在本发明中,通过在PCB板图上的坐标设置,参见图6,可以读出一个拐角与相邻拐角所产生的三个顶点坐标(auto_X1,auto_Y1)、(auto_X2,auto_Y2)、(auto_X3,auto_Y3),它们代表了多边形相邻的两条边,并且可以求出两条边组成的夹角α,如果夹角90°≤α<135°时,则需要调整中间点的位置,使两条边的夹角α等于135°,并将此时中间点的坐标替换(auto_X2 auto_Y2)。对所有拐角进行遍历完成上述的操作后,可以得到一组新的多边形顶点坐标数组,基于该定点坐标数组,可以确定铺设面积。
在上述方法的进一步方法中,在本发明中,对于铜皮宽度小于3.5mil的部分,消角加工会比较困难,所以会对比任意两个拐点之间的横坐标相减,然后取绝对值,如果绝对值小于3.5mil,就在拐点位置做标记,来提示工程师此位置有加工的风险。即基于第一面积上相邻两个直角的顶点的位置信息,确定两个顶点之间的长度;若长度小于预设长度,则对两个直角的顶点进行标注;预设长度为3.5mil。
为了保证一次性使上述两条边组成的夹角α满足要求,不用在进行额外的优化过程,故提供一种消角的处理方式,具体如下:
若长度大于预设长度,且差值小于或等于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的一半长度的消角方式,形成两个钝角;
若长度大于预设长度,其差值大于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的预设比例的消角方式,形成两个钝角。在这里,该预设比例小于1。
在上述方法的进一步方法中,主要是对确定PCB板图的设计网络位于框选区域中的第一元素的第一面积的处理过程进行解释说明,具体如下:
对框选区域上的元素进行识别,识别到元素的设计编码;
基于元素的设备编码在设计网络列表中,识别出含有元素的设计网络并将设计网络显示在显示屏上;
感应显示屏上对设计网络上的元素的触发信号,得到第一元素;
根据第一元素,在框选区域上构建对应的第一面积。
对此,需要说明的是,在本发明中,在框选区域通过axlGetSelSet()函数可以读取到器件管脚和过孔的设计编码。程序会遍历各个元素的设计编码,基于元素的设备编码在设计网络列表中,识别出含有元素的设计网络并将设计网络显示在显示屏上,以弹窗的形式呈现给工程师,由工程师选择要进行自动铺铜设计的网络的元素,故系统感应显示屏上对设计网络上的元素的触发信号,得到第一元素,然后根据第一元素,在框选区域上构建对应的第一面积。
在本发明中,主要是对确定PCB板图中导体层面上的框选区域的处理过程进行解释说明,具体如下:
感应在PCB板图中导体层面上所选元素的感应信号,获取元素的位置信息;
根据元素的位置信息,生成最大面积的边界框区域;
根据边界框区域进行外扩,得到框选区域;
若框选区域含有新进入的元素,则按照预设的缩小宽度对框选区域进行缩小,直到框选区域内不含有新进入的元素。
在确定框选区域含有新进入的元素之后,发出警告界面,警告界面上设置有第一执行按钮,第一执行按钮表征对框选区域进行缩小的执行动作。
对此,需要说明的是,在本发明中,通过在PCB板图上的坐标设置,可以得知每个元素在PCB板图的位置信息,从每个元素的占用面积为方形的情况下,每个元素均含有四个角顶点的坐标信息。为此,感应在PCB板图中导体层面上所选元素的感应信号,获取元素的位置信息。根据元素的位置信息,生成最大面积的边界框区域。即选取每个选取元素的最外的角顶点的坐标信息,然后构建方形区域,该方形区域为边界框区域。通过选取的元素的位置信息,可以实现自动化处理,替代在板图上进行拉伸操作,难以选取一次就成功的处理方式。
对获取到的根据边界框区域进行外扩,得到框选区域。
但是会存在外扩后的区域会覆盖住其他未选取元素的面积,此时,说明框选区域不合适。此时,需要进行的优化处理,若框选区域含有新进入的元素,则按照预设的缩小宽度对框选区域进行缩小,直到框选区域内不含有新进入的元素。
在确定框选区域含有新进入的元素之后,发出警告界面,警告界面上设置有第一执行按钮,第一执行按钮表征对框选区域进行缩小的执行动作。由操作人员去查看框选区域是否真的覆盖住新的元素,或新的元素是否影响到铜皮的铺设,为此,需要给操作人员一个提醒,以操作人员决定是否进行缩小框选区域的操作。
还需要说明的是,当框选区域覆盖的新的元素属于操作人员疏忽导致的未选取的元素,此时,可以再次选取新的元素,基于新的元素的位置信息对框选区域进行更新,从而再次形成新的框选区域。
下面对本发明提供的PCB板上铜皮的铺设装置进行描述,下文描述的PCB板上铜皮的铺设装置与上文描述的PCB板上铜皮的铺设方法可相互对应参照。
图7示出了本发明提供的一种PCB板上铜皮的铺设装置的结构示意图,参见图7,该装置包括选取模块71、第一处理模块72、第二处理模块73和确定模块74,其中:
选取模块71,用于确定PCB板图中导体层面上的框选区域;
第一处理模块72,用于确定PCB板图的设计网络位于框选区域中的第一元素的第一面积,设计网络由各元素连接构成,元素包括器件管脚和过孔;第一元素为在导体层面上不与铜皮连接的元素;
第二处理模块73,用于确定框选区域中的第二面积,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到;
确定模块74,用于根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。
在上述装置的进一步装置中,该第一处理模块具体用于:
获取PCB板图的设计网络位于框选区域中的第一元素的占用面积;
确定第一元素的结构类型,使结构类型在结构类型与外扩宽度的对应关系进行匹配,确定第一元素的外扩宽度;
根据第一元素的外扩宽度和占用面积确定第一元素的第一面积。
在上述装置的进一步装置中,该第二处理模块具体用于:
获取所述导体层面上已铺设铜皮区域与所述框选区域的重叠面积;
根据所述重叠面积和预设的外扩宽度确定所述框选区域中的第二面积。
在上述装置的进一步装置中,该第二处理模块具体用于:
获取导体层面上已铺设铜皮区域与框选区域的重叠面积的大小;
根据重叠面积的大小确定重叠面积的外扩宽度;
根据重叠面积的外扩宽度和重叠面积确定框选区域的第二面积。
在上述装置的进一步装置中,第一面积的边角为直角,相应地,在确定PCB板图的设计网络位于框选区域中的第一元素的第一面积之后,该装置还包括优化模块,用于:
若直角为第一面积的凸直角,则对直角进行消角,形成两个钝角;
若直角为第一面积的凹直角,则保持直角形态。
在上述装置的进一步装置中,该优化模块具体用于:
获取形成钝角的两条边的两个端点和钝角的顶点的位置信息;
根据位置信息确定钝角的角度值;
若钝角的角度值大于90度小于135度时,调整顶点的位置信息,使钝角的角度值为135度;
根据钝角的角度值为135度时调整后的顶点的位置信息,对第一面积调整。
在上述装置的进一步装置中,该优化模块还具体用于:
基于第一面积上相邻两个直角的顶点的位置信息,确定两个顶点之间的长度;
若长度小于预设长度,则对两个直角的顶点进行标注;预设长度为3.5mil;
若长度大于预设长度,且差值小于或等于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的一半长度的消角方式,形成两个钝角;
若长度大于预设长度,其差值大于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的预设比例的消角方式,形成两个钝角。
在上述装置的进一步装置中,该第一处理模块具体用于:
对框选区域上的元素进行识别,识别到元素的设计编码;
基于元素的设备编码在设计网络列表中,识别出含有元素的设计网络并将设计网络显示在显示屏上;
感应显示屏上对设计网络上的元素的触发信号,得到第一元素;
根据第一元素,在框选区域上构建对应的第一面积。
在上述装置的进一步装置中,框选区域为方形区域,在确定PCB板图中导体层面上的框选区域之后,对框选区域的直角进行消角,形成两个钝角。
在上述装置的进一步装置中,该选取模块具体用于:
感应在PCB板图中导体层面上所选元素的感应信号,获取元素的位置信息;
根据所选元素的位置信息,生成最大面积的边界框区域;
根据边界框区域进行外扩,得到框选区域;
若框选区域含有新进入的元素,则按照预设的缩小宽度对框选区域进行缩小,直到框选区域内不含有新进入的元素。
在确定框选区域含有新进入的元素之后,发出警告界面,警告界面上设置有第一执行按钮,第一执行按钮表征对框选区域进行缩小的执行动作。
本发明提供的PCB板上铜皮的铺设装置,通过采用自动化方式在PCB板图中导体层面上的框选区域,去除在导体层面上不与铜皮连接的元素,以及与导体层面上已铺设铜皮区域重叠的区域得到铜皮在导体层面上的铺设面积,使铺铜设计更高效,更规范。
图8示例了一种电子设备的实体结构示意图,如图8所示,该电子设备可以包括:处理器(processor)81、通信接口(Communications Interface)82、存储器(memory)83和通信总线84,其中,处理器81,通信接口82,存储器83通过通信总线84完成相互间的通信。处理器81可以调用存储器83中的逻辑指令,以执行PCB板上铜皮的铺设方法,该方法包括:确定PCB板图中导体层面上的框选区域;确定PCB板图的设计网络位于框选区域中的第一元素的第一面积,设计网络由各元素连接构成,元素包括器件管脚和过孔;第一元素为在导体层面上不与铜皮连接的元素;确定框选区域中的第二面积,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到;根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。
此外,上述的存储器83中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本发明还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,计算机程序可存储在非暂态计算机可读存储介质上,所述计算机程序被处理器执行时,计算机能够执行上述各方法所提供的PCB板上铜皮的铺设方法,该方法包括:确定PCB板图中导体层面上的框选区域;确定PCB板图的设计网络位于框选区域中的第一元素的第一面积,设计网络由各元素连接构成,元素包括器件管脚和过孔;第一元素为在导体层面上不与铜皮连接的元素;确定框选区域中的第二面积,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到;根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。
又一方面,本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各方法提供的PCB板上铜皮的铺设方法,该方法包括:确定PCB板图中导体层面上的框选区域;确定PCB板图的设计网络位于框选区域中的第一元素的第一面积,设计网络由各元素连接构成,元素包括器件管脚和过孔;第一元素为在导体层面上不与铜皮连接的元素;确定框选区域中的第二面积,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到;根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。
又一方面,本发明还提供本发明还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如上述PCB板上铜皮的铺设方法,该方法包括:确定PCB板图中导体层面上的框选区域;确定PCB板图的设计网络位于框选区域中的第一元素的第一面积,设计网络由各元素连接构成,元素包括器件管脚和过孔;第一元素为在导体层面上不与铜皮连接的元素;确定框选区域中的第二面积,第二面积基于导体层面上已铺设铜皮区域与框选区域而得到;根据框选区域、第一面积和第二面积,确定铜皮在导体层面上的铺设面积。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (13)
1.一种PCB板上铜皮的铺设方法,其特征在于,包括:
确定PCB板图中导体层面上的框选区域;
获取所述PCB板图的设计网络位于所述框选区域中的第一元素的占用面积;确定所述第一元素的结构类型,使所述结构类型在结构类型与外扩宽度的对应关系进行匹配,确定所述第一元素的外扩宽度;根据所述第一元素的外扩宽度和所述占用面积确定所述第一元素的第一面积,所述设计网络由各元素连接构成,所述元素包括器件管脚和过孔;所述第一元素为在所述导体层面上不与铜皮连接的元素;
获取所述导体层面上已铺设铜皮区域与所述框选区域的重叠面积的大小;根据所述重叠面积的大小确定所述重叠面积的外扩宽度;根据所述重叠面积的外扩宽度和所述重叠面积确定所述框选区域的第二面积,所述第二面积基于所述导体层面上已铺设铜皮区域与所述框选区域而得到;
根据所述框选区域、所述第一面积和所述第二面积,确定铜皮在所述导体层面上的铺设面积,并显示所述铺设面积。
2.根据权利要求1所述的PCB板上铜皮的铺设方法,其特征在于,所述确定所述框选区域中的第二面积,或是:
根据所述重叠面积和预设的外扩宽度确定所述框选区域中的第二面积。
3.根据权利要求1或2所述的PCB板上铜皮的铺设方法,其特征在于,所述第一面积的边角为直角,相应地,在确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积之后,所述方法还包括:
若直角为所述第一面积的凸直角,则对直角进行消角,形成两个钝角;
若直角为所述第一面积的凹直角,则保持直角形态。
4.根据权利要求3所述的PCB板上铜皮的铺设方法,其特征在于,所述方法还包括:
获取形成所述钝角的两条边的两个端点和所述钝角的顶点的位置信息;
根据所述位置信息确定所述钝角的角度值;
若所述钝角的角度值大于90度小于135度时,调整所述顶点的位置信息,使所述钝角的角度值为135度;
根据所述钝角的角度值为135度时调整后的顶点的位置信息,对所述第一面积调整。
5.根据权利要求3所述的PCB板上铜皮的铺设方法,其特征在于,所述方法还包括:
基于所述第一面积上相邻两个直角的顶点的位置信息,确定两个顶点之间的长度;
若所述长度小于预设长度,则对两个直角的顶点进行标注;所述预设长度为3.5mil;
若所述长度大于预设长度,且差值小于或等于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的一半长度的消角方式,形成两个钝角;
若所述长度大于预设长度,其差值大于预设长度的两倍,则对直角按照在两个直角的边上分别去除差值的预设比例的消角方式,形成两个钝角。
6.根据权利要求5所述的PCB板上铜皮的铺设方法,其特征在于,所述确定所述PCB板图的设计网络位于所述框选区域中的第一元素的第一面积,包括:
对所述框选区域上的元素进行识别,识别到所述元素的设计编码;
基于所述元素的设备编码在设计网络列表中,识别出含有所述元素的设计网络并将所述设计网络显示在显示屏上;
感应所述显示屏上对设计网络上的元素的触发信号,得到所述第一元素;
根据所述第一元素,在所述框选区域上构建对应的第一面积。
7.根据权利要求1所述的PCB板上铜皮的铺设方法,其特征在于,所述框选区域为方形区域,在确定PCB板图中导体层面上的框选区域之后,所述方法还包括:对所述框选区域的直角进行消角,形成两个钝角。
8.根据权利要求1所述的PCB板上铜皮的铺设方法,其特征在于,所述确定PCB板图中导体层面上的框选区域,包括:
感应在PCB板图中导体层面上所选元素的感应信号,获取所述元素的位置信息;
根据所选元素的位置信息,生成最大面积的边界框区域;
根据所述边界框区域进行外扩,得到框选区域;
若所述框选区域含有新进入的元素,则按照预设的缩小宽度对框选区域进行缩小,直到所述框选区域内不含有新进入的元素。
9.根据权利要求8所述的PCB板上铜皮的铺设方法,其特征在于,在确定所述框选区域含有新进入的元素之后,发出警告界面,所述警告界面上设置有第一执行按钮,所述第一执行按钮表征对框选区域进行缩小的执行动作。
10.一种PCB板上铜皮的铺设装置,其特征在于,包括:
选取模块,用于确定PCB板图中导体层面上的框选区域;
第一处理模块,用于获取所述PCB板图的设计网络位于所述框选区域中的第一元素的占用面积;确定所述第一元素的结构类型,使所述结构类型在结构类型与外扩宽度的对应关系进行匹配,确定所述第一元素的外扩宽度;根据所述第一元素的外扩宽度和所述占用面积确定所述第一元素的第一面积,所述设计网络由各元素连接构成,所述元素包括器件管脚和过孔;所述第一元素为在所述导体层面上不与铜皮连接的元素;
第二处理模块,用于获取所述导体层面上已铺设铜皮区域与所述框选区域的重叠面积的大小;根据所述重叠面积的大小确定所述重叠面积的外扩宽度;根据所述重叠面积的外扩宽度和所述重叠面积确定所述框选区域的第二面积,所述第二面积基于所述导体层面上已铺设铜皮区域与所述框选区域而得到;
确定模块,用于根据所述框选区域、所述第一面积和所述第二面积,确定铜皮在所述导体层面上的铺设面积,并显示所述铺设面积。
11.一种电子设备,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1至9任一项所述PCB板上铜皮的铺设方法。
12.一种非暂态计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至9任一项所述PCB板上铜皮的铺设方法。
13.一种计算机程序产品,包括计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至9任一项所述PCB板上铜皮的铺设方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311802713.5A CN117460169B (zh) | 2023-12-26 | 2023-12-26 | Pcb板上铜皮的铺设方法、装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311802713.5A CN117460169B (zh) | 2023-12-26 | 2023-12-26 | Pcb板上铜皮的铺设方法、装置及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117460169A CN117460169A (zh) | 2024-01-26 |
CN117460169B true CN117460169B (zh) | 2024-03-12 |
Family
ID=89595271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311802713.5A Active CN117460169B (zh) | 2023-12-26 | 2023-12-26 | Pcb板上铜皮的铺设方法、装置及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117460169B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751488A (zh) * | 2008-12-11 | 2010-06-23 | 英业达股份有限公司 | 自动修正铺铜区域的方法 |
CN109033528A (zh) * | 2018-06-28 | 2018-12-18 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
CN109977602A (zh) * | 2019-04-10 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种铜皮的挖空方法以及设备 |
CN114340157A (zh) * | 2021-11-26 | 2022-04-12 | 苏州浪潮智能科技有限公司 | 一种制造印刷电路板的方法、系统、设备和存储介质 |
CN116113153A (zh) * | 2021-11-11 | 2023-05-12 | 迈普通信技术股份有限公司 | 一种pcb设计方法及装置 |
-
2023
- 2023-12-26 CN CN202311802713.5A patent/CN117460169B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751488A (zh) * | 2008-12-11 | 2010-06-23 | 英业达股份有限公司 | 自动修正铺铜区域的方法 |
CN109033528A (zh) * | 2018-06-28 | 2018-12-18 | 郑州云海信息技术有限公司 | 差分对焊盘规避走线区域的生成方法、装置、设备及介质 |
CN109977602A (zh) * | 2019-04-10 | 2019-07-05 | 苏州浪潮智能科技有限公司 | 一种铜皮的挖空方法以及设备 |
CN116113153A (zh) * | 2021-11-11 | 2023-05-12 | 迈普通信技术股份有限公司 | 一种pcb设计方法及装置 |
CN114340157A (zh) * | 2021-11-26 | 2022-04-12 | 苏州浪潮智能科技有限公司 | 一种制造印刷电路板的方法、系统、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN117460169A (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108446698A (zh) | 在图像中检测文本的方法、装置、介质及电子设备 | |
CN106909333B (zh) | 显示屏的配屏方法及装置 | |
CN110675502A (zh) | 多层集成电路版图多边形对齐和简化处理方法及装置 | |
CN110084797B (zh) | 平面检测方法、装置、电子设备和存储介质 | |
CN109308386B (zh) | 工程图墙体识别方法、装置及电子设备 | |
CN110751706B (zh) | 游戏中的图形处理方法、装置、设备及存储介质 | |
CN116050338A (zh) | 非通流铜皮的识别方法和装置、存储介质及电子装置 | |
CN117460169B (zh) | Pcb板上铜皮的铺设方法、装置及电子设备 | |
CN114357932A (zh) | 信号线的布线方法、装置、设备及可读存储介质 | |
CN112734900A (zh) | 阴影贴图的烘焙方法、装置、设备及计算机可读存储介质 | |
CN115544622A (zh) | 城乡参与式三维规划设计平台、方法、设备及存储介质 | |
CN116362190A (zh) | 芯片设计的交互布局规划方法及相关设备 | |
CN114627225A (zh) | 图形渲染方法、装置及存储介质 | |
CN115294237A (zh) | 电力仿真建模连线优化方法、装置、设备及可读存储介质 | |
CN114266849A (zh) | 模型自动生成方法、装置、计算机设备及存储介质 | |
CN110276817B (zh) | 一种制作图片的方法、装置及电子设备 | |
CN109445633B (zh) | 一种显示面板及显示装置 | |
CN113742804A (zh) | 家具布局图生成方法、装置、设备及存储介质 | |
CN113066128A (zh) | 自识别标识板的视觉检测与恢复方法、装置、设备及介质 | |
CN113010128A (zh) | 基于bim模型的多屏互动方法及系统 | |
CN113642281A (zh) | Pcb设计图的检测方法、装置、设备及介质 | |
CN112347727A (zh) | 一种支持圆弧边的填充型覆铜方法、系统、设备及存储介质 | |
CN114492290B (zh) | 芯片的电源开关规划方法、装置、设备及存储介质 | |
CN115802634A (zh) | 一种直角铜皮去除方法、装置及其介质 | |
CN117436399B (zh) | 电路原理图器件的自动布局方法、装置和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |