CN116113153A - 一种pcb设计方法及装置 - Google Patents
一种pcb设计方法及装置 Download PDFInfo
- Publication number
- CN116113153A CN116113153A CN202111331050.4A CN202111331050A CN116113153A CN 116113153 A CN116113153 A CN 116113153A CN 202111331050 A CN202111331050 A CN 202111331050A CN 116113153 A CN116113153 A CN 116113153A
- Authority
- CN
- China
- Prior art keywords
- bonding pad
- copper
- hole digging
- hole
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及PCB设计技术,其公开了一种PCB设计方法及装置,解决现有技术中采用人工排查及铺铜挖孔方案存在的效率低、易遗漏、准确性低的问题。本发明通过程序自动执行对PCB图中器件的遍历,筛选出小型贴片器件,并对小型贴片器件上的焊盘进行遍历,判断焊盘与铺铜连接的长度是否超过规范要求,若超出,则计算焊盘所需挖孔的参数,对并挖孔的合理性进行了校验,确认铜皮宽度满足加工要求,最后根据所需挖孔的参数在该焊盘上对铺铜进行挖孔,从而减少焊盘与铺铜的连接长度,即实现对焊盘铺铜连接的自动调整。
Description
技术领域
本发明涉及PCB(印刷电路板)设计技术,具体涉及一种PCB设计方法及装置。
背景技术
电子设备在PCB设计阶段,小型贴片器件焊盘与铺铜相连总和在规范要求内是保证PCB焊接良好的重要条件之一。通常,小型贴片器件焊盘与铺铜相连总和一般要求不超过焊盘周长的50%。如果超出该范围,可能会出现两种质量问题:其一,铺铜一般是一层或多层互连的大面积铜皮,回流焊时,焊盘会通过所连接的铺铜快速散热,而导致焊盘上的锡膏融化不充分形成焊接不良;其二,PCB中大多数小封装贴片器件是两个焊端的器件,例如,0402、0201封装的器件。当其中一个焊盘连接走线,另外一个焊盘连接铺铜,或者两个焊盘都连接铺铜,但两个焊盘相连总和差异较大。这时两个焊盘上的锡膏的熔化润湿速率会明显不同,这就非常容易产生偏移或立碑问题(立碑是指两个焊端的贴片器件,经过回流焊后其中一个端头离开焊盘表面,整个元件呈斜立或直立,如石碑状,又称吊桥、曼哈顿现象)导致元器件失去电气功能。
现有技术中,通常采用人工排查小型贴片器件焊盘与铺铜相连的长度是否超过焊盘周长的50%。如果超过,需要人工对铺铜进行挖孔以减少焊盘与铺铜相连的长度。
该方案存在以下缺陷:
1)由于一个PCB板上需要的小型贴片器件非常多,人工排查和挖孔调整的工作量大,耗时长,效率低下;
2)容易有遗漏,影响设计质量;
3)人工挖孔不规则,影响PCB美观;
4)可能存在挖孔不合理,挖孔后,铜皮过窄,导致板厂加工时铜皮断裂。
发明内容
本发明所要解决的技术问题是:提出一种PCB设计方法及装置,解决现有技术中采用人工排查及铺铜挖孔方案存在的效率低、易遗漏、准确性低的问题。
本发明解决上述技术问题采用的技术方案是:
一方面,本发明的实施例提供了一种PCB设计方法,包括以下步骤:
S1、遍历PCB图上的器件;
S2、判断遍历的当前器件是否为小型贴片器件,若是,则进入步骤S4,否则进入步骤S3;
S3、判断PCB图上的所有器件是否遍历完成,若是,则结束流程,否则返回步骤S1;
S4、遍历该小型贴片器件的焊盘;
S5、判断遍历的当前焊盘是否铺铜,若是,则进入步骤S7,否则进入步骤S6;
S6、判断该小型贴片器件上的所有焊盘是否遍历完成,若是,则返回步骤S1,否则返回步骤S4;
S7、判断该焊盘与铺铜连接的长度是否满足要求;若是,则返回步骤S6,否则,进入步骤S8;
S8、计算该焊盘的所需挖孔的参数,根据所述所需挖孔的参数在该焊盘上对铺铜进行挖孔,返回步骤S6。
作为进一步优化,步骤S1中,在遍历PCB图上的器件时,抓取器件的封装名称;
步骤S2中,所述判断当前器件是否为小型贴片器件,包括:通过抓取的当前器件的封装名称,在预设的配置文件中进行查询,如果能够匹配到封装名称,则判断当前器件为小型贴片器件;所述预设的配置文件中存储了全部的小型器件封装名称。
作为进一步优化,步骤S7中,所述焊盘与铺铜连接的长度的计算方法包括:
获取该焊盘与铺铜重叠区域所形成的多边形,遍历所述多边形的边,判断遍历的当前边是否与焊盘的边重叠,如果重叠,则获取该边的边长,并进行累加,所述多边形的所有边遍历完成后,其累加值即为焊盘与铺铜连接的长度。
作为进一步优化,所述判断遍历的当前边是否与焊盘的边重叠的方法包括:获取当前边的起点和终点,判断所述起点和终点是否同时在焊盘的某一条边上,若是,则判定该边与焊盘的边重叠。
作为进一步优化,步骤S7中,所述判断该焊盘与铺铜连接的长度是否满足要求,具体包括:判断该焊盘与铺铜连接的长度与焊盘周长的比值是否超过预设阈值百分比,所述预设阈值百分比根据PCB回流焊工程实践确定。
作为进一步优化,步骤S8中,所述所需挖孔的参数包括挖孔数量、挖孔中心位置和挖孔边长,计算方法具体包括:
获取该焊盘的各个顶点,检查顶点是否被铺铜所覆盖,若是,则记录该顶点,累计焊盘被铺铜覆盖的顶点总数,既为挖孔总数;
以焊盘被铺铜覆盖的顶点作为挖孔中心位置,挖孔的形状为正方形,其边长的计算方法为:
确定允许边长的最小值和最大值,将允许边长从小到大依次递增的方式代入不等式:
((焊盘与铺铜连接的长度-铺铜挖孔数量×挖孔边长)/焊盘周长)×100<预设阈值百分比;
当所述不等式成立时,将当前允许边长确定为挖孔边长。
作为进一步优化,步骤S8中,在计算出当前焊盘的所需挖孔的参数后,还包括:根据所述所需挖孔的参数对挖孔的合理性进行校验,若校验通过,才按照确定的挖孔参数执行铺铜挖孔,返回步骤S6,否则,取消不合理的挖孔,重新计算所需挖孔的参数,并再次进行合理性校验。
作为进一步优化,所述根据所述所需挖孔的参数对挖孔的合理性进行校验,具体包括:
将计算出来的所需挖孔的参数对应的孔外扩预设宽度,判断外扩后的孔的4个顶点是否均在铺铜之内,若是,则合理性校验成功;否则,校验失败;所述预设宽度取自PCB板厂的铜皮宽度的加工极限值。
另一方面,本发明的实施例还提供了一种自动调整焊盘铺铜连接的PCB设计装置,包括:
器件筛选单元,用于筛选出PCB图中的小型贴片器件;
检查单元,用于检查小型贴片器件的焊盘与铺铜的连接长度是否满足要求;
调整方案制定单元,用于对焊盘与铺铜的连接长度不满足要求的小型贴片器件计算出相应调整方案,所述相应调整方案包括针对焊盘所需挖孔的参数;
执行单元,用于按照计算出的相应调整方案,在目标焊盘上对铺铜进行挖孔。
作为进一步优化,该装置还包括校验单元;
所述校验单元,用于根据针对焊盘所需挖孔的参数对挖孔的合理性进行校验;
所述调整方案制定单元,还用于在挖孔的合理性校验失败时,重新计算相应调整方案。
本发明的有益效果是:
(1)以PCB图中的器件作为遍历对象,筛选出小型贴片器件,判断其焊盘与铺铜的连接长度是否超过要求长度,如果超过要求长度,则在焊盘上对铺铜挖孔,以减少焊盘与铺铜的连接长度,整个过程通过程序自动执行,不需要人为干预,效率高,准确性高;
(2)通过规范化挖孔形状和挖孔中心位置,可以确保挖孔后PCB的美观性;
(3)在执行挖孔前进行挖孔校验,确认铜皮宽度满足加工要求,即满足挖孔合理性才执行挖孔,避免出现因挖孔不合理导致加工时铜皮断裂的质量问题,可靠性更高。
附图说明
图1为本发明中的PCB设计装置结构框图;
图2为实施例中的PCB设计方法流程图。
具体实施方式
本发明旨在提出一种PCB设计方法及装置,解决现有技术中采用人工排查及铺铜挖孔方案存在的效率低、易遗漏、准确性低的问题。本发明通过程序自动执行对PCB图中器件的遍历,筛选出小型贴片器件,并对小型贴片器件上的焊盘进行遍历,判断焊盘与铺铜连接的长度是否超过要求长度,若超出,则计算焊盘所需挖孔的参数,对并挖孔的合理性进行了校验,确认铜皮宽度满足加工要求,最后根据所需挖孔的参数在该焊盘上对铺铜进行挖孔,从而减少焊盘与铺铜的连接长度,即实现对焊盘铺铜连接的自动调整。
在具体实现上,本发明中的自动调整焊盘铺铜连接的PCB设计装置如图1所示,包括:
器件筛选单元,用于筛选出PCB图中的小型贴片器件(尺寸为0402及以下封装的器件);
检查单元,用于检查小型贴片器件的焊盘与铺铜的连接长度是否满足要求;
调整方案制定单元,用于对焊盘与铺铜的连接长度不满足要求的小型贴片器件计算出相应调整方案,在挖孔的合理性校验失败时,重新计算相应调整方案,所述相应调整方案包括针对焊盘所需挖孔的参数;
校验单元,用于根据针对焊盘所需挖孔的参数对挖孔的合理性进行校验;
执行单元,用于按照计算出的相应调整方案,在目标焊盘上对铺铜进行挖孔。
基于上述装置,在具体应用时,由器件筛选单元自动筛选出小型贴片器件,由检查单元检查小型贴片器件的焊盘与铺铜的连接长度是否满足要求,当检测到不满足要求的焊盘时,通过调整方案制定单元自动计算出焊盘所需挖孔的参数,如:焊盘上需挖孔个数,挖孔中心位置、挖孔边长等;接着由校验单元对挖孔的合理性进行校验,如果出现某个挖孔校验失败,则需要取消不合理的挖孔,并通过调整方案制定单元重新计算出焊盘所需挖孔的参数,直至计算出的调整方案中针对该焊盘的各个挖孔都能校验成功,最后由执行单元根据最终的调整方案在目标焊盘上对铺铜进行挖孔。
实施例:
本实施例提出一种PCB设计方法,其流程如图2所示,通过程序自动执行以下步骤:
S1、遍历PCB图上的器件;
本步骤中,逐一遍历PCB图上的器件,抓取器件的封装名称。
S2、判断遍历的当前器件是否为小型贴片器件,若是,则进入步骤S4,否则进入步骤S3;
本步骤中,根据抓取的器件的封装名称在预设的配置文件中进行查询,由于预设的配置文件中存储了全部的小型器件封装名称,如果根据抓取的器件的封装名称在配置文件中能够匹配到对应名称,则判定该器件为小型贴片器件。
S3、判断PCB图上的所有器件是否遍历完成,若是,则结束流程,否则返回步骤S1;
本步骤中,当判断出PCB图上的所有器件遍历完成后,自动结束流程,若未完成,则返回步骤S1继续遍历下一个器件。
S4、遍历该小型贴片器件的焊盘;
本步骤中,一个小型贴片器件具有多个焊盘,逐一遍历小型贴片器件上的焊盘。
S5、判断遍历的当前焊盘是否铺铜,若是,则进入步骤S7,否则进入步骤S6;
本步骤中,对于未铺铜的焊盘不是本发明方案调整的对象,因此跳过此焊盘。
S6、判断该小型贴片器件上的所有焊盘是否遍历完成,若是,则返回步骤S1,否则返回步骤S4;
本步骤中,当判断出该小型贴片器件上的所有焊盘均遍历完成后,返回步骤S1继续下一个器件的遍历,否则,返回步骤S4继续该小型贴片器件上的下一个焊盘的遍历。
S7、判断该焊盘与铺铜连接的长度是否满足要求;若是,则返回步骤S6,否则,进入步骤S8;
本步骤中,对于小型贴片器件上有铺铜的焊盘,判断该焊盘与铺铜连接的长度是否满足要求,具体方法为:
获取该焊盘与铺铜重叠区域所形成的多边形,遍历所述多边形的边,判断遍历的当前边是否与焊盘的边重叠,如果重叠,则获取该边的边长,并进行累加,所述多边形的所有边遍历完成后,其累加值即为焊盘与铺铜连接的长度。
其中,所述判断遍历的当前边是否与焊盘的边重叠的方法为:获取当前边的起点和终点,判断所述起点和终点是否同时在焊盘的某一条边上,若是,则判定该边与焊盘的边重叠。
“判断该焊盘与铺铜连接的长度是否满足要求”在本实施例中为判断焊盘与铺铜连接长度是否超过焊盘周长的预设阈值百分比X%,判断方法为:将计算的焊盘与铺铜连接长度除以焊盘周长,再乘以100,得到百分比值。如果得到的百分比值大于X%,则判定为不满足要求,否则,判定为满足要求。
X%是PCB回流焊工程实践得出确保焊接良好的百分比(X为设定值,一般取50)。当大于该阀值百分比时,则容易出现焊接不良。
S8、计算该焊盘的所需挖孔的参数,根据所述所需挖孔的参数对挖孔的合理性进行校验,校验通过后,根据所述所需挖孔的参数在该焊盘上对铺铜进行挖孔,返回步骤S6。
本步骤中,所述焊盘的所需挖孔的参数包括挖孔数量、挖孔中心位置、挖孔边长;挖孔参数的计算方式如下:
获取焊盘的各个顶点,检查顶点是否被铺铜所覆盖。如果被铺铜所覆盖,则记录该顶点。累计焊盘被铺铜覆盖的顶点总数。焊盘被铺铜覆盖的顶点总数既为挖孔总数。
挖孔位置选择在焊盘被铺铜覆盖的顶点处,挖孔以焊盘顶点为中心,形状为正方形,其边长的计算方法为:
确定允许边长的最小值和最大值。最小值固定为Y,最大值为“焊盘边长-Z”,单位为mil(毫英寸)。Y、Z是PCB板厂的加工工艺极限值。Y、Z一般为8、4,单位为mil(毫英寸)。
将允许边长从小到大依次递增的方式代入不等式:((焊盘与铺铜相连总和-铺铜挖孔数量×挖孔边长)/焊盘周长)×100<X%。当不等式成立时,当前边长确定为挖孔边长。
在根据上述方式计算出所需挖孔的参数后,还需要进行合理性校验(即校验是否满足挖孔条件),以避免因挖孔不合理导致加工时铜皮断裂的质量问题。
校验方法为:挖孔外扩预设宽度,检查挖孔的4个顶点是否在铺铜之内。如果是,则校验成功;否则,校验失败。该挖孔取消,且铺铜挖孔总数减一,需要重新计算该焊盘的挖孔参数,并再次校验。所述预设宽度是PCB板厂的铜皮宽度的加工极限值,一般为4,单位为mil(毫英寸)。
校验通过后,根据所述所需挖孔的参数在该焊盘上对铺铜进行挖孔,从而通过挖孔方式调整焊盘连接铺铜的长度,使焊盘与铺铜连接长度减少到焊盘周长的X%以下。
此外,为了便于用户在PCB图上查看对焊盘的调整情况,可以高亮显示调整处的焊盘,并将被调整的焊盘坐标、器件位号、焊盘号、调整前连接比率(焊盘与铺铜连接的长度与焊盘周长的比值)、调整后连接比率的信息添加到查看列表。用户点击查看按钮,可以跳转到对应位置,查看调整情况。
Claims (10)
1.一种PCB设计方法,其特征在于,包括以下步骤:
S1、遍历PCB图上的器件;
S2、判断遍历的当前器件是否为小型贴片器件,若是,则进入步骤S4,否则进入步骤S3;
S3、判断PCB图上的所有器件是否遍历完成,若是,则结束流程,否则返回步骤S1;
S4、遍历该小型贴片器件的焊盘;
S5、判断遍历的当前焊盘是否铺铜,若是,则进入步骤S7,否则进入步骤S6;
S6、判断该小型贴片器件上的所有焊盘是否遍历完成,若是,则返回步骤S1,否则返回步骤S4;
S7、判断该焊盘与铺铜连接的长度是否满足要求;若是,则返回步骤S6,否则,进入步骤S8;
S8、计算该焊盘的所需挖孔的参数,根据所述所需挖孔的参数在该焊盘上对铺铜进行挖孔,返回步骤S6。
2.如权利要求1所述的方法,其特征在于,
步骤S1中,在遍历PCB图上的器件时,抓取器件的封装名称;
步骤S2中,所述判断当前器件是否为小型贴片器件,包括:通过抓取的当前器件的封装名称,在预设的配置文件中进行查询,如果能够匹配到封装名称,则判断当前器件为小型贴片器件;所述预设的配置文件中存储了全部的小型器件封装名称。
3.如权利要求1所述的方法,其特征在于,步骤S7中,所述焊盘与铺铜连接的长度的计算方法包括:
获取该焊盘与铺铜重叠区域所形成的多边形,遍历所述多边形的边,判断遍历的当前边是否与焊盘的边重叠,如果重叠,则获取该边的边长,并进行累加,所述多边形的所有边遍历完成后,其累加值即为焊盘与铺铜连接的长度。
4.如权利要求3所述的方法,其特征在于,所述判断遍历的当前边是否与焊盘的边重叠的方法包括:获取当前边的起点和终点,判断所述起点和终点是否同时在焊盘的某一条边上,若是,则判定该边与焊盘的边重叠。
5.如权利要求1所述的方法,其特征在于,步骤S7中,所述判断该焊盘与铺铜连接的长度是否满足要求,具体包括:判断该焊盘与铺铜连接的长度与焊盘周长的比值是否超过预设阈值百分比,所述预设阈值百分比根据PCB回流焊工程实践确定。
6.如权利要求5所述的方法,其特征在于,步骤S8中,所述所需挖孔的参数包括挖孔数量、挖孔中心位置和挖孔边长,计算方法具体包括:
获取该焊盘的各个顶点,检查顶点是否被铺铜所覆盖,若是,则记录该顶点,累计焊盘被铺铜覆盖的顶点总数,既为挖孔总数;
以焊盘被铺铜覆盖的顶点作为挖孔中心位置,挖孔的形状为正方形,其边长的计算方法为:
确定允许边长的最小值和最大值,将允许边长从小到大依次递增的方式代入不等式:
((焊盘与铺铜连接的长度-铺铜挖孔数量×挖孔边长)/焊盘周长)×100<预设阈值百分比;
当所述不等式成立时,将当前允许边长确定为挖孔边长。
7.如权利要求1-6任一项所述的方法,其特征在于,步骤S8中,在计算出当前焊盘的所需挖孔的参数后,还包括:根据所述所需挖孔的参数对挖孔的合理性进行校验,若校验通过,才按照确定的挖孔参数执行铺铜挖孔,返回步骤S6,否则,取消不合理的挖孔,重新计算所需挖孔的参数,并再次进行合理性校验。
8.如权利要求7所述的方法,其特征在于,所述根据所述所需挖孔的参数对挖孔的合理性进行校验,具体包括:
将计算出来的所需挖孔的参数对应的孔外扩预设宽度,判断外扩后的孔的4个顶点是否均在铺铜之内,若是,则合理性校验成功;否则,校验失败;所述预设宽度取自PCB板厂的铜皮宽度的加工极限值。
9.一种PCB设计装置,其特征在于,包括:
器件筛选单元,用于筛选出PCB图中的小型贴片器件;
检查单元,用于检查小型贴片器件的焊盘与铺铜的连接长度是否满足要求;
调整方案制定单元,用于对焊盘与铺铜的连接长度不满足要求的小型贴片器件计算出相应调整方案,所述相应调整方案包括针对焊盘所需挖孔的参数;
执行单元,用于按照计算出的相应调整方案,在目标焊盘上对铺铜进行挖孔。
10.如权利要求9所述的装置,其特征在于,
该装置还包括校验单元;
所述校验单元,用于根据针对焊盘所需挖孔的参数对挖孔的合理性进行校验;
所述调整方案制定单元,还用于在挖孔的合理性校验失败时,重新计算相应调整方案。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111331050.4A CN116113153A (zh) | 2021-11-11 | 2021-11-11 | 一种pcb设计方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111331050.4A CN116113153A (zh) | 2021-11-11 | 2021-11-11 | 一种pcb设计方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116113153A true CN116113153A (zh) | 2023-05-12 |
Family
ID=86253196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111331050.4A Pending CN116113153A (zh) | 2021-11-11 | 2021-11-11 | 一种pcb设计方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116113153A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117369017A (zh) * | 2023-12-06 | 2024-01-09 | 苏州元脑智能科技有限公司 | Pcb板中过孔铺铜的完整性检测方法、装置及电子设备 |
CN117460169A (zh) * | 2023-12-26 | 2024-01-26 | 苏州元脑智能科技有限公司 | Pcb板上铜皮的铺设方法、装置及电子设备 |
-
2021
- 2021-11-11 CN CN202111331050.4A patent/CN116113153A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117369017A (zh) * | 2023-12-06 | 2024-01-09 | 苏州元脑智能科技有限公司 | Pcb板中过孔铺铜的完整性检测方法、装置及电子设备 |
CN117369017B (zh) * | 2023-12-06 | 2024-02-23 | 苏州元脑智能科技有限公司 | Pcb板中过孔铺铜的完整性检测方法、装置及电子设备 |
CN117460169A (zh) * | 2023-12-26 | 2024-01-26 | 苏州元脑智能科技有限公司 | Pcb板上铜皮的铺设方法、装置及电子设备 |
CN117460169B (zh) * | 2023-12-26 | 2024-03-12 | 苏州元脑智能科技有限公司 | Pcb板上铜皮的铺设方法、装置及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116113153A (zh) | 一种pcb设计方法及装置 | |
US5570505A (en) | Method of manufacturing a circuit module | |
CN106163131A (zh) | 贴片元件的混合加工工艺及pcb板 | |
US6498307B2 (en) | Electronic component package, printing circuit board, and method of inspecting the printed circuit board | |
US20130248237A1 (en) | Printed circuit board | |
US20020185304A1 (en) | Method of packaging electronic components with high reliability | |
US7416106B1 (en) | Techniques for creating optimized pad geometries for soldering | |
JP2002124539A (ja) | パッド電極の接続方法、接続構造、及び接続状態の検査方法 | |
CN109860063B (zh) | 底部双排引脚器件回流焊接钢网的开孔方法 | |
US7057293B2 (en) | Structure comprising a printed circuit board with electronic components mounted thereon and a method for manufacturing the same | |
JP7322456B2 (ja) | 電子部品搭載基板 | |
KR100488222B1 (ko) | 실장 구조체의 제조 방법, 실장 구조체, 및 금속 마스크 | |
CN219124474U (zh) | 一种用于pcb板漏印的丝网结构 | |
CN110958786A (zh) | 一种片上贴片的pcba侧面上锡焊接的方法 | |
Wang et al. | Board design and assembly process evaluation for 0201 components on PCBs | |
JP2011254034A (ja) | フローはんだ付け方法 | |
CN218301756U (zh) | 一种防止三脚贴片电感短路的电路板 | |
CN114993964B (zh) | 一种元器件底部引脚焊接检测方法 | |
JP2002319747A (ja) | 回路基板 | |
CN118574335A (zh) | 印制电路板的制备控制方法及装置、存储介质及电子设备 | |
JP3480187B2 (ja) | 電子部品の位置ずれ検査方法 | |
JP2003209349A (ja) | 回路基板 | |
Griffin | a Design and Manufacturing Guide for the lead frame Chip scale Package (lfCsP) | |
CN117252002A (zh) | 一种基于Gerber文件的BGA自动识别方法及装置 | |
JP2004319564A (ja) | 半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |