CN101576936A - 信号传输路径的长度监控方法 - Google Patents
信号传输路径的长度监控方法 Download PDFInfo
- Publication number
- CN101576936A CN101576936A CNA200810095866XA CN200810095866A CN101576936A CN 101576936 A CN101576936 A CN 101576936A CN A200810095866X A CNA200810095866X A CN A200810095866XA CN 200810095866 A CN200810095866 A CN 200810095866A CN 101576936 A CN101576936 A CN 101576936A
- Authority
- CN
- China
- Prior art keywords
- length
- transmission path
- chip
- signal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种信号传输路径的长度监控方法，应用于用以设计印刷电路板的布线软件中，该布线软件运行于一电子装置中，该方法主要是计算于二芯片间传输的一组信号的传输路径长度，进而可检测该组信号的传输路径长度是否匹配，若不匹配，则调整该组信号的传输路径中的导电迹线的走线长度以使该组信号的传输路径匹配，藉以提升信号传输品质。
Description
技术领域
本发明涉及一种信号传输路径的长度监控方法，更详而言之，涉及一种应用于用以设计印刷电路板的布线软件中的信号传输路径的长度监控方法。
背景技术
目前，印刷电路板(Printed Circuit Board；PCB)布线中，为了使多个同类型信号，例如于印刷电路板上一芯片核心(chip die)传送至另一芯片核心的一组高速信号能够同步发射及接收，该组高速信号的传输路径的长度需相互匹配，即该组高速信号的传输路径中基准传输路径与其余传输路径的长度差值不大于一误差允许值。而该组高速信号的传输路径中每一条高速信号的传输路径长度为芯片核心长度(该核心长度为芯片接脚到核心的封装长度)加上布设于二芯片之间的传输路径长度。但是，目前现有布线软件中并无全程计算由发送端至接收端的传输路径长度的功能，因此于印刷电路板设计中无法了解配对的高速信号的传输路径是否满足真正的物理等长要求。在印刷电路板布线过程中，由于无法及时、有效检验一组高速信号的传输路径是否长度匹配，因而无法保证信号传输品质，且有可能要于印刷电路板设计完成后发现高速信号的传输路径长度不匹配，而需重新进行印刷电路板布线作业，进而使印刷电路板设计时间增长、效率降低。
因此，如何提出一种信号传输路径的长度监控方法以避免现有技术中无法通过印刷电路板的布线软件了解高速信号的传输路径是否长度匹配的缺陷，实已成为目前业界亟待克服的问题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的是提供一种信号线传输路径的长度监控方法，应用于用以设计印刷电路板(PCB)的布线软件中，以提供检验一组信号的传输路径的长度是否匹配的功能，进而提升信号传输品质、缩短印刷电路板设计时间、提升印刷电路板设计效率。
为达到上述及其他目的，本发明提供一种信号传输路径的长度监控方法，应用于用以设计印刷电路板(Printed Circuit Board；PCB)的布线软件中，该布线软件运行于一电子装置中，用以监控布设于一印刷电路板上的第一芯片与第二芯片之间传输的信号的传输路径长度，且该电子装置具有一印刷电路板设计数据库，其特征在于，该信号传输路径的长度监控方法包括：预先于该印刷电路板设计数据库中储存该第一芯片的各接脚的封装长度，第二芯片的各接脚的封装长度，布设于该印刷电路板各层的导电迹线(trace)的走线长度、用以电性连接不同层导电迹线的通孔高度、以及通孔的焊盘(pad)半径；自该印刷电路板设计数据库读取一组信号，该组信号有关于该第一芯片与第二芯片之间传输所经过的第一芯片的接脚的封装长度、第二芯片的接脚的封装长度、导电迹线的走线长度、所经过的通孔的高度、以及所经过的通孔的焊盘的半径；依据所读取的信号计算出该组信号于该第一芯片的内核与第二芯片的内核之间传输的传输路径长度；以及检测该组信号的传输路径的长度是否匹配，若不匹配，则调整该组信号传输路径中的导电迹线的走线长度，以使该组信号的传输路径的长度匹配，若匹配，则结束该信号传输路径的长度监控方法。
检测该组信号的传输路径的长度是否匹配的步骤包括：将该组信号的传输路径的长度最大者作为基准长度；于其余传输路径中依次选取一传输路径，于该印刷电路板的布线软件介面显示所选的传输路径的长度与该基准长度的差值，并通过该布线软件执行绕线作业以调整该传输路径中的导电迹线的走线长度；以及检测该执行绕线作业的传输路径的长度与该基准长度的差值是否在允许误差范围值范围内，若是则产生第一提示信息，否则产生第二提示信息。其中，该第一、第二提示信息是由该布线软件介面以不同颜色显示，用以显示关于该传输路径的内容。
该组信号的传输路径中每一信号的传输路径的长度为对应的该第一芯片的接脚的封装长度、第二芯片的接脚的封装长度、导电迹线的走线长度、通孔的高度、以及通孔的焊盘的半径累加的和。
本发明还提出另一信号传输路径的长度监控方法，应用于用以设计印刷电路板(Printed Circuit Board；PCB)的布线软件中，该布线软件运行于一电子装置中，用以监控布设于第一印刷电路板上的第一芯片与布设于第二印刷电路板上的第二芯片之间传输的信号的传输路径长度，该第一、第二印刷电路板上分别具有第一连接器及第二连接器，该第一连接器及第二连接器的对应接脚是以线缆连接，且该电子装置具有一印刷电路板设计数据库，其特征在于，该信号传输路径的长度监控方法包括：预先于该印刷电路板设计数据库中储存该第一芯片的各接脚的封装长度，第二芯片的各接脚的封装长度，布设于该第一、第二印刷电路板各层的导电迹线的走线长度、用以电性连接不同层导电迹线的通孔高度、通孔的焊盘半径，第一连接器的接脚长度、第二连接器的接脚长度、以及线缆的长度；自该印刷电路板设计数据库读取一组信号，该组信号有关于该第一芯片与第二芯片之间传输所经过的第一芯片的接脚的封装长度、第一印刷电路板上的导电迹线的走线长度、所经过的通孔的高度、以及所经过的通孔的焊盘的半径、第一连接器的接脚长度、线缆长度、第二印刷电路板上的第二连接器的接脚长度、导电迹线的走线长度、所经过的通孔的高度、以及所经过的通孔的焊盘的半径；依据所读取的内容计算出该组信号于该第一芯片与第二芯片之间传输的传输路径长度；以及检测该组信号的传输路径的长度是否匹配，若不匹配，则调整该组信号传输路径中的导电迹线的走线长度，以使该组信号的传输路径的长度匹配，若匹配，则结束该信号传输路径的长度监控方法。
检测该组信号的传输路径的长度是否匹配的步骤包括：将该组信号的传输路径的长度最大者作为基准长度；于其余传输路径中依次选取一传输路径，于该印刷电路板的布线软件介面显示所选的传输路径的长度与该基准长度的差值，并通过该布线软件执行绕线作业以调整该传输路径中的导电迹线的走线长度；以及检测该执行绕线作业的传输路径的长度与该基准长度的差值是否在允许误差范围值范围内，若是则产生第一提示信息，否则产生第二提示信息。其中，该第一、第二提示信息是由该布线软件介面以不同颜色显示，用以显示有关于该传输路径的内容。
该组信号的传输路径中每一信号的传输路径的长度为对应的第一印刷电路板上第一芯片的接脚封装长度、导电迹线的走线长度、通孔的高度、以及通孔的焊盘的半径、第一连接器的接脚长度、线缆长度、第二印刷电路板上第二连接器的接脚长度、第二芯片的接脚封装长度、累加的导电迹线的走线长度、通孔的高度、以及通孔的焊盘的半径累加的和。
综上所述，本发明主要是提供一可全程监控于二芯片间传输的一组信号的传输路径长度的功能，进而可检测该组信号的传输路径长度是否匹配，若不匹配，则调整该组信号的传输路径中的导电迹线的走线长度，以使该组信号的传输路径匹配，藉以提升信号传输品质，进而可克服现有技术印刷电路板布线软件无法提供信号传输路径长度监控功能而使印刷电路板设计时间增长、印刷电路板设计效率降低的缺陷。
附图说明
图1为本发明的信号传输路径的长度监控方法的步骤流程图；以及
图2为本发明的信号传输路径的长度监控方法的另一实施例的步骤流程图。
元件标号的简单说明：
S11～S19步骤
S21～S29步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
如图1所示，其用以说明本发明的信号传输路径的长度监控方法的步骤流程图。本发明的信号传输路径的长度监控方法是应用于用以设计印刷电路板的布线软件中，而该布线软件运行于一电子装置中，用以监控布设于一印刷电路板上的第一芯片与第二芯片之间传输的信号的传输路径长度，且该电子装置具有一印刷电路板设计数据库。
如图1所示，本发明的信号传输路径的长度监控方法包括以下详细实施步骤：首先，在步骤S11中，预先于该印刷电路板设计数据库中储存该第一芯片的各接脚的封装长度，该第二芯片的各接脚的封装长度，布设于该印刷电路板各层的导电迹线(trace)的走线长度、用以电性连接不同层导电迹线的通孔高度、以及通孔的焊盘(pad)半径。其中，该第一、第二芯片的接脚的封装长度为第一、第二芯片的接脚到第一、第二芯片的内核(core)的封装长度。接着，进至步骤S12。
在步骤S12中，自该印刷电路板设计数据库读取一组信号，该组信号有关于该第一芯片与第二芯片之间传输所经过的第一芯片的接脚的封装长度(L1)、第二芯片的接脚的封装长度(L2)、导电迹线的走线长度(L3)、所经过的通孔的高度(H1)、以及所经过的通孔的焊盘的半径(L4)。接着，进至步骤S13。
在步骤S13中，依据步骤S12所读取的第一芯片的接脚的封装长度(L1)、第二芯片的接脚的封装长度(L2)、导电迹线的走线长度(L3)、所经过的通孔的高度(H1)、以及所经过的通孔的焊盘的半径(L4)，计算出该组信号于该第一芯片的内核与第二芯片的内核之间传输的传输路径长度(L)。其中，该传输路径的长度的计算方法如等式(1)所示：
L＝L1+L2+L3+L4+H1 等式(1)
该传输路径的长度L实际上为一信号于该第一芯片的内核(core)与第二芯片的内核传输的物理介质长度。接着，进至步骤S14。
在步骤S14中，检测该组信号的传输路径的长度是否匹配，若是，则结束该步骤流程，若否，则进至步骤S15。
在步骤S15中，将该组信号的传输路径的长度最大者作为基准长度。为使一组信号的传输路径的长度匹配，应选该组信号的传输路径中长度最大者作为基准长度，并对其余信号的传输路径中的导电迹线执行绕线作业以调整其长度，进而达成与基准信号的传输路径长度匹配，藉以提升该组信号于该第一、第二芯片间传输的品质。接着，进至步骤S16。
在步骤S16中，于其余传输路径中依次选取一传输路径，于该印刷电路板的布线软件介面显示所选的传输路径的长度与该基准长度的差值，并通过该布线软件执行绕线作业以调整该传输路径中的导电迹线的走线长度。于本发明中，是通过鼠标点选所欲执行绕线作业的传输路径，即可于该印刷电路板的布线软件介面显示该传输路径的长度、及该传输路径的长度与该基准长度的差值。接着，进至步骤S17。
在步骤S17中，检测该执行绕线作业的传输路径的长度与该基准长度的差值是否在允许误差范围值的范围内，若是，则进至步骤S18，产生第一提示信息，若否，则进至步骤S19，产生第二提示信息。于本实施例中，该第一、第二提示信息是由该布线软件介面以不同颜色显示，用以显示关于该传输路径的内容。例如当该传输路径的长度比允许误差范围值短N mil时，就显示-N mil，此时布线软件介面以绿色显示关于该传输路径的内容，以提示布线工程师继续执行绕线作业，直至该传输路径的长度满足长度匹配要求，而当该传输路径的长度达到要求时，则布线软件介面以红色显示关于该传输路径的内容。
如图2所示，是本发明的信号传输路径的长度监控方法的另一实施例的步骤流程图，其应用于用以设计印刷电路板的布线软件中，该布线软件运行于一电子装置中，用以监控布设于第一印刷电路板上的第一芯片与布设于第二印刷电路板上的第二芯片之间传输的信号的传输路径长度，该第一、第二印刷电路板上分别具有第一连接器及第二连接器，该第一连接器及第二连接器的对应接脚是以线缆连接，且该电子装置具有一印刷电路板设计数据库。
如图2所示，该信号传输路径的长度监控方法包括以下详细实施步骤：首先，在步骤S21中，预先于该印刷电路板设计数据库中储存该第一芯片的各接脚的封装长度，第二芯片的各接脚的封装长度，布设于该第一、第二印刷电路板各层的导电迹线的走线长度、用以电性连接不同层导电迹线的通孔高度、通孔的焊盘半径，第一连接器的接脚长度、第二连接器的接脚长度、以及线缆的长度。接着，进至步骤S22。
在步骤S22中，自该印刷电路板设计数据库读取一组信号，该组信号有关于该第一芯片与第二芯片之间传输所经过的第一芯片的接脚的封装长度(L1)、第二芯片的接脚的封装长度(L2)、第一印刷电路板上的导电迹线的走线长度(L3)、所经过的通孔的高度(H1)、以及所经过的通孔的焊盘的半径(L4)、第一连接器的接脚长度(L5)、线缆长度(L6)、第二印刷电路板上的导电迹线的走线长度(L3′)、所经过的通孔的高度(H1′)、以及所经过的通孔的焊盘的半径(L4′)、以及第二连接器的接脚长度(L7)。接着，进至步骤S23。
在步骤S23中，依据步骤S22所读取的第一芯片的接脚的封装长度(L1)、第二芯片的接脚的封装长度(L2)、第一印刷电路板上的导电迹线的走线长度(L3)、所经过的通孔的高度(H1)、以及所经过的通孔的焊盘的半径(L4)、第一连接器的接脚长度L5、线缆长度L6、第二印刷电路板上的导电迹线的走线长度(L3′)、所经过的通孔的高度(H1′)、以及所经过的通孔的焊盘的半径(L4′)、以及第二连接器的接脚长度L7，计算出该组信号于该第一芯片与第二芯片之间传输的传输路径长度(L′)。其中，该传输路径的长度的计算方法如等式(2)所示：
L′＝L1+L2+L3+L4+H1+L5+L6+L7+L3′+L4′+H1′ 等式(2)
该传输路径的长度L′实际上为一信号于该第一芯片的内核(core)与第二芯片的内核传输的物理介质长度。接着，进至步骤S24。
在步骤S24中，检测该组信号的传输路径的长度是否匹配，若是，则结束该步骤流程，若否，则进至步骤S25。
在步骤S25中，将该组信号的传输路径的长度最大者作为基准长度。为使一组信号的传输路径的长度匹配，应选该组信号的传输路径中长度最大者作为基准长度，并对其余信号的传输路径中的导电迹线执行绕线作业以调整其长度，进而达成与基准信号的传输路径长度匹配，藉以提升该组信号于该第一、第二芯片间传输的品质。接着，进至步骤S26。
在步骤S26中，于其余传输路径中依次选取一传输路径，于该印刷电路板的布线软件介面显示所选的传输路径的长度与该基准长度的差值，并通过该布线软件执行绕线作业以调整该传输路径中的导电迹线的走线长度。于本发明中，是通过鼠标点选所欲执行绕线作业的传输路径，即可于该印刷电路板的布线软件介面显示该传输路径的长度、及该传输路径的长度与该基准长度的差值。接着，进至步骤S27。
在步骤S27中，检测该执行绕线作业的传输路径的长度与该基准长度的差值是否在允许误差范围值范围内，若是，则进至步骤S28，产生第一提示信息，若否，则进至步骤S29，产生第二提示信息。于本实施例中，该第一、第二提示信息是由该布线软件介面以不同颜色显示，用以显示关于该传输路径的内容。例如当该传输路径的长度比允许误差范围值短N mil时，就显示-N mil，此时布线软件介面以绿色显示关于该传输路径的内容，以提示布线工程师继续执行绕线作业，直至该传输路径的长度满足长度匹配要求，而当该传输路径的长度达到要求时，则布线软件介面以红色显示关于该传输路径的内容。
综上所述，本发明主要是提供一可全程监控于二芯片间传输的一组信号的传输路径长度的功能，进而可检测该组信号的传输路径长度是否匹配，若不匹配，则调整该组信号的传输路径中的导电迹线的走线长度以使该组信号的传输路径匹配，藉以提升信号传输品质，进而可克服现有技术印刷电路板布线软件无法提供信号传输路径长度监控功能而使印刷电路板设计时间增长、印刷电路板设计效率降低的缺陷。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。
Claims (8)
1、一种信号传输路径的长度监控方法，应用于用以设计印刷电路板的布线软件中，该布线软件运行于一电子装置中，用以监控布设于一印刷电路板上的第一芯片与第二芯片之间传输的信号的传输路径长度，且该电子装置具有一印刷电路板设计数据库，其特征在于，该信号传输路径的长度监控方法包括：
预先于该印刷电路板设计数据库中储存该第一芯片的各接脚的封装长度，该第二芯片的各接脚的封装长度，布设于该印刷电路板各层的导电迹线的走线长度、用以电性连接不同层导电迹线的通孔高度、以及通孔的焊盘半径；
自该印刷电路板设计数据库读取一组信号，该组信号有关于该第一芯片与第二芯片之间传输所经过的第一芯片的接脚的封装长度、第二芯片的接脚的封装长度、导电迹线的走线长度、所经过的通孔的高度、以及所经过的通孔的焊盘的半径；
依据所读取的信号计算出该组信号于该第一芯片的内核与第二芯片的内核之间传输的传输路径长度；以及
检测该组信号的传输路径的长度是否匹配，若不匹配，则调整该组信号传输路径中的导电迹线的走线长度，以使该组信号的传输路径的长度匹配，若匹配，则结束该信号传输路径的长度监控方法。
2、根据权利要求1所述的信号传输路径的长度监控方法，其特征在于，检测该组信号的传输路径的长度是否匹配的步骤包括：
将该组信号的传输路径的长度最大者作为基准长度；
于其余传输路径中依次选取一传输路径，于该印刷电路板的布线软件介面显示所选的传输路径的长度与该基准长度的差值，并通过该布线软件执行绕线作业以调整该传输路径中的导电迹线的走线长度；以及
检测该执行绕线作业的传输路径的长度与该基准长度的差值是否在允许误差范围值范围内，若是，则产生显示第一提示信息，若否，则产生第二提示信息。
3、根据权利要求2所述的信号传输路径的长度监控方法，其特征在于，该第一、第二提示信息是由该布线软件介面以不同颜色显示，用以显示有关于该传输路径的内容。
4、根据权利要求1所述的信号传输路径的长度监控方法，其特征在于，该组信号的传输路径中每一信号的传输路径的长度是等于对应的该第一芯片的接脚的封装长度、第二芯片的接脚的封装长度、导电迹线的走线长度、通孔的高度、以及通孔的焊盘的半径累加的和。
5、一种信号传输路径的长度监控方法，应用于用以设计印刷电路板的布线软件中，该布线软件运行于一电子装置中，用以监控布设于第一印刷电路板上的第一芯片与布设于第二印刷电路板上的第二芯片之间传输的信号的传输路径长度，该第一、第二印刷电路板上分别具有第一连接器及第二连接器，该第一连接器及第二连接器的对应接脚是以线缆连接，且该电子装置具有一印刷电路板设计数据库，其特征在于，该信号传输路径的长度监控方法包括：
预先于该印刷电路板设计数据库中储存该第一芯片的各接脚的封装长度，第二芯片的各接脚的封装长度，布设于该第一、第二印刷电路板各层的导电迹线的走线长度、用以电性连接不同层导电迹线的通孔高度、通孔的焊盘半径，第一连接器的接脚长度、第二连接器的接脚长度、以及线缆的长度；
自该印刷电路板设计数据库读取一组信号，该组信号有关于该第一芯片与第二芯片之间传输所经过的第一芯片的接脚的封装长度、第一印刷电路板上的导电迹线的走线长度、所经过的通孔的高度、以及所经过的通孔的焊盘的半径、第一连接器的接脚长度、线缆长度、第二印刷电路板上的第二连接器的接脚长度、导电迹线的走线长度、所经过的通孔的高度、以及所经过的通孔的焊盘的半径；
依据所读取的内容计算出该组信号于该第一芯片与第二芯片之间传输的传输路径长度；以及
检测该组信号的传输路径的长度是否匹配，若不匹配，则调整该组信号传输路径中的导电迹线的走线长度，以使该组信号的传输路径的长度匹配，若匹配，则结束该信号传输路径的长度监控方法。
6、根据权利要求5所述的信号传输路径的长度监控方法，其特征在于，检测该组信号的传输路径的长度是否匹配的步骤包括：
将该组信号的传输路径的长度最大者作为基准长度；
于其余传输路径中依次选取一传输路径，于该印刷电路板的布线软件介面显示所选的传输路径的长度与该基准长度的差值，并通过该布线软件执行绕线作业以调整该传输路径中的导电迹线的走线长度；以及
检测该执行绕线作业的传输路径的长度与该基准长度的差值是否在允许误差范围值范围内，若是，则产生第一提示信息，若否，则产生第二提示信息。
7、根据权利要求6所述的信号传输路径的长度监控方法，其特征在于，该第一、第二提示信息是由该布线软件介面以不同颜色显示，用以显示关于该传输路径的内容。
8、根据权利要求5所述的信号传输路径的长度监控方法，其特征在于，该组信号的传输路径中每一信号的传输路径的长度为对应的第一印刷电路板上第一芯片的接脚封装长度、导电迹线的走线长度、通孔的高度、以及通孔的焊盘的半径、第一连接器的接脚长度、线缆长度、第二印刷电路板上第二连接器的接脚长度、第二芯片的接脚封装长度、累加的导电迹线的走线长度、通孔的高度、以及通孔的焊盘的半径累加的和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200810095866XA CN101576936A (zh) | 2008-05-06 | 2008-05-06 | 信号传输路径的长度监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200810095866XA CN101576936A (zh) | 2008-05-06 | 2008-05-06 | 信号传输路径的长度监控方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101576936A true CN101576936A (zh) | 2009-11-11 |
Family
ID=41271870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200810095866XA Pending CN101576936A (zh) | 2008-05-06 | 2008-05-06 | 信号传输路径的长度监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101576936A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107423491A (zh) * | 2017-06-28 | 2017-12-01 | 深圳崇达多层线路板有限公司 | 一种跨pcb板的差分对的线长匹配的补偿计算方法 |
| CN107742035A (zh) * | 2017-10-25 | 2018-02-27 | 华自科技股份有限公司 | Pcb布线方法、装置、计算机可读存储介质及计算机设备 |
| CN109040909A (zh) * | 2018-07-10 | 2018-12-18 | 合肥联宝信息技术有限公司 | 信号线的功率调节方法及装置、电子设备 |
| CN112507650A (zh) * | 2020-11-19 | 2021-03-16 | 浪潮电子信息产业股份有限公司 | 一种ddr布线的等长设计方法及相关组件 |
-
2008
- 2008-05-06 CN CNA200810095866XA patent/CN101576936A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107423491A (zh) * | 2017-06-28 | 2017-12-01 | 深圳崇达多层线路板有限公司 | 一种跨pcb板的差分对的线长匹配的补偿计算方法 |
| CN107742035A (zh) * | 2017-10-25 | 2018-02-27 | 华自科技股份有限公司 | Pcb布线方法、装置、计算机可读存储介质及计算机设备 |
| CN107742035B (zh) * | 2017-10-25 | 2021-02-05 | 华自科技股份有限公司 | Pcb布线方法、装置、计算机可读存储介质及计算机设备 |
| CN109040909A (zh) * | 2018-07-10 | 2018-12-18 | 合肥联宝信息技术有限公司 | 信号线的功率调节方法及装置、电子设备 |
| CN112507650A (zh) * | 2020-11-19 | 2021-03-16 | 浪潮电子信息产业股份有限公司 | 一种ddr布线的等长设计方法及相关组件 |
| CN112507650B (zh) * | 2020-11-19 | 2023-02-28 | 浪潮电子信息产业股份有限公司 | 一种ddr布线的等长设计方法及相关组件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7489839B2 (en) | Printed circuit board and manufacturing method thereof | |
| US20110210803A1 (en) | Differential circuit and layout method for the same | |
| CN103325327A (zh) | 一种显示面板、显示面板的检测线路及其检测方法 | |
| US8344821B2 (en) | Differential transmission line printed circuit board layout based on eye diagram parameters | |
| US8336203B2 (en) | Printed circuit board and layout method thereof | |
| CN101576936A (zh) | 信号传输路径的长度监控方法 | |
| CN105430873A (zh) | 高速连接器封装和封装方法 | |
| US20100012363A1 (en) | Printed circuit board and layout method thereof | |
| US7478954B2 (en) | Structure and method for optical connection between optical transmitter and optical receiver | |
| US20210392744A1 (en) | Circuit board, apparatus and method for forming via hole structure | |
| CN108112162A (zh) | 信号传输线及其设计方法、柔性印刷电路板 | |
| CN101668387A (zh) | 印刷电路板 | |
| CN100562214C (zh) | 具有改良过孔的印刷电路板 | |
| CN101877935A (zh) | 主板布局布线方法及利用该方法布局布线的主板 | |
| CN112133687A (zh) | 一种多通道dds芯片基板封装结构及方法 | |
| CN109001617B (zh) | Ate测试板及基于ate测试板的电子元器件设置方法 | |
| CN110728108A (zh) | 一种超高速SerDes电路系统参数配置方法 | |
| WO2008149783A1 (ja) | 半導体集積回路及びフィルタ制御方法 | |
| CN102650677B (zh) | Pci-e信号测试装置 | |
| CN105790787A (zh) | 阻抗匹配电路的设计方法及移动终端 | |
| US20120063787A1 (en) | Connector and optical transmission apparatus | |
| CN107729277B (zh) | 一种多功能复用高速信号co-lay走线结构及走线方法 | |
| CN102264188B (zh) | 印刷电路板 | |
| CN100490605C (zh) | 印刷电路板 | |
| CN103701660A (zh) | 一种以太网设备连接装置及其应用的测试系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091111 |