CN115329706A - 版图的布局方法、版图、电子设备和计算机可读存储介质 - Google Patents

Abstract

本公开实施例涉及集成电路领域，提供一种版图的布局方法、版图、电子设备和计算机可读存储介质，其中版图的布局方法包括：提供初始版图，初始版图具有多个器件区以及闲置区，闲置区与器件区相邻接；根据预设的设计规则将闲置区划分为多个矩形区；基于矩形区的面积，从电容版图数据库中获取目标电容数据组，目标电容数据组与至少一个目标电容相对应，且所有目标电容的存储面积总和与矩形区的面积相对应；将目标电容组布局至相应的矩形区，生成目标版图。至少可以解决在版图布局中，插入电容时会出现的版图面积没有被充分利用问题。

Description

版图的布局方法、版图、电子设备和计算机可读存储介质

技术领域

本公开实施例涉及集成电路领域，特别涉及一种版图的布局方法、版图、电子设备和计算机可读存储介质。

背景技术

版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。版图设计中进行电容的布局时，由于电容的层次多且形状复杂，在后段post-OPC(OpticalProximityCorrection)会花费大量的时间和资源去运算。

通常的，版图中其他器件设计完成后需要进行电容的布局，版图中的电容具有几十种固定尺寸，版图设计师在进行电容的布局时从版图数据库中选择电容插入版图，这样会节省很多OPC部门的计算时间和人力资源的成本投入。

但是，目前的版图布局依然存在版图面积没有被充分利用的问题。

发明内容

本公开实施例提供一种版图的布局方法、版图、电子设备和计算机可读存储介质，至少有利于解决在版图布局中插入电容时存在的版图面积没有被充分利用问题。

根据本公开一些实施例，本公开实施例一方面提供一种版图的布局方法，其特征在于，包括：提供初始版图，所述初始版图具有多个器件区以及闲置区，所述闲置区与所述器件区相邻接；根据预设的设计规则将所述闲置区划分为多个矩形区；基于所述矩形区的面积，获取目标电容数据组，所述目标电容数据组与至少一个目标电容相对应；将所述目标电容数据组布局至相应的所述矩形区，生成目标版图。

根据本公开另一些实施例，还包括：提供电容版图数据库，所述电容版图数据库中包括多种电容数据，且每一所述电容数据与一电容相对应。

根据本公开另一些实施例，所述基于所述矩形区的面积，获取目标电容数据组具体包括：基于所述矩形区的面积，从所述电容版图数据库中获取目标电容数据组。

根据本公开另一些实施例，不同种类的所述电容的存储面积不同，相同种类的所述电容的存储面积相同；所述从所述电容版图数据库中获取目标电容数据组，包括：所述目标电容数据组与多个所述目标电容相对应，且每一所述目标电容的种类相同；或者，所述目标电容数据组与一个所述目标电容相对应。

根据本公开另一些实施例，基于所述矩形区的面积，从所述电容版图数据库中获取目标电容数据组，包括：从所述电容版图数据库中获取多个电容数据组，每一所述电容数据组包括多个可置于所述矩形区的电容，且不同所述电容数据组中所述电容的种类或数量不同；获取每一所述电容数据组中所有所述电容的存储面积总和；获取存储面积总和最大的所述电容数据组为所述目标电容数据组。

根据本公开另一些实施例，所述从所述电容版图数据中获取多个电容数据组，包括：所述矩形区包括相垂直的第一边和第二边，获取所述第一边的第一长度以及所述第二边的第二长度，所述第一边沿第一方向延伸，所述第二边沿第二方向延伸，所有种类的所述电容在所述第一方向上的宽度具有最大宽度和最小宽度，且相邻所述电容在所述第一方向上具有预设间隔；基于所述第一长度、所述最大宽度、所述最小宽度以及所述预设间隔，获取多种电容排布，每种所述电容排布对应一种所述电容以及在沿所述第一方向上可放置的所述电容的数量；获取与每种所述电容排布相对应的所述电容在沿所述第二方向上可放置的所述电容的数量。

根据本公开另一些实施例，所述获取多种电容排布的方法，包括：

width为电容沿所述第一方向的宽度，a为相邻电容的间距，X为所述第一长度，Nx为沿第一方向上可放置的电容的数量，Nx取值为大于或等于1的不同自然数，Nx与width的值相对应。

根据本公开另一些实施例，获取所述电容在沿所述第二方向上可放置的所述电容的数量的方法，包括：

Height为不同种类的所述电容沿所述第二方向的高度，Y为所述第二长度。

根据本公开另一些实施例，所述获取每一所述电容数据组中所有所述电容的存储面积总和的方法，包括：获取不同所述电容排布对应的所有所述电容的存储面积总和，每一种所述电容排布对应的存储面积总和的计算公式为：A＝width*N_x*Height*N_y。

根据本公开另一些实施例，所述生成目标版图后，还包括：统计所述目标版图中所有所述目标电容数据组中电容的类型和数量；将所述电容的类型和数量反标回初始电路，生成目标电路。

根据本公开另一些实施例，将所述目标电容数据组布局至相应的所述矩形区之后，还包括：对所述目标版图和所述目标电路进行电路版图一致性验证。

根据本公开另一些实施例，所述电容包括柱状电容。

根据本公开另一些实施例，所述多个矩形区均符合所述设计规则，且所述多个矩形区的面积总和小于或等于所述闲置区的面积。

根据本公开一些实施例，本公开实施例另一方面还提供一种版图，采用上述的版图的布局方法形成。

根据本公开一些实施例，本公开实施例另一方面还提供一种电子设备，包括：至少一个处理器；以及，与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行上述的版图的布局方法。

根据本公开一些实施例，本公开实施例另一方面还提供一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现上述的版图的布局方法。

本公开实施例提供的技术方案至少具有以下优点：

本公开实施例提供的版图的布局方法的技术方案中，提供具有多个器件区以及闲置区的初始版图，闲置区与器件区相邻接，先根据预设的设计规则将闲置区划分为多个矩形区，再获取目标电容数据组，目标电容数据组与至少一个目标电容相对应，最后将目标电容组布局至相应的矩形区，生成目标版图。如此，在版图布局放置电容的过程中由计算机按一定算法计算筛选得到合适的电容版图布局方案，避免了在版图中由人工放置电容引起的DRC(Design rule check)violation和芯片面积没有被充分利用问题。例如可以避免人工放置电容中某一空置区域可放置的面积比较小，遗漏摆放了小尺寸电容；随手摆放的电容造成DRC的错误，后期需要花时间修正；没有合理切割区域，摆放了不合适的电容；没有选择最合适的电容组合，导致芯片面积的浪费；可以在保证版图布局正确性的同时，减少芯片面积的浪费。另外，由计算机自动化方法代替人工进行电容版图布局可以进行多次迭代，并且可以提前分配各路电源地电压需要的电容值，使版图布局具有迭代性和可评估性。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种人工放置电容的版图布局示意图；

图2为本公开一实施例提供的版图的布局方法的一种流程图；

图3到图7本公开一实施例提供的版图的布局方法的步骤示意图；

图8为本公开实施提供的一种版图的示意图。

图9为本公开一实施例提供的电子设备的结构示意图。

具体实施方式

由背景技术可知，现有技术的版图的布局方法存在版图面积没有被充分利用的问题。

分析发现，参考图1，图1为一种人工放置电容的版图布局示意图。由人工对版图的电容部分进行布局主要依靠版图设计师的个人能力，通常只会考虑电容布局的一种或几种可能情况，不具有可迭代性。因而版图设计师最终选择的电容布局方案很有可能不是电容摆放的最佳方案，也就是说会造成芯片空置区域面积的浪费，从而使电容的存储面积无法达到芯片空置区域所能允许的最大值。此外，由于版图中电容的摆放为版图设计师人工摆放，随手放置很可能出现电容与电容之间或电容与器件之间的重叠，有些微小的重叠不易用肉眼看出，导致DRC violation出现，需要后期花时间修正。

具体地，图1中201处出现了人工放置电容104中某一空置区域可放置的面积比较小，遗漏摆放了小尺寸电容104的问题。图1中202处电容与器件区重叠，出现了随手摆放的电容104造成DRC的错误，后期需要花时间修正的问题。图1中203处出现了没有合理切割区域，摆放了不合适的电容104的问题。图1中204处出现了没有选择最合适的电容104组合，导致芯片面积浪费的问题。针对以上问题，本公开实施例将给出处理方法一一解决。

本公开实施例提供一种版图的布局方法，通过提供具有多个器件区以及闲置区的初始版图，闲置区与器件区相邻接，先根据预设的设计规则将闲置区划分为多个矩形区，再基于矩形区的面积获取目标电容数据组，目标电容数据组与至少一个目标电容相对应，最后将目标电容组布局至相应的矩形区，生成目标版图。如此，在版图布局放置电容的过程中由计算机按一定算法计算筛选得到合适的电容版图布局方案，避免了在版图中由人工放置电容引起的DRC violation和芯片面积没有被充分利用问题。例如可以避免人工放置电容中某一空置区域可放置的面积比较小，遗漏摆放了小尺寸电容；随手摆放的电容造成DRC的错误，后期需要花时间修正；没有合理切割区域，摆放了不合适的电容；没有选择最合适的电容组合，导致芯片面积的浪费；可以在保证版图布局正确性的同时，减少芯片面积的浪费。另外，由计算机自动化方法代替人工进行电容版图布局可以进行多次迭代，并且可以提前分配各路电源地电压需要的电容值，使版图布局具有迭代性和可评估性。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

图2为本公开实施例提供的一种方案流程图。图3至图7为本公开实施例提供的版图的布局方法的示意图。

结合参考图2及图3，步骤S1、提供初始版图100，初始版图100具有多个器件区101以及闲置区102，闲置区102与器件区101相邻接。其中，器件区101内的器件可以为：金属氧化物半导体场效应晶体管、双极型晶体管、二极管或电阻等多种类型的器件。初始版图100中具有任意器件的区域均为器件区101。由于器件的性质，器件区101一般可以为长方形，也可以为正方形。基于现有的初始版图100数据即可检查出可以添加电容的区域，即闲置区102。初始版图100中器件区101之外的其他区域均为初始版图100的闲置区102，闲置区102并未放置任何器件。本发明的目的之一即为在初始版图100的闲置区102放置存储面积尽可能大的电容。

其中，初始版图100可以为动态随机存储器DRAM(Dynamic Random AccessMemory)版图。初始版图100还可以为静态随机存取存储器(SRAM，Static Random-AccessMemory)版图、相变随机存取存储器(PRAM，Phase-Change Random-Access Memory)版图、磁阻式随机存取存储器(MRAM，Magnetoresistive Random Access Memory)版图、铁电随机存取存储器(FeRAM，Ferroelectric Random Access Memory)版图或电阻式随机存取存储器(RRAM，Resistive Random-Access Memory)版图。

结合参考图2及图4，步骤S2、将闲置区102划分为多个矩形区112。多个矩形区均符合设计规则，且多个矩形区的面积总和小于或等于闲置区的面积。一个矩形区112可以与两个器件区101相邻接，也可以与三个器件区101相邻接。矩形区112的划分可以以在横向方向上宽度最大为原则，即在横向上若没有器件区101阻隔就不分隔开矩形区112。并且，矩形区112的宽度应当大于设计规则要求中的最小宽度，以免有DRC violation或没有合适的可以放置的电容的情况出现。在另一些实施例中，矩形区112的划分也可以以在纵向方向上长度最长为原则，即在纵向上若没有器件区101阻隔就不分隔开矩形区112。总之，矩形区112的划分要求在满足设计规则要求的情况下使每个矩形区112的面积尽可能大，使初始版图100内闲置区102划分出的矩形区112数量尽可能少，同时不遗漏初始版图100内的任何闲置区域。划分出的矩形区112为本公开实施例中进行电容版图布局的辅助工具，辅助工具的设置会为后续在闲置区102内的电容布局提供便利。

结合参考图5，提供电容版图数据库103，电容版图数据库103中包括多种电容104数据，且每一电容104数据与一电容104相对应。

在一些实施例中，不同种类的电容104的存储面积不同，相同种类的电容104的存储面积相同。在电容版图数据库103中，包含众多固定尺寸的电容104数据，不同种类的电容104对应不同的尺寸，即不同种类的电容104对应有不同的长度、宽度和存储面积。其中，电容104的形状可以为矩形，矩形的长边和短边的宽度可以一致，矩形的长边和短边的宽度也可以不一致。在电容版图数据库103中，电容104数据中若固定某一电容104在第一方向上的长度，即可得出该电容104在第二方向上长度的唯一值。电容版图数据库103中的电容104数据在第一方向上的长度具有一定跨度范围，且电容104数据在第一方向上的长度大于设计规则要求中的最小宽度值。这样设置的电容版图数据库103可以保证在后续进行电容104布局时，可以在电容版图数据库103中搜索到最合适的电容104数据布局至初始版图100中。

在一些实施例中，电容版图数据库103中的电容104可以为柱状电容，也可以为MOS电容，平板电容等。其中，电容可以作为去耦电容，虽然理想状态下电源有稳定的电压，但在实际工作中仍然存在元件耦合到电源端产生的干扰信号和噪声，而去耦电容可以满足电路电流的变化，避免相互间的耦合，故优选地，本公开实施例中的电容104可以选择去耦电容。

结合参考图2、图6和图7，步骤S3、基于矩形区112的面积，获取目标电容数据组114，目标电容数据组114与至少一个目标电容104相对应，且所有目标电容104的存储面积总和与矩形区112的面积相对应。

具体地，在一些实施例中，从电容版图数据库103中获取目标电容数据组114，包括：目标电容数据组114与多个目标电容104相对应，且每一目标电容104的种类相同；或者，目标电容组114与一个目标电容104相对应。也就是说，目标电容组114可以只包含一个电容104，目标电容组114也可以包含同一尺寸的多个电容104。目标电容组114中电容104的种类为确定的一种，目标电容组114中电容104的数目为大于1或等于的不同自然数，电容104的种类和数量都由矩形区113在第一方向上和第二方向上的长度确定。

从电容版图数据库103中获取目标电容数据组114需要先获取多种电容的排布方案。在一些实施例中，矩形区112包括相垂直的第一边和第二边，获取第一边的第一长度X以及第二边的第二长度Y，第一边沿第一方向延伸，第二边沿第二方向延伸，电容版图数据库103中所有种类的电容104在第一方向上的宽度最大为Xmax，最小为Xmin，且相邻电容104在第一方向上具有预设间隔a；基于第一长度X、电容最大宽度Xmax、电容最小宽度Xmin以及预设间隔a，可以获取多种电容104排布。当上述划分矩形区112的方法选择以在横向方向上长度最大为原则时，第一边可以为矩形区在横向方向上的边，第二边可以为矩形区在纵向方向上的边；当上述划分矩形区112的方法选择以在纵向方向上长度最大为原则时，第一边可以为矩形区在纵向方向上的边，第二边可以为矩形区在横向方向上的边。另外，若相邻电容104之间设置的预设间隔过大，可能会造成芯片面积的浪费，若相邻电容104之间设置的预设间隔过小，不同电容之间相互干扰，可能会影响产品的性能。因此相邻电容104之间的预设间隔a需要选择合适的范围，当预设间隔在5-20nm范围内时，既不会造成芯片面积的浪费，又能避免不同电容104之间的干扰影响产品的性能。

具体地，每种电容104排布方案对应一种电容104以及在沿矩形区112第一方向上可放置的电容104的数量。在一些实施例中，获取多种电容排布的方法可以包括：先计算在第一方向上电容的宽度width，计算方式如下：

在矩形区112的第一方向上的第一边长X等于第一方向上排布的所有电容104的宽度的和加上所有预设间隔的宽度和。即，X＝width*Nx+a*(Nx-1)。整理公式可得，

其中，width为电容104沿矩形区112第一方向的宽度，a为相邻电容的间距，X为矩形区112第一边长的长度，Nx为沿矩形区112沿第一方向上可放置的电容104的数量。

推导出电容104宽度width的公式后，在具体计算电容104沿矩形区112第一方向的宽度width时，要对矩形区112沿第一方向上电容的数量Nx进行不同的取值。矩形区112沿第一方向上电容104的数量Nx的取值为大于或等于1的不同自然数，Nx与电容104的宽度width的值相对应。例如，矩形区112沿第一方向上电容的数量Nx可以取值为1、2、3、4......。对Nx的每一个取值计算出一个相应的电容104宽度width值，将电容104沿矩形区112第一方向的宽度width值与电容版图数据库103中所有种类的电容104在第一方向上的宽度最大值Xmax和最小值Xmin进行比较，若电容104的宽度width大于Xmin且电容104的宽度width小于Xmax，此时的矩形区112沿第一方向上电容104的数量Nx和对应的电容104沿矩形区112第一方向的宽度width才可以列入可选方案中。因为只有电容104的宽度width大于电容版图数据库103中电容104的最小值Xmin且电容104的宽度width小于电容版图数据库103中电容104的最大值Xmax时，才能在电容版图数据库103中找到符合要求的目标电容组114。例如，假定X＝200，Xmax＝90，Xmin＝10，将不同的Nx取值代入公式求得电容104的宽度width值如下：

Nx＝1，width＝200.000；Nx＝2，width＝94.500；Nx＝3，width＝59.333；

Nx＝4，width＝41.750；Nx＝5，width＝31.200；Nx＝6，width＝24.167；

Nx＝7，width＝19.143；Nx＝8，width＝15.375；Nx＝9，width＝12.444；

Nx＝10，width＝10.100；Nx＝11，width＝8.182。

其中，Nx的取值为1、2时，电容104的宽度width大于电容版图数据库103中电容104的最大值Xmax，在电容版图数据库103中无法找到在第一方向上宽度大于width电容104，因此不能考虑这两个方案。当Nx取值为11时，电容104的宽度width小于电容版图数据库103中电容104的最小值Xmin，在电容版图数据库103中无法找到在第一方向上宽度小于width的电容104。另外，由于width和Nx呈负相关，且Nx取值为11时，width小于Xmin，所以当Nx大于11时，电容104的宽度width也会小于电容版图数据库103中电容104的最小值Xmin，在电容版图数据库103中也无法找到在第一方向上的宽度小于width的电容104。因此也不可以考虑Nx大于或等于11的取值方案。最终得到的多种电容排布方案为Nx取值为3、4、5、6、7、8、9、10时对应的排布方案。此时，3、4、5、6、7、8、9、10为Nx的可选取值。

在得到矩形区112沿第一方向上电容104的数量Nx的可选取值和与其对应的电容104沿矩形区112第一方向的宽度width后，还要获取与每种电容104排布相对应的电容104在沿第二方向上可放置的电容的数量Ny。

具体的，在一些实施例中，获取电容104在沿第二方向上可放置的电容104的数量的方法可以包括：先在电容版图数据库103中查询到在矩形区112第一方向宽度为width的电容104在第二方向上的宽度值为Height。矩形区112在第二方向上的第二边长Y等于第二方向上排布的所有电容104在第二方向上的宽度和加上所有间隔区域的宽度和，即，Y＝Height*Ny+a*(Ny-1)。整理公式可得，

其中，Height为不同种类的电容104沿矩形区112第二方向的高度，Y为第二长度。此时，电容104的多种排布方案中的电容104尺寸数据width、Height、在矩形区112内沿第一方向的电容104排布数目Nx，在矩形区域内沿第二方向的电容104排布数目Ny均已通过计算得到。

在得到电容104的多种排布方案中的电容104尺寸数据width、Height、在矩形区112内沿第一方向的电容104排布数目Nx，在矩形区域内沿第二方向的电容104排布数目Ny后，可以进行每种电容104排布方案的总的存储面积A的计算。在一些实施例中，获取每一电容104数据组中所有电容104的存储面积总和的方法可以包括：获取不同电容104排布对应的所有电容104的存储面积总和，每一种电容104排布对应的存储面积总和的计算公式为：A＝width*N_x*Height*N_y。其中，A为在矩形区112内沿第一方向的电容104排布数目Nx取不同值时，对应的电容104排布方案中的所有电容104的存储面积总和。计算出每种电容104排布方案的电容104存储面积总和才能使电容104的存储面积具有可比较性，选出具有最大存储面积的电容104排布方案，达到不浪费芯片面积的技术效果。

在计算出每种电容104排布方案的存储面积总和A后，还要从电容版图数据库103中获取目标电容数据组114。在一些实施例中，基于矩形区112的面积，从电容版图数据库103中获取目标电容数据组114可以包括：从电容版图数据库103中获取多个电容数据组，每一电容数据组包括多个可置于矩形区112的电容104，且不同电容数据组中电容104的种类或数量不同；获取每一电容数据组中所有电容104的存储面积总和；获取存储面积总和最大的电容数据组为目标电容数据组114。这样获取到的目标电容数据组114不仅可以满足设计规则要求，不出现DRC violation，并且可以尽可能地保证初始版图100中闲置区102的面积不被浪费，使版图100中电容104的布局更加科学化、合理化。

在获取到目标电容数据组114后，结合参考图2、图7和图8，步骤S4，还需要将目标电容组114布局至相应的矩形区112，生成目标版图。将每一矩形区112的目标电容数据组114布局至相应矩形区112即可得到完整的进行了电容104布局的目标版图110。

在一些实施例中，生成目标版图110后，还包括：统计目标版图110中所有目标电容组114中电容104的类型和数量，将电容104的类型和数量反标回初始电路，生成目标电路，便于后续进行模拟仿真操作。

将电容104数据反标回初始电路后，可以对电路进行后续的拉线处理，使得按照本发明实施例的版图布局方法布局出的目标版图110对应的电路能够正常工作。

在一些实施例中，将目标电容组114布局至相应的矩形区112之后还可以包括：对目标版图110和目标电路进行电路版图一致性验证，完成接下来的后仿动作。一致性验证可以包括LVS(Layout Versus Schematics)验证，用于验证版图和逻辑图是否匹配，确认版图和逻辑图是否一致，比较版图和逻辑图在晶体管级的连接是否正确，并以报告的形式列出差异之处。LVS验证可以还包括LVL(Layout Versus Layout)和SVS(Schematics VersusSchematics)，LVL用来比较器件级或门级两个相似版图的数据库，从而报出在互连关系和器件参数方面不一致的地方；SVS用来比较两个逻辑图。这种一致性验证的步骤可以提高版图设计的正确性。

另外，参考图1和图8，图1为一种人工放置电容104的版图布局示意图，图8为本公开实施例放置电容104的版图布局的示意图。在版图中由人工放置电容104引起了DRCviolation和芯片面积没有被充分利用问题。例如，图中201处出现了人工放置电容104中某一空置区域可放置的面积比较小，遗漏摆放了小尺寸电容104的问题。针对这种问题，本发明实施例可以在电容版图数据库103中筛选得到小尺寸的电容104进行摆放。图中202处出现了随手摆放的电容104造成DRC的错误，后期需要花时间修正的问题。针对这种问题，本发明实施例经过合理的运算，不会放置违反涉及规则的电容104。图中203出现了没有合理切割区域，摆放了不合适的电容104的问题。针对这种问题，本发明实施例则能够合理切割矩形区112，放置合适的电容104。图中204处出现了没有选择最合适的电容104组合，导致芯片面积浪费的问题。针对这种问题，本发明实施例能够经过一系列的组合运算得出面积最大的目标电容组114。因此，上述的本公开实施例可以实现在保证版图布局正确性的同时，减少芯片面积的浪费。

本公开实施例提供的版图的布局方法通过提供具有多个器件区以及闲置区的初始版图，闲置区与器件区相邻接，先将闲置区划分为多个矩形区，再基于矩形区的面积获取目标电容数据组，目标电容数据组与至少一个目标电容相对应，且所有目标电容的存储面积总和与矩形区的面积相对应，最后将目标电容组布局至相应的矩形区，生成目标版图。如此，在版图布局放置电容的过程中由计算机按一定算法计算筛选得到合适的电容版图布局方案，避免了在版图中由人工放置电容引起的DRC violation和芯片面积没有被充分利用问题。例如可以避免人工放置电容中某一空置区域可放置的面积比较小，遗漏摆放了小尺寸电容；随手摆放的电容造成DRC的错误，后期需要花时间修正；没有合理切割区域，摆放了不合适的电容；没有选择最合适的电容组合，导致芯片面积的浪费；可以在保证版图布局正确性的同时，减少芯片面积的浪费。另外，由计算机自动化方法代替人工进行电容版图布局可以进行多次迭代，并且可以提前分配各路电源地电压需要的电容值，使版图布局具有迭代性和可评估性。

本公开实施例还提供一种版图，如图8所示，由上述实施例中的版图的布局方法形成。

本公开实施例还提供一种电子设备，如图9所示，包括：至少一个处理器302；以及，与至少一个处理器302通信连接的存储器301；其中，存储器301存储有可被至少一个处理器302执行的指令，指令被至少一个处理器302执行，以使至少一个处理器302能够执行上述实施例中的版图的布局方法。

其中，存储器301和处理器302采用总线方式连接，总线可以包括任意数量的互联的总线和桥，总线将一个或多个处理器302和存储器301的各种电路连接在一起。总线还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路连接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口在总线和收发机之间提供接口。收发机可以是一个元件，也可以是多个元件，比如多个接收器和发送器，提供用于在传输介质上与各种其他装置通信的单元。经处理器302处理的数据通过天线在无线介质上进行传输，进一步，天线还接收数据并将数据传送给处理器302。

处理器302负责管理总线和通常的处理，还可以提供各种功能，包括定时，外围接口，电压调节、电源管理以及其他控制功能。而存储器301可以被用于存储处理器302在执行操作时所使用的数据。

本公开实施例还提供一种计算机可读存储介质，存储有计算机程序。计算机程序被处理器执行时实现上述方法实施例。

即，本领域技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得一个设备(可以是单片机，芯片等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。任何本领域技术人员，在不脱离本公开的精神和范围内，均可作各自更动与修改，因此本公开的保护范围应当以权利要求限定的范围为准。

Claims (16)

1.一种版图的布局方法，其特征在于，包括：

提供初始版图，所述初始版图具有多个器件区以及闲置区，所述闲置区与所述器件区相邻接；

根据预设的设计规则将所述闲置区划分为多个矩形区；

基于所述矩形区的面积，获取目标电容数据组，所述目标电容数据组与至少一个目标电容相对应；

将所述目标电容数据组布局至相应的所述矩形区，生成目标版图。

2.如权利要求1所述的布局方法，其特征在于，还包括：提供电容版图数据库，所述电容版图数据库中包括多种电容数据，且每一所述电容数据与一电容相对应。

3.如权利要求2所述的布局方法，其特征在于，所述基于所述矩形区的面积，获取目标电容数据组具体包括：基于所述矩形区的面积，从所述电容版图数据库中获取目标电容数据组。

4.如权利要求3所述的布局方法，其特征在于，不同种类的所述电容的存储面积不同，相同种类的所述电容的存储面积相同；所述从所述电容版图数据库中获取目标电容数据组，包括：所述目标电容数据组与多个所述目标电容相对应，且每一所述目标电容的种类相同；或者，所述目标电容数据组与一个所述目标电容相对应。

5.如权利要求3所述的布局方法，其特征在于，基于所述矩形区的面积，从所述电容版图数据库中获取目标电容数据组，包括：

从所述电容版图数据库中获取多个电容数据组，每一所述电容数据组包括多个可置于所述矩形区的电容，且不同所述电容数据组中所述电容的种类或数量不同；

获取每一所述电容数据组中所有所述电容的存储面积总和；

获取存储面积总和最大的所述电容数据组为所述目标电容数据组。

6.如权利要求5所述的布局方法，其特征在于，所述从所述电容版图数据中获取多个电容数据组，包括：

所述矩形区包括相垂直的第一边和第二边，获取所述第一边的第一长度以及所述第二边的第二长度，所述第一边沿第一方向延伸，所述第二边沿第二方向延伸，所有种类的所述电容在所述第一方向上的宽度具有最大宽度和最小宽度，且相邻所述电容在所述第一方向上具有预设间隔；

基于所述第一长度、所述最大宽度、所述最小宽度以及所述预设间隔，获取多种电容排布，每种所述电容排布对应一种所述电容以及在沿所述第一方向上可放置的所述电容的数量；

获取与每种所述电容排布相对应的所述电容在沿所述第二方向上可放置的所述电容的数量。

7.如权利要求6所述的布局方法，其特征在于，所述获取多种电容排布的方法，包括：

width为电容沿所述第一方向的宽度，a为相邻电容的间距，X为所述第一长度，Nx为沿第一方向上可放置的电容的数量，Nx取值为大于或等于1的不同自然数，Nx与width的值相对应。

8.如权利要求7所述的布局方法，其特征在于，获取所述电容在沿所述第二方向上可放置的所述电容的数量的方法，包括：

Height为不同种类的所述电容沿所述第二方向的高度，Y为所述第二长度。

9.如权利要求8所述的布局方法，其特征在于，所述获取每一所述电容数据组中所有所述电容的存储面积总和的方法，包括：

获取不同所述电容排布对应的所有所述电容的存储面积总和，每一种所述电容排布对应的存储面积总和的计算公式为：A＝width*N_x*Height*N_y。

10.如权利要求1所述的布局方法，其特征在于，所述生成目标版图后，还包括：统计所述目标版图中所有所述目标电容数据组中电容的类型和数量；将所述电容的类型和数量反标回初始电路，生成目标电路。

11.如权利要求10所述的布局方法，其特征在于，将所述目标电容数据组布局至相应的所述矩形区之后，还包括：对所述目标版图和所述目标电路进行电路版图一致性验证。

12.如权利要求1所述的布局方法，其特征在于，所述目标电容包括柱状电容。

13.如权利要求1所述的布局方法，其特征在于，所述多个矩形区均符合所述设计规则，且所述多个矩形区的面积总和小于或等于所述闲置区的面积。

14.一种版图，其特征在于，采用如权利要求1-13任一项所述的版图的布局方法形成。

15.一种电子设备，其特征在于，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如权利要求1至13中任一项所述的版图的布局方法。

16.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至13中任一项所述的版图的布局方法。

Images