CN117422042B - 一种梳齿状绕线阻挡层的设计方法及装置 - Google Patents
一种梳齿状绕线阻挡层的设计方法及装置 Download PDFInfo
- Publication number
- CN117422042B CN117422042B CN202311483424.3A CN202311483424A CN117422042B CN 117422042 B CN117422042 B CN 117422042B CN 202311483424 A CN202311483424 A CN 202311483424A CN 117422042 B CN117422042 B CN 117422042B
- Authority
- CN
- China
- Prior art keywords
- port
- target
- module
- comb
- target module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 56
- 238000004804 winding Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000000903 blocking effect Effects 0.000 claims abstract description 37
- 238000004364 calculation method Methods 0.000 claims description 12
- 238000010276 construction Methods 0.000 claims description 3
- 238000004590 computer program Methods 0.000 description 7
- 238000010618 wire wrap Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请属于芯片设计技术领域,公开了一种梳齿状绕线阻挡层的设计方法及装置,该方法包括:获取目标模块的第一边沿形状;将第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状;获取目标模块中各个端口的端口信息;根据各端口信息确定目标模块的走线区域;根据第二边沿形状和走线区域得到目标阻挡区域;根据目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。本申请能够在达到阻挡目标模块附近数字信号线走线,同时为目标模块的端口连线预留特定的通道,有效地规范自动绕线工具,避免发生违例,优化自动绕线流程。
Description
技术领域
本申请涉及芯片设计技术领域,尤其涉及一种梳齿状绕线阻挡层的设计方法及装置。
背景技术
芯片中IP的整体形状具有多样性,虽然矩形是IP常见的形状,但也会经常出现非矩形的IP。为避免数字信号对IP内部信号的干扰,要求数字信号线应与IP存在最小距离dx。为达到这一目的,在自动布线之前,需要在IP上盖绕线阻挡层,这也就可以防止在自动布线过程中将信号线引入IP附件最小距离内。如图1所示,深灰色多边形所示一种IP,放置于芯片左边,内部的小方块表示IP的端口,浅灰色区域为沿IP周围打上的绕线阻挡层,阻挡层距离IP边缘为最小距离dx。由于绕线阻挡层的存在,在自动布线过程中,与IP无关的数字信号线会被阻挡在外,但与IP的端口连接的信号线则不得不穿过阻挡层。
在自动布线过程中,绕线阻挡层所在的区域被工具视为不可走线区域,但连接IP端口的信号则必须跨过绕线阻挡层区域,这种走线行为会被自动布线工具视为“违例(violation)”。
发明内容
本申请提供了一种梳齿状绕线阻挡层的设计方法及装置,能够在达到阻挡目标模块附近数字信号线走线的同时,为目标模块的端口连线预留特定的通道,可有效地规范自动绕线工具,避免发生违例,优化自动绕线流程。
第一方面,本申请实施例提供了一种梳齿状绕线阻挡层的设计方法,包括:
获取目标模块的第一边沿形状;
将第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状;
获取目标模块中各个端口的端口信息;
根据各端口信息确定目标模块的走线区域;
根据第二边沿形状和走线区域得到目标阻挡区域;
根据目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。
进一步的,端口信息包括对应端口的位置坐标、端口形状和到目标模块的边沿的距离。
进一步的,上述根据各端口信息确定目标模块的走线区域,包括:
根据各端口的位置坐标确定各端口的走线方向;基于各端口的位置坐标,将各端口的端口形状向对应的走线方向延伸第二预设距离,得到目标模块的走线区域。
进一步的,各端口的走线方向包括向上、向下、向左和向右。
进一步的,第一预设距离小于第二预设距离。
进一步的,第二预设距离大于等于第一预设距离与端口到目标模块的边沿的距离之和。
进一步的,上述根据第二边沿形状和走线区域得到目标阻挡区域,包括:
将走线区域和第二边沿形状做与非计算,得到目标阻挡区域。
第二方面,本申请实施例提供了一种梳齿状绕线阻挡层的设计装置,包括:
第一获取模块,用于获取目标模块的第一边沿形状;
第一延伸模块,用于将第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状;
第二获取模块,用于获取目标模块中各个端口的端口信息;
走线规划模块,用于根据各端口信息确定目标模块的走线区域;
阻挡计算模块,用于根据第二边沿形状和走线区域得到目标阻挡区域;
构建模块,用于根据目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。
进一步的,端口信息包括对应端口的位置坐标、端口形状和到目标模块的边沿的距离;
走线规划模块包括:
方向确定单元,用于根据各端口的位置坐标确定各端口的走线方向;
第二延伸单元,基于各端口的位置坐标,将各端口的端口形状向对应的走线方向延伸第二预设距离,得到目标模块的走线区域。
进一步的,阻挡计算模块用于将走线区域和第二边沿形状做与非计算,得到目标阻挡区域。
第三方面,本申请实施例提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,处理器执行计算机程序时执行如上述任一实施例的梳齿状绕线阻挡层的设计方法的步骤。
第四方面,本申请实施例提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现如上述任一实施例的梳齿状绕线阻挡层的设计方法的步骤。
综上,与现有技术相比,本申请实施例提供的技术方案带来的有益效果至少包括:
本申请实施例提供的一种梳齿状绕线阻挡层的设计方法,先通过目标模块的第一边沿形状和第一预设距离得到第二边沿形状,再根据目标模块各个端口的端口信息确定目标模块的走线区域,根据走线区域和第二边沿形状得到梳齿状的目标阻挡区域,从而能够构建梳齿状绕线阻挡层,在达到阻挡目标模块附近数字信号线走线的同时,为目标模块的端口连线预留特定的通道,可有效地规范自动绕线工具,避免发生违例,优化自动绕线流程。
附图说明
图1为本申请一个示例性实施例提供的现有技术中阻挡层设计的示意图。
图2为本申请一个示例性实施例提供的一种梳齿状绕线阻挡层的设计方法的流程图。
图3为本申请又一个示例性实施例提供的一种梳齿状绕线阻挡层的设计方法的流程图。
图4为本申请一个示例性实施例提供的不同形状进行与非计算的示意图。
图5为本申请一个示例性实施例提供的梳齿状绕线阻挡层的示意图。
图6为本申请一个示例性实施例提供的梳齿状绕线阻挡层实际应用的效果图。
图7为本申请一个示例性实施例提供的一种梳齿状绕线阻挡层的设计装置的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。
基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
自动布线是芯片后端物理实现中必不可少的一部分,自动布线的结果决定了芯片利用率(utilization)的大小。在实际的芯片设计中,常常需要对走线规则提出特殊的需求,如走线距离最短、区域内不可走线等。尤其对于一些特定的IP,为避免其内部信号受到干扰,要求外部信号线与IP本身距离存在最小值。然而IP端口的连接也需要由自动布线过程完成连接。如何在要求的最小距离范围内,最大限度地避免信号线的走线,并规范地自动完成对IP端口的连接,是一个值得探讨的问题。而IP的整体形状具有多样性,虽然矩形是IP常见的形状,但也会经常出现非矩形的IP。为避免数字信号对IP内部信号的干扰,要求数字信号线应与IP存在最小距离dx。为达到这一目的,在自动布线之前,需要在IP上盖绕线阻挡层,这也就可以防止在自动布线过程中将信号线引入IP附件最小距离内。如图1所示,深灰色多边形所示一种IP,放置于芯片左边,内部的小方块表示IP的端口,浅灰色区域为沿IP周围打上的绕线阻挡层,阻挡层距离IP边缘为最小距离dx。由于绕线阻挡层的存在,在自动布线过程中,与IP无关的数字信号线会被阻挡在外,但与IP的端口连接的信号线则不得不穿过阻挡层。
在自动布线过程中,绕线阻挡层所在的区域被工具视为不可走线区域,但连接IP端口的信号则必须跨过绕线阻挡层区域,这种走线行为会被自动布线工具视为“违例(violation)”。
为了避免违例,请参见图2和图3,本申请实施例提供了一种梳齿状绕线阻挡层的设计方法,具体可以包括如下步骤:
步骤S1,获取目标模块的第一边沿形状。
其中,目标模块即为具有需要连线的信号端口的IP(intellectual propertycore),具体地,本申请通过编写好的脚本一将该IP的边沿形状描述为第一边沿形状polygon1。
步骤S2,将第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状。
其中,第一预设距离即为芯片设计中要求数字信号线应与IP存在的最小距离dx。
具体地,本申请通过编写好的脚本二将polygon1沿IP的边沿向外推dx后得到的形状即为第二边沿形状,代号为polygon2。
步骤S3,获取目标模块中各个端口的端口信息。
其中,端口信息包括对应端口的位置坐标、端口形状和到目标模块的边沿的距离。
步骤S4,根据各端口信息确定目标模块的走线区域。
其中,上述根据各端口信息确定目标模块的走线区域,包括:
根据各端口的位置坐标确定各端口的走线方向;基于各端口的位置坐标,将各端口的端口形状向对应的走线方向延伸第二预设距离,得到目标模块的走线区域。
具体地,由编写好的脚本三获取IP每个端口的形状和坐标,并根据坐标判断每个端口位于IP的哪个边沿上,从而确定每个端口连接线的走线方向。
在确定走线方向后,由编写好的脚本四将每个端口的形状向对应的走线方向延伸第二预设距离,得到走线区域,走线区域由多组矩形形状p1、p2、p3……pn构成。
其中,各端口的走线方向包括向上、向下、向左和向右,第一预设距离小于第二预设距离。
在具体实施过程中,第二预设距离大于等于第一预设距离与端口到目标模块的边沿的距离之和;请参见图1,设端口到目标模块的边沿的距离为d,则第二预设距离≥dx+d。
步骤S5,根据第二边沿形状和走线区域得到目标阻挡区域。
其中,上述根据第二边沿形状和走线区域得到目标阻挡区域,包括:
将走线区域和第二边沿形状做与非计算,得到目标阻挡区域。
具体地,由编写好的脚本五对第二边沿形状polygon2和p1、p2、p3……pn构成的走线区域做与非运算,从polygon2中去除polygon2和p1、p2、p3……pn相交的部分。
图形做与非运算的过程如图4所示,与非运算结束后得到目标阻挡区域polygon3。
步骤S6,根据目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。
具体地,通过编写好的脚本六将目标阻挡区域polygon3打上绕线阻挡层,得到梳齿状的绕线阻挡层,即如图5中所示,深灰色区域为IP,浅灰色区域为梳齿状绕线阻挡层,可见本申请根据IP中端口位置以及端口连接线的走线方向留出了没有阻挡层的走线通道。
请参见图6,上述实施例提供的一种梳齿状绕线阻挡层的设计方法,先通过目标模块的第一边沿形状和第一预设距离得到第二边沿形状,再根据目标模块各个端口的端口信息确定目标模块的走线区域,根据走线区域和第二边沿形状得到梳齿状的目标阻挡区域,从而能够构建梳齿状绕线阻挡层,在达到阻挡目标模块附近数字信号线走线的同时,为目标模块的端口连线预留特定的通道,可有效地规范自动绕线工具,避免发生违例,优化自动绕线流程。
请参见图7,本申请另一实施例提供了一种梳齿状绕线阻挡层的设计装置,包括:
第一获取模块101,用于获取目标模块的第一边沿形状。
第一延伸模块102,用于将第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状。
第二获取模块103,用于获取目标模块中各个端口的端口信息。
走线规划模块104,用于根据各端口信息确定目标模块的走线区域。
阻挡计算模块105,用于根据第二边沿形状和走线区域得到目标阻挡区域。
构建模块106,用于根据目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。
在一些实施例中,端口信息包括对应端口的位置坐标、端口形状和到目标模块的边沿的距离。走线规划模块104包括:
方向确定单元,用于根据各端口的位置坐标确定各端口的走线方向。
第二延伸单元,基于各端口的位置坐标,将各端口的端口形状向对应的走线方向延伸第二预设距离,得到目标模块的走线区域。
在一些实施例中,阻挡计算模块105用于将走线区域和第二边沿形状做与非计算,得到目标阻挡区域。
本实施例中提供的关于一种梳齿状绕线阻挡层的设计装置的具体限定,可以参见上文中关于一种梳齿状绕线阻挡层的设计方法的实施例,于此不再赘述。上述一种梳齿状绕线阻挡层的设计装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
本申请实施例提供了一种计算机设备,该计算机设备可以包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。处计算机程序被处理器执行时,使得处理器执行如上述任一实施例的一种梳齿状绕线阻挡层的设计方法的步骤。
本实施例提供的计算机设备的工作过程、工作细节和技术效果,可以参见上文中关于一种梳齿状绕线阻挡层的设计方法的实施例,于此不再赘述。
本申请实施例提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现如上述任一实施例的一种梳齿状绕线阻挡层的设计方法的步骤。其中,所述计算机可读存储介质是指存储数据的载体,可以但不限于包括软盘、光盘、硬盘、闪存、优盘和/或记忆棒(Memory Stick)等,所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。本实施例提供的计算机可读存储介质的工作过程、工作细节和技术效果,可以参见上文中关于一种梳齿状绕线阻挡层的设计方法的实施例,于此不再赘述。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (5)
1.一种梳齿状绕线阻挡层的设计方法,其特征在于,包括:
获取目标模块的第一边沿形状;
将所述第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状;
获取所述目标模块中各个端口的端口信息,所述端口信息包括对应端口的位置坐标、端口形状;
根据各所述端口的所述位置坐标判断每个端口位于的目标模块边沿,确定各所述端口的走线方向;
基于各所述端口的所述位置坐标,将各所述端口的所述端口形状向对应的所述走线方向延伸第二预设距离,得到所述目标模块的走线区域;所述第一预设距离小于所述第二预设距离;
将所述走线区域和所述第二边沿形状做与非计算,得到目标阻挡区域;
根据所述目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。
2.根据权利要求1所述的梳齿状绕线阻挡层的设计方法,其特征在于,所述端口信息还包括对应端口到所述目标模块的边沿的距离。
3.根据权利要求1所述的梳齿状绕线阻挡层的设计方法,其特征在于,各所述端口的所述走线方向包括向上、向下、向左和向右。
4.根据权利要求2所述的梳齿状绕线阻挡层的设计方法,其特征在于,所述第二预设距离大于等于所述第一预设距离与所述端口到所述目标模块的边沿的距离之和。
5.一种梳齿状绕线阻挡层的设计装置,其特征在于,包括:
第一获取模块,用于获取目标模块的第一边沿形状;
第一延伸模块,用于将所述第一边沿形状向外侧延伸第一预设距离,得到第二边沿形状;
第二获取模块,用于获取所述目标模块中各个端口的端口信息,所述端口信息包括对应端口的位置坐标、端口形状;
走线规划模块,包括:方向确定单元,用于根据各所述端口的所述位置坐标判断每个端口位于的目标模块边沿,确定各所述端口的走线方向;第二延伸单元,基于各所述端口的所述位置坐标,将各所述端口的所述端口形状向对应的所述走线方向延伸第二预设距离,得到所述目标模块的走线区域;
阻挡计算模块,用于将所述走线区域和所述第二边沿形状做与非计算,得到目标阻挡区域;
构建模块,用于根据所述目标阻挡区域构建阻挡层,得到梳齿状绕线阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311483424.3A CN117422042B (zh) | 2023-11-08 | 2023-11-08 | 一种梳齿状绕线阻挡层的设计方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311483424.3A CN117422042B (zh) | 2023-11-08 | 2023-11-08 | 一种梳齿状绕线阻挡层的设计方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117422042A CN117422042A (zh) | 2024-01-19 |
CN117422042B true CN117422042B (zh) | 2024-07-02 |
Family
ID=89532467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311483424.3A Active CN117422042B (zh) | 2023-11-08 | 2023-11-08 | 一种梳齿状绕线阻挡层的设计方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117422042B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118551721B (zh) * | 2024-07-30 | 2024-10-18 | 上海聪链信息科技有限公司 | N12设计中的防违例绕线方法、装置、设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111199133A (zh) * | 2019-12-27 | 2020-05-26 | 成都锐成芯微科技股份有限公司 | 一种自动布线绕线的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016208588A1 (de) * | 2015-09-11 | 2017-03-16 | Globalfoundries Inc. | Verfahren, Vorrichtung und System zur Verwendung eines Hybridbibliothek-leiterbahndesigns für SOI-Technologien |
CN112131824A (zh) * | 2020-10-13 | 2020-12-25 | 广芯微电子(广州)股份有限公司 | 一种基于标准单元阻挡层的芯片绕线方法 |
CN113987996A (zh) * | 2021-11-02 | 2022-01-28 | 苏州复鹄电子科技有限公司 | 模拟芯片电路绕线方法 |
CN114781318B (zh) * | 2022-06-16 | 2022-09-13 | 飞腾信息技术有限公司 | 芯片的模块引脚布线方法、装置、电子设备及存储介质 |
CN115081386B (zh) * | 2022-08-11 | 2022-12-13 | 飞腾信息技术有限公司 | 一种集成电路的布线优化方法、优化装置和相关设备 |
CN116796691A (zh) * | 2023-05-31 | 2023-09-22 | 杭州晶华微电子股份有限公司 | 一种多电压域SoC芯片中数模接口绕线处理方法及系统 |
-
2023
- 2023-11-08 CN CN202311483424.3A patent/CN117422042B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111199133A (zh) * | 2019-12-27 | 2020-05-26 | 成都锐成芯微科技股份有限公司 | 一种自动布线绕线的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN117422042A (zh) | 2024-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN117422042B (zh) | 一种梳齿状绕线阻挡层的设计方法及装置 | |
CN109543139B (zh) | 卷积运算方法、装置、计算机设备及计算机可读存储介质 | |
CN108377204B (zh) | 一种用户离网的预测方法及装置 | |
CN114169276A (zh) | 布局布线后的时序优化方法、系统、设备及存储介质 | |
CN115393474A (zh) | 一种流程图的快速绘制方法及系统 | |
CN107423299B (zh) | 一种选址方法及装置 | |
CN107786986B (zh) | Ap放置方法及装置 | |
CN116306463A (zh) | 芯片单元布局优化方法、装置、设备及可读存储介质 | |
CN114925015A (zh) | 基于多核处理器的数据处理方法、装置、设备及介质 | |
CN116882352B (zh) | 一种芯片面积规划方法、装置、计算机设备及存储介质 | |
CN109548035B (zh) | 基站规划方法及装置 | |
CN109360215B (zh) | 三维模型的外轮廓查找方法、装置、设备和存储介质 | |
CN115587569B (zh) | 芯片版图的设计规则检查方法、系统及存储介质 | |
CN118333003A (zh) | 自动布线工具的绕线违例减少方法、装置、存储介质及电子终端 | |
CN107193656B (zh) | 多核系统的资源管理方法、终端设备及计算机可读存储介质 | |
CN116931383A (zh) | 电子束曝光剂量的确定方法及装置 | |
CN115544944A (zh) | 切割道标记的位置确定方法及确定装置 | |
CN112257384B (zh) | 标准单元的检测方法 | |
CN114820367A (zh) | 一种有序点云的去噪方法、装置、电子设备及存储介质 | |
CN113489845A (zh) | 一种智能外呼方法、装置、电子设备及其存储介质 | |
US20210004516A1 (en) | Integrated circuit design method and non-transitory computer readable medium thereof | |
CN112486615B (zh) | 基于拓扑路径的决策流执行方法、装置、设备及存储介质 | |
CN113723041A (zh) | 电源钳位电路的插入方法及设备和存储介质 | |
CN114416193A (zh) | 一种准确快速确定大数据分析系统的配置参数值域的方法 | |
CN116682191B (zh) | 一种地铁隧道巡检配置方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |