CN101789049B

CN101789049B - 集成电路器件匹配的构图方法

Info

Publication number: CN101789049B
Application number: CN 201010117285
Authority: CN
Inventors: 何程明
Original assignee: 何伟
Current assignee: TIANJING YIRONG TECHNOLOGY Co Ltd
Priority date: 2010-03-04
Filing date: 2010-03-04
Publication date: 2013-08-14
Anticipated expiration: 2030-03-04
Also published as: CN101789049A

Abstract

本发明揭示了一种集成电路器件匹配的构图方法，将集成电路中两个以上器件在温度梯度、应力及工艺掺杂均匀度误差方面达到匹配，其特征在于所述构图方法为：I、将所述两个以上的器件按序均匀排列成行；II、将成行的器件线性位移一位；III、重复步骤II，重复次数较之于器件总数少两次；IV、将各次线性位移所得的成行器件纵向合成器件阵列；V、对器件阵列镜像、移动、合并，得到消除二阶及二阶以下梯度的器件匹配版图。本发明在制造方技术水平一定的情况下，采用消减少梯度影响的版图结构及工艺，既能有效减少器件性能在相同环境下的失配，又能有效减少器件性能在不同环境下的失配，进一步提升器件在各种情况下的匹配性。

Description

集成电路器件匹配的构图方法

技术领域

本发明涉及一种集成电路设计方法，尤其涉及一种能够消除集成电路同类器件在温度梯度、应力梯度及工艺掺杂均匀度误差方面失配的构图方法。

背景技术

如今，集成电路的设计趋势正朝着在同一块芯片内集成越来越多电路的方向发展。在诸如高速通道收发器、微控制器、汽车电子、智能电源芯片和无线产品等许多应用中，模拟电路和数字电路都被放置在同一个裸片上。将功率器件、高性能模拟电路和复杂数字电路在这样的混合信号设计中进行集成，会导致裸片中的功率密度增加，由于这些不同的电路会产生热量，这就会引发温度问题。

温度会在不同程度上影响二极管、电阻、电容和晶体管等电子元件。而混合信号设计越来越需要在内部功率密度不均匀的芯片上进行高速、低电压和高复杂性的设计，这会极大增加芯片的温度梯度。因此设计师需要考虑温度梯度对整块芯片造成的影响。

模拟电路设计对哪怕只有几摄氏度的温差都可能特别敏感。为避免性能降低和参数失效，这类电路的布线必须严格遵守电路的对称特性，由热引起的设计问题包括差分放大器的输入偏移、高分辨率转换器的误差、调节电路的参考电压漂移和运放的直流增益损耗。

除上述由于温度因素对集成电路器件匹配的影响外，集成电路其它固件上的固有性能也会对器件间的匹配产生影响，例如器件的应力影响，包括电容的应力(电压击穿限度)、金属薄膜或绝缘薄膜的热应力(由于温度变化产生褶皱或拉断)等。另外，在集成电路的制备工艺中，为使某些电子受到的束缚力减少，常常在某些半导体材料中掺入第V族元素离子的杂质，通常称之为施主粒子。然而在实际制备过程中，由于光刻及还有杂质注入角度偏差引发的施主粒子分布不均等，均会在不同程度上引起集成电路器件的失配，产生与集成电路设计相悖的运行结果。

很多应用要求器件匹配高，尤其是电路中要求同类器件间性能匹配(性能：电阻是阻值，电容是电容值，电感是电感值，MOS晶体管则包括电荷迁移率，阈值，栅电容等)。例如，电阻串构成的数模转换器(DAC)就要求各个电阻阻值间匹配大于一定程度，更常见的说法是各个电阻阻值间失配小于一定程度。为克服决定性因素温度梯度和上述其它原因造成的失配问题，理论可行的降低失配办法有两种：一种是减少梯度的大小，另一种是采用消减少梯度影响的版图结构。减少梯度的大小只能依靠制造方提高技术，提高产品的一致性。但是，即使有完美的制造一致性，由于产品在应用中所处位置的关系，器件特性可能失配。比如，某器件特性与温度成正比，那么在如图1所示的排列方式下，由于温度梯度的存在，加之其它因素的影响，四个器件性能便很容易出现失配。

发明内容

鉴于上述现有技术存在的缺陷，本发明的目的是提出一种集成电路器件匹配的构图方法，实现多个可以消除二阶(含)以下梯度的任意个数器件匹配的构图方式。

本发明的目的，将通过以下技术方案得以实现：

一种集成电路器件匹配的构图方法，将集成电路中两个以上器件在温度梯度、应力梯度及工艺掺杂均匀度误差方面达到匹配，其特征在于：对于数量为N个器件匹配二阶以下梯度，使用总数为2N²个子单元，N≥2；

所述构图方法为：I、将所述N个子单元按序均匀排列成行；II、将成行的子单元线性位移一位；III、重复步骤II，重复次数较之于器件总数少两次；IV、将各次线性位移所得的成行子单元纵向合成器件阵列；V、对器件阵列镜像、移动、合并，得到消除二阶以下梯度的器件匹配版图。

进一步地，前述的一种集成电路器件匹配的构图方法，其中步骤II中所述成行的子单元线性移位为向前位移一位或向后位移一位。此外，线性位移的位数不限于一位，也可以是二位以上。

进一步地，前述的一种集成电路器件匹配的构图方法，其中步骤IV中所述各线性位移所得的成行子单元为顺序合成、逆序合成或乱序合成。

进一步地，前述的一种集成电路器件匹配的构图方法，其中步骤V中所述器件阵列镜像后横向或纵向移动，并与原器件阵列沿水平方向或垂直方向合并。

本发明的另一个目的是，同样的构图方法应用于PCB板中各元件的排放方式的工艺上，在温度梯度下各元件间性能匹配。

本发明关于集成电路器件匹配的构图方法，其突出效果为：在制造方技术水平一定的情况下，采用消减少梯度影响的版图结构及工艺，既能有效减少器件性能在相同环境下的失配，又能有效减少器件性能在不同环境下的失配，进一步提升器件在各种情况下的匹配性。

以下便结合实施例附图，对本发明集成电路器件匹配的构图方法的具体实施方式作进一步的详述，以使本发明技术方案更易于理解、掌握。

附图说明

图1是现有技术温度梯度存在下四个器件失配的排列示意图；

图2是现有技术减少梯度的叉指构图；

图3是现有消除一阶梯度的中心对称构图；

图4为2器件消除三阶以下梯度的3阶中心对称构图；

图5为3器件消除二阶(含)以下梯度的新型构图1；

图6为本发明实施例1的构造第一步示意图；

图7是图6所示实施例1的构造第二步示意图；

图8是图6所示实施例1的构造第三步示意图；

图9为图6至图8合成的匹配构图；

图10为图9所示构图的右相镜像；

图11为3器件消除二阶(含)以下梯度的新型构图2；

图12为3器件消除二阶(含)以下梯度的新型构图3；

图13为3器件消除二阶(含)以下梯度的新型构图4；

图14为5器件消除二阶(含)以下梯度的新型构图5。

具体实施方式

以下以集成电路为例，详细说明器件匹配的构图方法，但是该匹配版图结构也可以应用于其他领域，比如PCB板中元件的排放方式等。如图1所示，所以，在制造方技术水平一定的情况下，采用消减少梯度影响的版图结构显得非常重要。因为这样既可以有效的减少器件性能在相同环境下的失配，又能有效的减少器件性能在不同环境下的失配。在这基础上，如果有消除梯度影响的版图结构，将进一步提升器件在各种情况下的匹配性。

由于温度梯度对器件匹配的影响相对较大，因此以下说明主要从温度影响角度出发，但本发明的构图方法同样适用于消除其它原因造成的器件失配，例如应力梯度或工艺掺杂均匀度误差等方面，其作用具有广泛性。首先定义器件的特性和梯度的关系。在产品制造中，特定器件出现在该产品中的位置具有特定的对应关系。例如，在做好的集成电路芯片中，定义该集成电路芯片一个角为二维坐标系的原点，则特定器件在该坐标系必然存在特定的位置坐标(x，y)，我们将感兴趣的特性标示为Ω。

由于集成电路制造过程中，很多工艺步骤与器件所处位置相关；表现出来的就是器件特性Ω与位置(x，y)相关。定义这种相关为：Ω＝f(x，y)。

由此归结得出所谓一阶梯度，指的是：Ω＝f(x，y)＝C+a₀x+a₁y，|a₀|+|a₁|≠0，C是一个常数。

所谓二阶梯度，指的是：

f(x，y)＝C+a₀x+a₁y+a₂x²+a₃xy+a₄y²，|a₂|+|a₃|+|a₄|≠0，C是一个常数。

从现有技术水平来看：

对于一阶梯度，已知减少梯度的方法有叉指构图，即器件各基本单元交叉叠层设置而成，如图2所示；而消除一阶梯度的方法有中心对称构图，如图3所示。

另外，如图4所示的采用2器件消除3阶以下梯度的3阶中心对称构图(3rd order central symmetry)。对于两个元器件而言，该构图形式可解决任意次梯度的匹配问题。

而本发明所要研究的是，解决3个以上器件的二阶梯度匹配问题。以下便通过若干具体的构图实施例，详查本发明的创新实质：

实施例一

首先来看3器件消除二阶(含)以下梯度的一系列新型构图，该构图方式所需的子单元总数为18个。如图5～图13所示。该集成电路匹配器件的构造方法为：

第一步，将3个子单元按序均匀排列成行，如图6所示；

第二步，将图6所示子单元序列循环右移1格，如图7所示；

第三步，重复第二步一次(三减二)，将图7所示序列再循环右移1格，如图8所示；

第四步，沿垂直方向或纵向将上述线性位移后的器件序列合成器件阵列，如图9所示；

第五步，将图9所示器件阵列左右或上下镜像，并与图9的器件阵列合并。如果在第五步中采用的是左右镜像，那么合并应该沿水平方向；如果第五步中采用的是上下镜像，那么合并应该沿垂直方向。图5所示的是一个图9沿右相镜像并合并的新型构图；图11所示的是一个图9沿左相镜像合并的新型构图；图12所示的是一个图9沿下相镜像合并的新型构图；图13所示的是一个图9沿上相镜像合并的新型构图。

以图5中心为原点，水平坐标分别为：

-2.5

-1.5

-0.5

0.5

1.5

2.5

纵向坐标分别为：

1
	0
-1

根据上述二阶梯度含义，得到图5所示构图下，于二阶(含)以下造成3个器件的特性：

	1	2	3
				常数	6	6	6
x	0	0	0
				y	0	0	0
x*x	17.5	17.5	17.5
				x*y	0	0	0
y*y	6	6	6

表1

从表1可表明，3个器件的特性都是Ω＝6C+17.5a₂+6a₄，因此二阶梯度造成的失配为0。同理不难证明，图5、图10、图11和图12所示的四种新型构图方式，可完全消除二阶(含)以下梯度造成的3个器件失配。当这些构图的基本单元采用曼哈顿结构时，特别适合集成电路工艺。

实施例二

再者来看5器件消除二阶(含)以下梯度的新型构图，该构图方式所需的子单元总数为50个。如图14所示。该集成电路匹配器件的构造方法为：

第一步，将5个子单元按序均匀排列成行；

第二步，将上述5位子单元序列循环右移3格；

第三步，重复第二步三次(五减二)，前一步所得的5位序列循环右移3格；

第四步，沿垂直方向或纵向将上述线性位移后的5位器件序列合成器件阵列；

第五步，将上述器件阵列左右或上下镜像，并与原器件阵列合并。如果在第五步中采用的是左右镜像，那么合并应该沿水平方向；如果第五步中采用的是上下镜像，那么合并应该沿垂直方向。如图14所示，是该5位器件阵列右相镜像后合并得到的匹配版图，能有效消除二阶(含)以下梯度的5个器件匹配。

综上两个实施例仅作为技术方案说明提供，旨在加深对本发明构图方法的理解，并非以此限制本发明申请保护的范围。其线性位移的位数、合并方式等都具有广泛的多样性，且能应用于消除二阶(含)以下梯度的任意个数器件匹配问题。故凡对以上实施例进行的简单修改或等效变换，能够实现本创作目的的设计方案，均应纳入本专利申请的保护范围内。

Claims

1.集成电路器件匹配的构图方法，将集成电路中两个以上器件在温度梯度、应力梯度及工艺掺杂均匀度误差方面达到匹配，其特征在于：对于数量为N个器件匹配二阶以下梯度，使用总数为2N²个子单元，N＞2；

所述构图方法为：I、将N个子单元按序均匀排列成行；II、将成行的子单元线性位移一位；III、重复步骤II，重复次数较之于器件总数少两次；IV、将各次线性位移所得的成行子单元纵向合成器件阵列；V、对器件阵列采用左右镜像，水平方向移动并与原器件阵列合并，或对器件阵列采用上下镜像，垂直方向移动并与原器件阵列合并，得到消除二阶以下梯度的器件匹配版图。

2.根据权利要求1所述的集成电路器件匹配的构图方法，其特征在于：步骤II中所述成行的子单元线性位移为向前位移一位或向后位移一位。

3.根据权利要求1所述的集成电路器件匹配的构图方法，其特征在于：步骤IV中所述各线性位移所得的成行子单元为顺序合成、逆序合成或乱序合成。