DE112022001576T5

DE112022001576T5 - Minderung der durch mechanische spannung hervorgerufenen elektrischen spannungsverschiebung in bandlückenspannungsreferenzschaltungen

Info

Publication number: DE112022001576T5
Application number: DE112022001576.4T
Authority: DE
Inventors: Masahiro Yoshioka; Jeffrey David Johnson
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 2021-03-18
Filing date: 2022-03-17
Publication date: 2024-01-04
Also published as: WO2022197880A1; US20220300016A1; CN117063137A; US11429125B1

Abstract

Eine Bandlückenspannungsreferenzschaltung beinhaltet einen ersten und einen zweiten Transistor (Q1und Q2) (z. B. BJTs mit 3 Anschlüssen oder diodenverbundene BJTs) und ein PTAT-Element (z. B. Widerstandswert oder Kapazität). Der erste Transistor (Qi) befindet sich an einem ersten Die-Ort und arbeitet mit einer ersten Basis-Emitter-Spannung. Der zweite Transistor (Q2) befindet sich an einem zweiten Die-Ort und arbeitet mit einer zweiten Basis-Emitter-Spannung. Sowohl der erste als auch der zweite Transistor können mehrere individuelle parallel verbundene Transistoren beinhalten. Das PTAT-Element ist operativ mit dem ersten und dem zweiten Transistor gekoppelt, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über das PTAT-Element abfällt. Der erste und der zweite Ort sind durch einen Abstand getrennt (z. B. 1,5 % oder mehr der Die-Länge oder so, dass die jeweiligen Zentroide des ersten und des zweiten Transistors voneinander beabstandet sind). Eine solche räumliche Verteilung hilft dabei, die durch mechanische Spannung hervorgerufene elektrische Spannungsverschiebung zu mindern, und ist gegenüber einer Prozessvariationen unempfindlich.

Description

Die vorliegende Beschreibung betrifft Bandlückenspannungsreferenzschaltungen und insbesondere die Minderung der durch mechanische Spannung hervorgerufenen elektrischen Spannungsverschiebung in Bandlückenspannungsreferenzschaltungen.
HINTERGRUND
Eine Bandlückenspannungsreferenz ist eine elektrische Schaltung, die eine feste elektrische Spannung ausgibt, die über die Temperatur stabil ist. Im Allgemeinen ist eine Bandlückenspannungsreferenzschaltung dazu ausgelegt, eine erste und eine zweite interne elektrische Spannung zu erzeugen, die summiert werden, um die elektrische Ausgangsspannung bereitzustellen. Der Grund für die Temperaturunempfindlichkeit der elektrischen Ausgangsspannung liegt darin, dass die erste interne elektrische Spannungsquelle einen positiven Temperaturkoeffizienten aufweist und die zweite interne elektrische Spannungsquelle einen negativen Temperaturkoeffizienten aufweist. Somit wird durch das Summieren der ersten und zweiten internen elektrischen Spannung die Temperaturabhängigkeit aufgehoben oder anderweitig gemindert. Obwohl es viele Instanziierungen gibt, wird eine solche beispielhafte Schaltung in Silizium unter Verwendung von Bipolartransistoren implementiert, und sie weist eine elektrische Ausgangsspannung von etwa 1,25 V auf, was ungefähr der theoretischen Bandlücke von Silizium (~1,22 eV bei 0 K) entspricht.
Solche Bandlückenspannungsreferenzschaltungen haben viele Anwendungen. Eine solche beispielhafte Anwendung erfolgt im Kontext eines Digital-Analog-Wandlers (DAC), der ein digitales Eingangswort in eine analoge elektrische Ausgangsspannung umwandelt. Die analoge elektrische Ausgangsspannung basiert auf dem digitalen Wort und einer elektrischen Spannungsreferenz, die im DAC erzeugt wird. Eine ähnliche Anwendung erfolgt im Kontext eines Analog-Digital-Wandlers (ADC), der ein analoges Eingangssignal in sein digitales Äquivalent umwandelt. Das digitale Ausgangswort basiert auf dem analogen Eingang und einer internen elektrischen Spannungsreferenz. In beiden dieser beispielhaften Anwendungen kann die interne elektrische Spannungsreferenz durch eine Bandlückenspannungsreferenzschaltung bereitgestellt werden, die dabei hilft, den Umwandlungsprozess des DAC oder ADC über einen relativ breiten Temperaturbereich genau zu halten.
Unglücklicherweise verbleiben ungelöste Probleme bezüglich Bandlückenspannungsreferenzschaltungen.
KURZDARSTELLUNG
Es sind integrierte Schaltungen einschließlich einer Bandlückenspannungsreferenzschaltung, sowie elektronische Systeme, die die integrierten Schaltungen einschließen, beschrieben.
In einem Beispiel beinhaltet die integrierte Schaltung ein Package und einen im Package befestigten Die. Der Die beinhaltet eine Bandlückenspannungsreferenzschaltung, wobei der Die gegenüberliegende Kanten aufweist, die teilweise einen Außenumfang des Die definieren. Die gegenüberliegenden Kanten sind durch einen Abstand D₁ voneinander getrennt. Die Bandlückenspannungsreferenzschaltung beinhaltet einen ersten Transistor, einen zweiten Transistor und einen Widerstand oder Kondensator. Der erste Transistor befindet sich an einem ersten Ort des Die und soll mit einer ersten Basis-Emitter-Spannung arbeiten. Der zweite Transistor befindet sich an einem zweiten Ort des Die und soll mit einer zweiten Basis-Emitter-Spannung arbeiten. Der Widerstand oder Kondensator ist operativ mit dem ersten und dem zweiten Transistor gekoppelt, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über den Widerstand oder Kondensator abfällt. Der zweite Ort ist vom ersten Ort durch einen Abstand D₂ getrennt. Der Abstand D₂ beträgt mindestens 1,5 % des Abstands D₁.
In einem anderen Beispiel beinhaltet die integrierte Schaltung ein Package und einen im Package befestigten Die. Der Die beinhaltet eine Bandlückenspannungsreferenzschaltung. Die Bandlückenspannungsreferenzschaltung ist dazu ausgelegt, eine elektrische PTAT-Spannung (PTAT: Proportional To Absolute Temperature - proportional zur absoluten Temperatur) zu einer elektrischen CTAT-Spannung (CTAT: Complementary To Absolute Temperature - komplementär zur absoluten Temperatur) zu addieren, und beinhaltet ein Array, einen Widerstand und eine Summierschaltung. Das Array beinhaltet einen ersten Bipolartransistor (BJT) und einen zweiten BJT, wobei der erste BJT mit einer ersten Basis-Emitter-Spannung arbeitet und der zweite BJT mit einer zweiten Basis-Emitter-Spannung arbeitet. Das Zentroid des Arrays, das Zentroid des ersten BJT und das Zentroid des zweiten BJT sind voneinander beabstandet. Das PTAT-Element ist operativ mit dem ersten und dem zweiten BJT gekoppelt, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über das PTAT-Element abfällt. Die Summierschaltung ist dazu ausgelegt, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
In einem anderen Beispiel beinhaltet die integrierte Schaltung ein Package und einen im Package befestigten Die. Der Die beinhaltet eine Bandlückenspannungsreferenzschaltung. Der Die hat einen Mittelpunkt und ein mechanisches Spannungsprofil, sodass die mechanische Oberflächenspannung des Die mit zunehmendem Abstand vom Mittelpunkt abnimmt. Die Bandlückenspannungsreferenzschaltung ist dazu ausgelegt, eine elektrische PTAT-Spannung (proportional zur absoluten Temperatur) zu einer CTAT-Spannung (komplementär zur absoluten Temperatur) zu addieren, und beinhaltet einen ersten Bipolartransistor, einen zweiten Bipolartransistor, einen Widerstandswert oder eine Kapazität, und eine Summierschaltung. Der erste Bipolartransistor befindet sich an einem ersten Ort des Die und soll mit einer ersten Basis-Emitter-Spannung arbeiten, und der erste Ort befindet sich bei einem ersten Abstand vom Mittelpunkt des Die und ist mit einem ersten mechanischen Spannungswert assoziiert. Der zweite Bipolartransistor befindet sich an einem zweiten Ort des Die und soll mit einer zweiten Basis-Emitter-Spannung arbeiten, und der zweite Ort befindet sich bei einem zweiten Abstand vom Mittelpunkt des Die und ist mit einem zweiten mechanischen Spannungswert assoziiert. Der zweite Abstand unterscheidet sich vom ersten Abstand, und der zweite mechanische Spannungswert unterscheidet sich vom ersten mechanischen Spannungswert. Der Widerstandswert oder die Kapazität ist operativ mit dem ersten und dem zweiten Bipolartransistor gekoppelt, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über den Widerstandswert oder die Kapazität abfällt. Die Summierschaltung ist dazu ausgelegt, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN

1a veranschaulicht eine beispielhafte Bandlückenspannungsreferenzschaltung, die aufgrund mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, gegenüber einer Verschiebung der Basis-Emitter-Spannung über die Temperatur anfällig ist.
1b veranschaulicht die Verschiebung der Basis-Emitter-Spannung, die über die Temperatur in der Bandlückenspannungsreferenzschaltung von 1a aufgrund des Lötprozesses auftritt.
1c veranschaulicht die nicht verteilte Art des Transistorarrays der Bandlückenspannungsreferenzschaltung von 1a.
1d veranschaulicht eine Draufsicht eines nicht verteilten Transistorarrays einer Bandlückenspannungsreferenzschaltung, wie etwa des Beispiels von 1a, und zeigt das gemeinsame Zentroid, das sich beide aktive Vorrichtungen dieses Arrays teilen.
2a veranschaulicht eine beispielhafte Bandlückenspannungsreferenzschaltung, die mit einem räumlich verteilten Transistorarray konfiguriert ist, um die Verschiebung der Basis-Emitter-Spannung über die Temperatur aufgrund mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, zu mindern, gemäß einer Ausführungsform.
2b veranschaulicht ein Simulations- oder Charakterisierungsdiagramm, das die Abhängigkeit der Verschiebung der Basis-Emitter-Spannung an Transistorpositionen des Transistorarrays in der Bandlückenspannungsreferenzschaltung von 2a zeigt, gemäß einer Ausführungsform.
2c-g veranschaulichen jeweils ein Beispiel der verteilten Art des Transistorarrays der Bandlückenspannungsreferenzschaltung von 2a gemäß einer Ausführungsform.
3a-c veranschaulichen jeweils weitere Einzelheiten einer beispielhaften Bandlückenspannungsreferenzschaltung, die mit einem räumlich verteilten Transistorarray konfiguriert ist, gemäß einer Ausführungsform.
4a-c veranschaulichen jeweils ein beispielhaftes Elektroniksystem mit einer integrierten Schaltung, die eine Bandlückenspannungsreferenzschaltung beinhaltet, die mit einem räumlich verteilten Transistorarray konfiguriert ist, gemäß einer Ausführungsform.
5 veranschaulicht weitere Einzelheiten der Abhängigkeit einer durch Löten hervorgerufenen elektrischen Spannungsverschiebung an Transistorpositionen eines räumlich verteilten Transistorarrays verschiedener beispielhafter Bandlückenspannungsreferenzschaltungen, die jeweils gemäß einer Ausführungsform konfiguriert sind, relativ zu Bandlückenspannungsreferenzschaltungen, die nicht verteilte Transistorarrays aufweisen.
6a-c veranschaulichen jeweils eine andere beispielhafte Bandlückenspannungsreferenzschaltung, die mit einem räumlich verteilten Transistorarray konfiguriert ist, um die Verschiebung der Basis-Emitter-Spannung über die Temperatur aufgrund mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, zu mindern, gemäß einer Ausführungsform.
7 veranschaulicht die Abhängigkeit der durch Löten hervorgerufenen elektrischen Spannungsverschiebung von der Dicke einer Leiterplatte von Bandlückenspannungsreferenzschaltungen.
8 veranschaulicht, dass sowohl NPN- als auch PNP-Transistoren gleichermaßen gegenüber einer durch Löten hervorgerufenen elektrischen Spannungsverschiebung anfällig sind, wenn im Transistorarray von Bandlückenspannungsreferenzschaltungen verwendet.
9a-c veranschaulichen kollektiv mechanische Spannung an einem Die eines Integrierte-Schaltung-Package, die durch den Lötprozess hervorgerufen wird.
10a-b veranschaulichen kollektiv, wie die durch Löten hervorgerufene mechanische Spannung an einem Die positionsabhängig ist und somit in dem Bereich dieses Die variiert.
11a-e veranschaulichen jeweils ein beispielhaftes elektronisches System, das eine Bandlückenspannungsreferenzschaltung einsetzt, die mit einem räumlich verteilten Transistorarray konfiguriert ist, gemäß einer Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
Hierin sind Techniken zum Reduzieren der durch mechanische Spannung hervorgerufenen elektrischen Ausgangsspannungsverschiebung von Bandlückenspannungsreferenzschaltungen bereitgestellt. Obwohl die Techniken bei einer Anzahl von Umständen nützlich sein können, bei denen mechanische Spannung eine elektrische Spannungsverschiebung hervorruft, sind sie insbesondere beim Ansprechen der Spannungs- und Temperaturkoeffizientenverschiebung einer integrierten Bandlückenspannungsreferenzschaltung nützlich, die aus mechanischer Spannung resultiert, die durch den Lötprozess verursacht wird, wenn das Integrierte-Schaltung-Package und die Die-Baugruppe an einer Leiterplatte angebracht werden. Gemäß einer Ausführungsform dieser Beschreibung beinhaltet eine Bandlückenspannungsreferenzschaltung ein räumlich verteiltes Transistorarray. In einigen solchen Ausführungsformen sind die Transistoren des Arrays Bipolartransistoren (BJTs), obwohl andere aktive Vorrichtungen mit Übergang verwendet werden können, die eine lineare elektrische Spannungsverschiebung bezüglich der Temperatur und mechanischen Spannung aufzeigen, wie hinsichtlich dieser Beschreibung verstanden wird. In solchen Fällen werden, anstatt alle der aktiven Vorrichtungen mit Übergang des Arrays an einem einzelnen Die-Ort zu clustern, was normalerweise durchgeführt wird, eine oder mehrere der aktiven Vorrichtungen mit Übergang des Arrays absichtlich von den anderen aktiven Vorrichtungen mit Übergang des Arrays beabstandet. Auf diese Art und Weise wird das Array räumlich auf zwei unterschiedliche Die-Orte verteilt, und die unterschiedlichen Orte erfahren unterschiedliche Mengen an mechanischer Spannung, die durch den Lötprozess hervorgerufen wird. Beispielsweise ist bei einigen integrierten Schaltungen eine durch Löten hervorgerufene mechanische Spannung in der Mitte des Die am höchsten, und ist in der Nähe der Kanten des Die geringer. Somit wird in einem solchen beispielhaften Fall durch das Platzieren eines oder mehrerer Transistoren des Arrays in der Nähe der Kante des Die und das Platzieren des einen oder der mehreren verbleibenden Transistoren des Arrays in der Mitte des Die die absolute Temperaturkoeffizientenverschiebung durch eine relative Temperaturkoeffizientenverschiebung zwischen diesen beiden unterschiedlich verspannten Positionen aufgehoben, ausgeglichen oder anderweitig reduziert. Andere solche Verteilungsschemen für Transistorarrays, bei denen ein erster und ein zweiter Teil des Arrays voneinander auf eine derartige Art und Weise beabstandet sind, die einen Minderungseffekt für die Temperaturkoeffizientenverschiebung aufweist, können gleichermaßen verwendet werden. Zahlreiche Variationen sind hinsichtlich dieser Beschreibung erkennbar.
Allgemeiner Überblick
Wie zuvor beschrieben, ist eine Bandlückenspannungsreferenz eine elektrische Schaltung, die eine feste Spannung ausgibt, die über die Temperatur stabil ist. Solche Schaltungen sind jedoch auch gegenüber einer durch mechanische Spannung hervorgerufenen Verschiebung des Temperaturkoeffizienten und der elektrischen Ausgangsspannung anfällig, die durch mechanische Spannung im Die verursacht wird, der die Schaltung beinhaltet. Eine solche mechanische Spannung ist die mechanische Lötspannung, die sich auf die mechanische Spannung bezieht, die auf den Die ausgeübt wird, wenn das Integrierte-Schaltung-Package, das diesen Die enthält, an eine Leiterplatte (PCB) gelötet wird. Beispielsweise können sowohl der Die (z. B. Silizium oder ein oder mehrere andere Halbleitermaterialien), Package-Formmasse als auch die PCB unterschiedliche Wärmeausdehnungskoeffizienten aufweisen, die temperaturabhängige mechanische Spannung an den BJTs oder anderen aktiven Vorrichtungen mit Übergang erzeugen, die eine temperaturinvariante elektrische Spannungsreferenz erzeugen sollen. Darüber hinaus erzeugt die starre Anbringung der integrierten Schaltung an Kupfer-PCB-Leiterbahnen eine Grenzbedingung an dieser mechanischen Spannung. Daher kann eine Lötverschiebung eine Verschlechterung der Leistung relativ zu der Leistung vor dem Löten bewirken. Es wird angenommen, dass ein dominierender Faktor dieser Temperaturkoeffizientenverschiebung die Verschiebung der Basis-Emitter-Spannung (V_BE) eines BJT-basierten Arrays ist. Eine Technik zum Ansprechen dieses Problems besteht darin, einen mechanischen Spannungsmesser oder - sensor am Die zu integrieren, um ein mechanisches Spannungsniveau einer kritischen Zelle zu messen und eine Vorwärtskopplungsaufhebung basierend auf den Ausgaben des mechanischen Spannungssensors und Temperatursensors zu konfigurieren. Dieser Ansatz benötigt jedoch zusätzliche Schaltungen, wie etwa X-Y-Z-direktionale mechanische Spannungssensoren, Temperatursensoren, einen Digitalsignalprozessor (DSP) und Speicher. Zusätzlich ist ein Charakterisierungsaufwand, um die besten Koeffizienten für jede Ausgabe des Temperatur- und mechanischen Spannungssensors zu finden, keine triviale Aufgabe.
Somit sind hierin Techniken bereitgestellt, um eine durch Löten hervorgerufene Verschiebung des Temperaturkoeffizienten von Bandlückenspannungsreferenzschaltungen zu mindern oder anderweitig zu reduzieren, ohne zusätzliche Schaltungsanordnungen wie etwa Dehnungs- und Temperatursensoren zu benötigen. Eine Schaltungsarchitektur, die die Techniken einsetzt, ermöglicht eine Aufhebung oder Reduzierung der absoluten Temperaturkoeffizientenverschiebung durch eine relative Temperaturkoeffizientenverschiebung, wobei die absolute und die relative Temperaturkoeffizientenverschiebung durch mechanische Spannung an der Die-Oberfläche verursacht werden, die durch den Lötprozess hervorgerufen wird. Keine zusätzlichen Schaltungen werden benötigt, da, gemäß einigen solchen Ausführungsformen, die Bipolartransistoren (oder andere vergleichbare Vorrichtungen) des Arrays selbst effektiv verwendet werden, um die mechanische Lötspannung zu erfassen und zu mindern. Insbesondere, und gemäß einer Ausführungsform, kann durch das selektive Positionieren von Bipolartransistoren des Arrays an einem ersten und einem zweiten Die-Ort, die voneinander beabstandet sind und unterschiedliche Mengen an mechanischer Spannung erfahren, die absolute V_BE-Verschiebung durch die relative V_BE-Verschiebung aufgehoben oder anderweitig reduziert werden. Auf diese Art und Weise wird gesagt, dass das Array verteilt ist, im Gegensatz zu standardmäßigen Bandlückenspannungsreferenzschaltungen, die ein nicht verteiltes Array nutzen, das ein gemeinsames Zentroid aufweist. Wie verstanden wird, ermöglichen die Techniken eine kleinere Implementierung und geringere Kosten, und können durch eine beliebige Anzahl von standardmäßigen oder proprietären Prozesstechnologien erreicht werden, und sind gegenüber Prozessvariationen unempfindlich, gemäß einigen Ausführungsformen.
Die verteilte Art des Arrays kann auf eine Anzahl von Weisen charakterisiert sein. In einer beispielhaften Charakterisierung kann der Zwischenraum zwischen den zwei unterschiedlich verspannten Arrayabschnitten im absoluten Sinn als der Abstand zwischen den zwei Orten gedacht werden, wie etwa der beispielhafte Fall, bei dem jeder Ort einen diskreten Umfang aufweist, innerhalb dessen sich die individuellen Transistoren dieses Ortes befinden, und der Zwischenraum ist der Abstand von einer Umfangskante zu der anderen Umfangskante (oder von der geometrischen Mitte jedes Umfangs, oder irgendeinem anderen konsistenten Messpunkt, der mit jedem Umfang assoziiert ist). In einer anderen beispielhaften Charakterisierung kann der Zwischenraum zwischen den zwei unterschiedlich verspannten Arrayabschnitten im relativen Sinn als der Abstand jedes Ortes von einem gemeinsamen Referenzpunkt des Die gedacht werden, wie etwa der beispielhafte Fall, bei dem der gemeinsame Referenzpunkt der Mittelpunkt des Die ist und sich ein Ort näher an dem Die-Mittelpunkt als der andere Ort befindet. Es ist anzumerken, dass beide dieser beispielhaften Charakterisierungen unabhängig davon sind, welche individuellen Transistoren des Arrays sich an welchem Ort befinden, und den Schwerpunkt auf den absoluten oder relativen Zwischenraum der beiden Orte legen. In einer anderen beispielhaften Charakterisierung kann der Zwischenraum zwischen den zwei unterschiedlich verspannten Arrayabschnitten hinsichtlich des Abstands zwischen den Zentroiden der aktiven Vorrichtungen, die durch das Gesamtarray gebildet werden, gedacht werden, wie etwa der beispielhafte Fall, bei dem das Array eine erste und eine zweite Transistorvorrichtung beinhaltet und das Zentroid der ersten Transistorvorrichtung von dem Zentroid der zweiten Transistorvorrichtung beabstandet ist. Es ist anzumerken, dass in einer standardmäßigen Bandlückenspannungsreferenzschaltung diese Zentroide kolokalisiert sind, zusammen mit dem Zentroid des Gesamtarrays. Es ist ferner anzumerken, dass in einer beliebigen dieser beispielhaften Charakterisierungen eine oder beide der aktiven Transistorvorrichtungen mehrere individuelle Transistoren beinhalten können, die parallel verbunden sind, und dass sich einige individuelle Transistoren einer gegebenen Parallelkombination an dem ersten Ort befinden können und sich andere individuelle Transistoren dieser gegebenen Parallelkombination am zweiten Ort befinden können. Ferner ist anzumerken, dass jeder der zwei Orte (und somit die beiden Arrayabschnitte) eine unterschiedliche mechanische Spannung ausgesetzt wird, in Anbetracht des mechanischen Spannungsprofils nach dem Löten des Die.
Obwohl die unterschiedlich verspannten Orte der Arraytransistoren in Abhängigkeit von der Konfiguration des Integrierte-Schaltung-Package, das die Bandlückenspannungsreferenzschaltung enthält, variieren können, befindet sich in einigen Beispielen ein erster Abschnitt des Arrays in einem Mittelgebiet des Die, und ein zweiter Abschnitt des Arrays befindet sich in der Nähe einer Kante des Die. In solchen Fällen ist der Abstand zwischen den beabstandeten Arrayabschnitten relativ groß, insbesondere im Vergleich zu standardmäßigen Bandlückenspannungsreferenzschaltungen, in denen alle der individuellen Transistoren des Arrays zusammen an demselben Ort so nahe wie möglich geclustert sind und ein gemeinsames Zentroid aufweisen, mit relativ wenig oder keinem Platz dazwischen und ohne Berücksichtigung des mechanischen Die-Spannungsprofils. Beispielsweise liegt in einigen Ausführungsformen der Abstand zwischen den unterschiedlich verspannten Arrayabschnitten im Bereich von etwa 1,5 % bis 65 % des Gesamtabstands von einer Kante des Die zu der gegenüberliegenden Kante des Die. In noch anderen Ausführungsformen kann der Abstand zwischen den unterschiedlich verspannten Arrayabschnitten relativ klein sein, aber immer noch viel größer als der De-Minimis-Zwischenraum des Arrays von standardmäßigen Bandlückenspannungsreferenzschaltungen. Beispielsweise ist in einigen solchen Ausführungsformen der Abstand zwischen den jeweiligen Arrayabschnitten gleich oder größer als die laterale Breite einer individuellen Zelle des Arrays, oder sogar kleiner als diese Breite. In Abhängigkeit von dem Typ der Vorrichtung (z. B. BJTs oder diodenverbundene BJTs), die in dem Array verwendet wird, und der Prozesstechnologie, die zum Bilden dieser Vorrichtung verwendet wird, kann diese laterale Breite stark variieren, aber liegt in einigen Beispielen im Bereich von 50 bis 150 Mikrometer (µm). In solchen Fällen würde ein solcher beabsichtigter Zwischenraum der Arrayabschnitte zu unterschiedlich verspannten Die-Orten, egal ob ein relativ großer oder relativ kleiner Zwischenraum, bewirken, dass die Zentroide der aktiven Vorrichtungen, die in diesem Array ausgebildet sind, voneinander beabstandet sind. Im Gegensatz dazu weist ein Array einer standardmäßigen Bandlückenspannungsreferenzschaltung ein gemeinsames Zentroid auf, das sich das Gesamtarray selbst sowie die aktiven Vorrichtungen, die in diesem Array ausgebildet sind, teilen.
Eine Bandlückenreferenz in einer ihrer einfachsten Formen besteht aus zwei Bipolartransistoren (BJTs) mit unterschiedlich bemessenen Emitterbereichen. Jeder Transistor weist eine andere Basis-Emitter-Spannung (V_BE) auf, die durch seine Stromdichte festgelegt wird. Die relative Differenz zwischen der V_BE des ersten Transistors und der V_BE des zweiten Transistors (ΔV_BE) hat einen positiven Temperaturkoeffizienten, während die V_BE für sowohl den ersten als auch den zweiten Transistor einen negativen Temperaturkoeffizienten hat. Während sich die relative Differenz in V_BE zwischen dem ersten und dem zweiten Transistor (ΔV_BE) in eine positive Richtung mit einer gegebenen Temperaturänderung verschiebt, und sich die V_BE des ersten (oder zweiten) Transistors in eine negative Richtung mit dieser Temperaturänderung verschiebt, wird dadurch somit effektiv die temperaturbasierte Verschiebung in der elektrischen Ausgangsspannung aufgehoben oder anderweitig reduziert. Anders gesagt, wird eine Bandlückenspannungsreferenz erzeugt, wenn eine spezifische PTAT-Spannung (proportional zur absoluten Temperatur) (relative Differenz in V_BE) zu der CTAT-Spannung (komplementär zur absoluten Temperatur) addiert wird, wodurch sich eine elektrische Spannung bei ungefähr der Bandlückenenergie von Silizium (~1,2 V) ergibt, unter Annahme einer siliziumbasierten Prozesstechnologie. Es ist anzumerken, dass Vorrichtungen, die mit anderen Halbleitermaterialien hergestellt werden, eine andere Bandlückenenergie bereitstellen werden, sodass die elektrische Ausgangsspannungsreferenz von den verwendeten Halbleitermaterialien sowie der Schaltungskonfiguration abhängt, wie verstanden wird.
Zu diesem Zweck, während die hierin bereitgestellten Techniken insbesondere gut für siliziumbasierte BJT-basierte Bandlückenspannungsreferenzschaltungen geeignet sind, können sie mit jeglichen Spannungsreferenzschaltungen verwendet werden, bei denen die elektrische Spannungsdifferenz zwischen zwei Vorrichtungen mit p-n-Übergang (z. B. BJTs mit 3 Anschlüssen, diodenverbundene BJTs oder vergleichbare Vorrichtungen), die mit unterschiedlichen Stromdichten betrieben werden, verwendet werden kann, um eine elektrische PTAT-Spannung (proportional zur absoluten Temperatur) über ein PTAT-Element (z. B. Widerstand oder Kondensator) zu erzeugen, und diese elektrische PTAT-Spannung kann zu der elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) über eine der Vorrichtungen (oder noch eine andere Vorrichtung, wie es der Fall in der Widlar-Topologie ist, wie im Beispiel von 6b gezeigt) addiert werden, wodurch sich eine elektrische Ausgangsspannung bei ungefähr der Bandlückenenergie des Halbleitermaterials, das zum Herstellen der Vorrichtungen verwendet wird, ergibt. Eine solche Schaltung kann mit der folgenden Gleichung einfacher ausgedrückt oder anderweitig repräsentiert werden: V_ref = V_BE1 + λ(V_BE1 - V_BE2), wobei λ der Skalierungsfaktor ist (durch Vorspannungswiderstände der Bandlückenspannungsreferenzschaltung festgelegt), V_BE2 die Basis-Emitter-Spannung der größeren der zwei Vorrichtungen ist, V_BE1 die Basis-Emitter-Spannung der zweiten Vorrichtung ist und V_ref die elektrische Referenzausgangsspannung ist, die durch die Bandlückenspannungsreferenzschaltung erzeugt wird. Wie im Gegenzug beschrieben wird, ist anzumerken, dass der größere Transistor durch das parallele Verbinden einer Anzahl individueller Transistoren erzeugt werden kann, oder indem der Emitterbereich eines einzelnen individuellen Transistors relativ zu dem anderen Transistor größer gemacht wird. Ferner ist anzumerken, dass das PTAT-Element, über das die elektrische PTAT-Spannung gemessen oder anderweitig darauf zugegriffen werden kann, in Abhängigkeit von der verwendeten Bandlückenspannungsreferenztopologie variieren kann. Beispielsweise kann das PTAT-Element in einigen Fällen (z. B. wie etwa in den Brokaw- und Widlar-Topologien) resistiv (ein oder mehrere Widerstände) sein, oder in noch anderen Fällen (z. B. wie etwa in Switched-Capacitor-Topologien) kapazitiv sein.
Schaltungsarchitektur
Bevor die beispielhafte Topologie beschrieben wird, die gemäß einer Ausführungsform konfiguriert ist, kann es hilfreich sein, zunächst ein Problem zu veranschaulichen, das solche Topologien ansprechen. Zu diesem Zweck veranschaulicht 1a eine beispielhafte Bandlückenspannungsreferenzschaltung, die aufgrund mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, gegenüber einer Verschiebung der Basis-Emitter-Spannung über die Temperatur (V_{BE-Verschiebung}(T)) anfällig ist. Wie in diesem Beispiel gesehen werden kann, ist das Transistorarray nicht verteilt, da alle Transistoren, aus denen Q₁ und Q₂ bestehen, dicht an einem Die-Ort positioniert sind, wie in 1c gezeigt. In diesem Fall handelt es sich bei Q₁ um einen einzelnen individuellen Transistor des Arrays, und bei Q₂ handelt es sich um acht individuelle Transistoren des Arrays, die parallel verbunden sind. Es ist anzumerken, dass Q₁, Q₂ und das Gesamtarray alle ein gemeinsames Zentroid aufweisen (allgemein mit einem fettgedruckten Kreis gekennzeichnet). 1d veranschaulicht ein anderes beispielhaftes Array mit einem gemeinsamen Zentroid, wobei das Array einen einzelnen individuellen Transistor für Qi und zwei parallel verbundene individuelle Transistoren für Q₂ beinhaltet (wobei das gemeinsame Zentroid am Schnittpunkt der gestrichelten Linien gezeigt ist). Wie ferner in 1a gesehen werden kann, ist der Q₁ ein NPN-BJT, der M individuelle parallel verbundene Transistoren beinhaltet, während der Transistor Q₂ ein NPN-BJT ist, der N individuelle parallel verbundene Transistoren beinhaltet, wobei sowohl M als auch N eine Ganzzahl ist (1, 2, 3, ...). Die Schaltung beinhaltet ferner Vorspannungswiderstände R₁, R₂ und R_ptat, die effektiv den Skalierungsfaktor der Spannungsreferenzschaltung definieren. Die Schaltung beinhaltet ferner einen Operationsverstärker, der operativ mit den Transistoren Q₁ und Q₂ und den Widerständen R₁, R₂ und R_ptat gekoppelt ist, um eine temperaturunempfindliche elektrische Ausgangsspannung V_ref durch die Aufhebung zwischen dem positiven Temperaturkoeffizienten, der durch ΔV_BE hervorgerufen wird, und dem negativen Temperaturkoeffizienten, der durch V_BE hervorgerufen wird, zu erreichen, wie in den Gleichungen 1-3 unten ausgedrückt. Es ist anzumerken, dass k die Boltzmann-Konstante ist, T die absolute Temperatur der Vorrichtungen ist, aus denen das nicht verteilte Transistorarray besteht, und q die Größe der Ladung eines Elektrons ist (die Elementarladung). Variationen werden offensichtlich sein, wie etwa der Fall, bei dem $V_{REF} = V_{BE} + Δ V_{BE} \frac{R_{tot}}{R_{ptat}}$
$Δ V_{BE} = \frac{kT}{q} ln (N/M (\frac{R_{2}}{R_{1}}))$
$R_{tot} = R_{2}$
ein Widerstand R_b zwischen Masse und den Emittern von Q₁ und Q₂ ist, wobei
$R_{tot} = R_{2} + (1 + \frac{R_{2}}{R_{1}}) R_{b} .$
In solchen Fällen, und wie ferner in 1b veranschaulicht, verschiebt sich die Basis-Emitter-Spannung des Transistorarrays weiterhin infolge des Lötprozesses. Somit verschlechtert sich die Leistung nach dem Löten der Bandlückenspannungsreferenzschaltung von der Leistung vor dem Löten. Ein beispielhafter Test der Leistung nach dem Löten demonstrierte eine Temperaturverschiebung von 11-12ppm/C für eine solche Bandlückenspannungsreferenzschaltung. Es ist anzumerken, dass der Betrag der Verschiebung von verschiedenen Faktoren abhängen kann, einschließlich zum Beispiel der PCB-Dicke, des Verkapselungsmaterials, der Prozesstechnologie, die zum Bilden des Die verwendet wird, sowie des Lötprozesses selbst.
Im Gegensatz dazu mindern die hierin bereitgestellten Techniken für die Bandlückenspannungsreferenzschaltung nicht nur die temperaturabhängige Drift der Basis-Emitter-Spannung, sondern mindern zusätzlich die Verschiebung der Basis-Emitter-Spannung, die durch mechanische Spannung am Die verursacht wird, die durch den Lötprozess hervorgerufen wird. Zusätzlich sind Techniken gegenüber Prozessvariationen unempfindlich, und somit können sie mit einer beliebigen Anzahl von Halbleiterprozesstechnologien und -materialien implementiert werden. Beispielsweise kann die Schaltungsanordnung in Silizium, Germanium, Silizium-Germanium und Gruppe-III-V-Materialien wie etwa Galliumarsenid implementiert werden, um einige Beispiele zu nennen. Ferner ist anzumerken, dass die hierin bereitgestellten Techniken mit einer beliebigen Anzahl von Topologien verwendet werden können, einschließlich einer standardmäßigen Bandlückenspannungsreferenzschaltungsanordnung, wie etwa Brokaw-, Widlar- und Switched-Capacitor-Topologien, sowie proprietären Topologien. Im allgemeineren Sinn können die Techniken in beliebigen Bandlückenspannungsreferenzschaltungen verwendet werden, die ein Array aufweisen, das mit aktiven Vorrichtungen mit Übergang implementiert wird, wobei der Term ΔV_BE PTAT (proportional zur absoluten Temperatur) gleich $\frac{kT}{q} ln (N/M (\frac{R_{2}}{R_{1}}))$
ist, wobei N die Anzahl von individuellen Vorrichtungen ist, aus denen die größere Vorrichtung besteht, und M die Anzahl von individuellen Vorrichtungen ist, aus denen die andere Vorrichtung besteht. Um die Beschreibung zu vereinfachen, soll angenommen werden, dass die aktiven Vorrichtungen mit Übergang Transistoren sind (z. B. BJTs mit 3 Anschlüssen, diodenverbundene BJTs oder andere aktive Vorrichtungen mit Übergang, die eine lineare elektrische Spannungsverschiebung bezüglich der Temperatur und mechanischen Spannung auf eine mit einem BJT vergleichbare Weise aufweisen). Es ist anzumerken, dass das Verhältnis von N/M auch als ein Emitterbereich-Verhältnis einzelner individueller Transistoren für Q₂ und Q₁ ausgedrückt werden kann, wobei der Q₂-Emitter größer als der Q₁-Emitter ist (anstatt, dass Q₂ mehr parallel verbundene individuelle Transistoren als Q₁ einschließt). Somit können entweder mehrere individuelle parallel verbundene Transistoren oder einzelne Transistoren mit geeignet bemessenen Emittern für Q₁ und Q₂ des Transistorarrays verwendet werden. Es ist jedoch anzumerken, dass das Verwenden von parallel verbundenen Transistoren insbesondere bezüglich der ortsabhängigen mechanischen Spannungsabstimmung gut funktioniert, wie hierin verschiedenartig bereitgestellt, angesichts der relativen Leichtigkeit, individuelle Transistoren zu/von einer Parallelkombination hinzuzufügen/zu entfernen, im Vergleich zum Ändern der Emittergröße.
Ausführlicher gesagt veranschaulicht 2a eine beispielhafte Bandlückenspannungsreferenzschaltung ähnlich zu der, die in 1a gezeigt ist. Diese beispielhafte Bandlückenspannungsreferenzschaltung ist jedoch mit einem räumlich verteilten Transistorarray konfiguriert, um die Verschiebung der Basis-Emitter-Spannung über die Temperatur aufgrund mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, zu mindern, gemäß einer Ausführungsform. Wie gesehen werden kann, beinhaltet das Transistorarray Transistoren Q₁ und Q₂, die NPN- oder PNP-Transistoren sein können (beide Typen reagieren ähnlich auf mechanische Spannung, die durch den Lötprozess hervorgerufen wird, wie in 8 gezeigt). Wie zuvor beschrieben, kann sowohl Q₁ als auch Q₂ einen einzelnen individuellen Transistor oder mehrere individuelle parallel verbundene Transistoren beinhalten, wie etwa der beispielhafte Fall von Q₁(M) und Q₂(N), wobei M=2 und N=16; es ist jedoch anzumerken, dass, falls M oder N gleich 1 ist, es einen einzelnen individuellen Transistor (keine parallel verbundenen Transistoren) gibt. In diesem spezifischen beispielhaften Fall werden Q₁ und Q₂ mit einem diodenverbundenen NPN-BJT implementiert. Wie zu verstehen ist, ist ein diodenverbundener BJT ein BJT, dessen Kollektor mit seiner Basis verbunden ist. Ein Spannungsquellensymbol ist zwischen dem Kollektor und der Basis gezeigt, einfach um V_BE zu repräsentieren, referenziert auf Masse in diesem Beispiel.
In solchen Fällen erreicht die Bandlückenspannungsreferenzschaltung eine temperaturunempfindliche elektrische Ausgangsspannung V_ref zwischen dem positiven Temperaturkoeffizienten, der durch ΔV_BE hervorgerufen wird, und dem negativen Temperaturkoeffizienten, der durch V_BE hervorgerufen wird, wie zuvor mit Bezug auf die Gleichungen 1-3 beschrieben. Kurz gesagt, erzeugt der Transistor mit der größeren Anzahl von parallel verbundenen Transistoren (oder anderweitig größeren Emitterbereich) eine kleinere Basis-Emitter-Spannung für denselben oder einen niedrigeren Strom relativ zu dem anderen Transistor, und erzeugt somit eine Differenz zwischen den zwei Basis-Emitter-Spannungen. Die Differenz zwischen den zwei Basis-Emitter-Spannungen wird als ΔV_BE bezeichnet und hat einen positiven Temperaturkoeffizienten (ΔV_BE nimmt mit der Temperatur zu). Im Gegensatz dazu hat die Basis-Emitter-Spannung V_BE für jeden Transistor von Q₁ und Q₂ einen negativen Temperaturkoeffizienten (V_BE nimmt mit der Temperatur ab). Der Schaltungsausgang V_ref ist gleich der Summe von einer der Basis-Emitter-Spannungen V_BE mit dem Vielfachen N/M der Basis-Emitter-Spannungsdifferenz ΔV_BE. Mit individuellen Komponentenwahlen, die für eine gegebene Anwendung geeignet sind, werden die zwei entgegengesetzten Temperaturkoeffizienten sich gegenseitig und den Schaltungsausgang V_ref, der gegenüber Temperatur unempfindlich ist, aufheben oder anderweitig ausgleichen.
Darüber hinaus erreicht die Schaltung von 2a auch eine elektrische Ausgangsspannung V_ref, die ferner gegenüber einer Temperaturkoeffizientenverschiebung aufgrund von mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, unempfindlich ist. Diese Unempfindlichkeit wird durch das absichtliche Positionieren der Transistoren, aus denen das verteilte Array besteht, an zwei unterschiedlichen Die-Orten erreicht, die voneinander beabstandet sind, an unterschiedlichen Punkten im mechanischen Gesamt-Die-Spannungsprofil. Es ist anzumerken, dass dieser beabsichtigte Zwischenraum des verteilten Arrays relativ größer als der vernachlässigbare oder anderweitig relativ sehr kleine Zwischenraum zwischen individuellen Transistoren ist, aus denen ein nicht verteiltes Array besteht. Insbesondere werden die Transistoren eines nicht verteilten Arrays direkt auf und/oder in dem Die gebildet und sind um einen prozessspezifischen Abstand oder kritische Dimension getrennt, und liegen somit so nahe wie möglich beieinander. Darüber hinaus ist die gängige Praxis, ein einzelnes Array so anzuordnen, dass Q₁ und Q₂ ein gemeinsames Zentroid aufweisen, wie in 1c-d gezeigt. Im Gegensatz dazu ist der Zwischenraum eines verteilten Arrays gemäß einer Ausführungsform so, dass der Abstand zwischen zwei unterschiedlich verspannten Orten des Arrays relativ groß ist, sodass das Zentroid von Q₁ vom Zentroid von Q₂ beabstandet ist, wie in jedem der Beispiele von 2c-g gezeigt.
2b veranschaulicht ein Simulations- oder Charakterisierungsdiagramm, das die Abhängigkeit der Verschiebung der Basis-Emitter-Spannung an Positionen des Transistorarrays in der Bandlückenspannungsreferenzschaltung von 2a zeigt, gemäß einer Ausführungsform. Wie gesehen werden kann, ist die Verschiebung der Basis-Emitter-Spannung bezüglich des Transistors Q₁ (V_{BE1-Verschiebung}(T)) an einer ersten Die-Position anders als die Verschiebung der Basis-Emitter-Spannung bezüglich des Transistors Q₂ (V_{BE2-Verschiebung}(T)) an einer zweiten Die-Position. Das Diagramm von 2b kann zum Beispiel von einer mechanischen Spannungssimulation (z. B. basierend auf einer Modellierung vor der Herstellung) oder - charakterisierung (z. B. basierend auf einer Prüfung nach der Herstellung) eines gegebenen Integrierte-Schaltung-Package und einer Die-Baugruppe, die auf einer gegebenen PCB befestigt sind, oder eine Kombination einer solchen Simulation und Charakterisierung (z. B. wenn simulierte Daten mit tatsächlichen Daten verfeinert werden) erhalten werden. In jedem Fall zeigt das Diagramm, wie die unterschiedlichen Abstände der zwei Arrays von der Mittellinie des Die eine Verschiebung der Basis-Emitter-Spannung verursachen.
Diese Positionsabhängigkeit der Verschiebung der Basis-Emitter-Spannung kann auf eine vorteilhafte Art und Weise verwendet werden. Beispielsweise kann in einigen Beispielen durch das Platzieren von allen der M Transistoren von Q₁ zusammen mit einigen der N Transistoren von Q₂ an einem ersten Ort in der Nähe der Kante des Die (z. B. innerhalb 50 µm bis 250 µm von der Kante des Die) und das Platzieren des Rests der N Transistoren von Q₂ an einem zweiten Ort im Mittelgebiet des Die (z. B. innerhalb 250 µm vom Die-Mittelpunkt) die absolute Verschiebung der Basis-Emitter-Spannung durch eine relative Verschiebung der Basis-Emitter-Spannung zwischen dem ersten und dem zweiten Ort aufgehoben oder anderweitig reduziert werden, um die Verschiebung in der elektrischen Spannungsreferenz (ΔV_ref) vernachlässigbar oder anderweitig innerhalb einer gewünschten Toleranz zu halten. Dieser Aufhebungseffekt kann wie in den Gleichungen 4 und 5 gezeigt repräsentiert werden, wobei V_{BE1-Verschiebung}(T) die absolute Verschiebung der Basis-Emitter-Spannung repräsentiert und V_{BEI-Verschiebung}(T)-V_{BE2-Verschiebung}(T) die relative Verschiebung der Basis-Emitter-Spannung repräsentiert. $Δ V_{ref} = V_{BE1 - Verschiebung} (T) - (V_{BE1 - Verschiebung} (T) - V_{BE2 - Verschiebung} (T)) \frac{R_{tot}}{R_{ptat}}$
$R_{tot} = R_{2}$
Es ist anzumerken, dass der erste und der zweite Ort des Arrays basierend auf dem Diagramm von 2b und Gleichung 4 gemäß einigen Ausführungsformen ausgewählt werden können. Beispielsweise in einem beispielhaften Fall, unter der Annahme, dass ΔV_ref 0 Volt ist (+/eine akzeptable Toleranz) und der erste Ort des Arrays bekannt ist. Der erste Ort kann beispielsweise der ursprüngliche Ort des Arrays vor irgendeiner Verteilung dieses Arrays sein. Somit kann der Abstand dieses ersten Ortes von der Die-Mittellinie verwendet werden, um den V_{BE1-Verschiebung}-Wert zu identifizieren, der diesem Abstand entspricht (wie durch das Diagramm von 2b angegeben). Mit den Werten von ΔV_ref und V_BE1-Verschiebung kann Gleichung 4 für den V_{BE2-Verschiebung}-Wert gelöst werden. Dann kann der zweite Ort bestimmt werden, indem der punktweise Mittellinienabstand des Diagramms von 2b gefunden wird, der dem resultierenden V_{BE2-Verschiebung}-Wert entspricht. Ein solcher Prozess kann verwendet werden, um den ersten und den zweiten Ort des Arrays für die beispielhaften Konfigurationen festzulegen, wie etwa jene, die in 2d-g gezeigt sind. In einigen Fällen, wie etwa für die beispielhafte Konfiguration von 2c, kann die Abstimmung ausgeführt werden, wenn die individuellen Transistoren, aus denen Q₁ oder Q₂ bestehen, zwischen dem ersten und dem zweiten Ort aufgeteilt sind, um einen größeren Grad an Flexibilität bezüglich des ersten und des zweiten Ortes bereitzustellen, wie mit Bezug auf 3c beschrieben.
Variationen werden ersichtlich sein, wie etwa der zuvor erwähnte beispielhaft Fall, bei dem es einen Widerstand R_b zwischen Masse und den Emittern von Q₁ und Q₂ gibt, wobei
$R_{tot} = R_{2} + (1 + \frac{R_{2}}{R_{1}}) R_{b} .$
Außerdem ist anzumerken, dass die Summierschaltung, die eine skalierte Version von ΔV_BE mit V_BE summiert, um eine temperaturstabile V_ref zu erzeugen, mit einer beliebigen Anzahl von Summierschaltungen implementiert werden kann, die dazu ausgelegt sind, die Summe von V_ref als V_BE + ΔV_BE (R₂ + R₁) / R₂) festzulegen, egal ob es ein Operationsverstärker ist, der mit negativer Rückkopplung konfiguriert ist (wie etwa das Beispiel von 2a, 3a-c, 6a und 6c), oder ein Transistor (wie etwa mit Q₃ in 6b gezeigt), oder eine beliebige andere Schaltung, die dazu ausgelegt ist, die entgegengesetzten Temperaturkoeffizientenwerte ΔV_BE-PTAT und V_BE-CTAT zu summieren, wie hinsichtlich dieser Beschreibung verstanden wird.
Somit hängt eine Verschiebung der Basis-Emitter-Spannung von der Menge an mechanischer Spannung an den individuellen Transistoren ab, aus denen das Array besteht, und diese mechanische Spannung hat eine Positionsabhängigkeit von einer Die-Oberfläche. Zu diesem Zweck kann die Verschiebung der Basis-Emitter-Spannung durch eine mechanische Spannungssimulation oder -charakterisierung des Die vorhergesagt werden, wie in 2b gezeigt. Insbesondere kann eine absolute Verschiebung von Qi (erster Term in Gleichung 4) durch eine relative Verschiebung zwischen Q₁ und Q₂ (zweiter Term in Gleichung 4) durch das selektive Positionieren der individuellen Transistoren des Arrays aufgehoben oder ausgeglichen werden, um den Aufhebungseffekt zu erreichen. Beispielsweise angesichts des beispielhaften Falls, bei dem das mechanische Spannungsprofil des Die symmetrisch ist, sodass die mechanische Spannung in der Mitte des Die am größten ist und mit radialem Abstand von der Mitte abnimmt. In solchen Fällen liefert der unterschiedliche Abstand jedes Arrays von der Mittellinie des Die eine andere mechanische Spannung. Diese Anordnung wird allgemeiner als die Differenz von punktweisen Mittellinienabständen der zwei Arrays bezeichnet, in 2b und 10a. In solchen Fällen beinhaltet das selektive Positionieren das Bereitstellen eines ersten Arrays mit einem oder mehreren Transistoren an einem ersten Ort und eines zweiten Arrays mit einem oder mehreren Transistoren an einem zweiten Ort, wie ferner mit Bezug auf 2c-g beschrieben wird.
Wie in dem beispielhaften Fall von 2c gesehen werden kann, beinhaltet ein rechteckiger Die ein verteiltes Array. Das Array ist in dem Sinne verteilt, das es zwei verschiedene und beabstandete Abschnitte beinhaltet, als Array 1 und Array 2 bezeichnet. Wie ferner gesehen werden kann, werden die Arrays 1 und 2 verwendet, um Transistoren Q₁ und Q₂ zu bilden. Insbesondere wird der Transistor Q₁ mit einem einzelnen individuellen Transistor von Array 2 gebildet, und der Transistor Q₂ wird mit einer parallelen Verbindung von zwei individuellen Transistoren von Array 1 und sechs individuellen Transistoren von Array 2 gebildet. Die Arrays 1 und 2 können zum Beispiel zwei verschiedene und separat ausgebildete Arrays oder Teilarrays eines einzelnen großen Arrays sein. Alternativ können diese Arrayabschnitte einfach individuelle Transistoren sein, die an den jeweiligen gezeigten Orten ausgebildet sind. Für Zwecke dieser Beschreibung soll angenommen werden, dass sie zwei verschiedene und separat ausgebildete Arrays sind. Beispielsweise kann Array 1 ein 3-mal-1-Array mit einer mittleren Dummy-Zelle sein, und Array 2 kann ein 3-mal-3-Array mit zwei Dummy-Zellen in der mittleren Zeile auf jeder Seite des einzelnen Qi-Transistors sein. Wie verstanden wird, ist eine Dummy-Zelle (oder Dummy-Vorrichtung) ein individueller Transistor des Arrays, der nicht in die aktive Schaltung verbunden ist oder anderweitig einen Teil von dieser bildet. In jedem Fall ist anzumerken, dass die jeweiligen Zentroide von Q₁, Q₂ und dem Gesamtarray voneinander beabstandet sind, wobei das Zentroid von Q₁ mit einem fettgedruckten Quadrat gezeigt ist, das Zentroid von Q₂ mit einem fettgedruckten Kreis gezeigt ist und das Zentroid für das Gesamtarray mit einem fettgedruckten Dreieck gezeigt ist. Wie gesehen werden kann, ist das Zentroid von Q₁ vom Zentroid von Q₂ um etwa 16,5 % der Die-Länge beabstandet (wie von der Mitte des fettgedruckten Kreises zu der Mitte des fettgedruckten Quadrats gemessen), und das Zentroid des Gesamtarrays liegt zwischen diesen beiden Zentroiden. In einigen solchen Ausführungsformen liegt jedes der Zentroide entlang einer imaginären horizontalen Linie, die durch den Die-Mittelpunkt läuft, und wobei die mechanische Oberflächenspannung des Die entlang der imaginären Linien in der Nähe des Mittelpunktes größer als die mechanische Oberflächenspannung des Die entlang der imaginären Linie in der Nähe der Kante ist. Somit ist die mechanische Oberflächenspannung, die auf die individuellen Transistoren von Array 1 ausgeübt wird, größer als die mechanische Oberflächenspannung, die auf die individuellen Transistoren von Array 2 ausgeübt wird. Andere Ausführungsformen können unterschiedliche mechanische Spannungsprofile aufweisen.
Der beispielhafte Fall von 2d ähnelt dem des beispielhaften Falls, der in 2c gezeigt ist, mit der Ausnahme, dass Array 1 näher an Array 2 liegt und Array 2 einen einzelnen individuellen Transistor für Qi beinhaltet. Die vorherige relevante Beschreibung bezüglich 2c gilt hier auf gleiche Weise. Wie gesehen werden kann, ist das Zentroid von Q₁ vom Zentroid von Q₂ um etwa 13 % der Die-Länge beabstandet (wie von der Mitte des fettgedruckten Kreises zu der Mitte des fettgedruckten Quadrats gemessen), und das Zentroid des Gesamtarrays liegt zwischen diesen beiden Zentroiden, aber das Zentroid von Q₂ wird bevorzugt. In einigen solchen Ausführungsformen liegt jedes der Zentroide entlang einer imaginären horizontalen Linie, die durch den Die-Mittelpunkt läuft, und wobei die mechanische Oberflächenspannung des Die entlang der imaginären Linien in der Nähe des Mittelpunktes größer als die mechanische Oberflächenspannung des Die entlang der imaginären Linie in der Nähe der Kante ist. Somit ist die mechanische Oberflächenspannung, die auf die individuellen Transistoren von Array 1 ausgeübt wird, größer als die mechanische Oberflächenspannung, die auf den individuellen Transistor von Array 2 ausgeübt wird.
2e-f veranschaulichen jeweils einen beispielhaften Fall, bei dem das verteilte Array zwei Teilarrays beinhaltet, die Teil eines größeren Gesamtarrays sind.
In dem verteilten Transistorarray von 2e sind die beiden Teilarrays in dem Sinne verteilt, dass sie voneinander um ein Array von Dummy-Zellen beabstandet sind. Ausführlicher gesagt wird der Transistor Qi mit einem einzelnen individuellen Transistor des Teilarrays 2 gebildet, das ein einzelner individueller Transistor oder ein 3-mal-1-Array (einschließlich zwei Dummy-Zellen) oder ein 5-mal-1-Array (einschließlich vier Dummy-Zellen) sein kann, und der Transistor Q₂ wird mit einer parallelen Verbindung von acht individuellen Transistoren des Teilarrays 1 gebildet, das ein 3-mal-3-Array (allgemein mit einer gestrichelten Umrandung gekennzeichnet und eine Dummy-Zelle einschließend) oder ein zur 5-mal-3-Array (einschließlich sieben Dummy-Zellen) sein kann. Wie ferner gesehen werden kann, ist das Teilarray 1 vom Teilarray 2 um eine dazwischenliegende Spalte von Dummy-Zellen beabstandet, die beispielsweise als ein 5-mal-1-Array von Dummy-Zellen gedacht werden kann. Somit beträgt der Abstand zwischen den gegenüberliegenden Kanten des Teilarrays 1 und des Teilarrays 2 etwa die laterale Breite einer Dummy-Zellenvorrichtung (z. B. 50 µm bis 100 µm in einigen Ausführungsformen). Es ist ferner anzumerken, dass, wie die in 2c-d gezeigten Beispiele, die jeweiligen Zentroide von Q₁, Q₂ und dem Gesamtarray voneinander beabstandet sind, und dass die Beschreibung hier gleichermaßen gilt. In jedem Fall können die Orte der zwei Teilarrays basierend auf dem mechanischen Spannungsdelta zwischen diesen beiden Orten ausgewählt werden. In einigen solchen Ausführungsformen kann der Auswahlprozess unter Verwendung des entsprechenden Diagramms von 2b und der Gleichung 4 gesteuert werden, wie zuvor beschrieben. Wie gesehen werden kann, ist das Zentroid von Q₁ vom Zentroid von Q₂ um etwa 15 % der Die-Länge beabstandet (wie von der Mitte des fettgedruckten Kreises zu der Mitte des fettgedruckten Quadrats gemessen), und das Zentroid des Gesamtarrays liegt zwischen diesen beiden Zentroiden. In einigen solchen Beispielen liegt jedes der Zentroide entlang einer imaginären horizontalen Linie, die durch den Die-Mittelpunkt läuft, und wobei die mechanische Oberflächenspannung des Die entlang der imaginären Linien in der Nähe des Mittelpunktes größer als die mechanische Oberflächenspannung des Die entlang der imaginären Linie in der Nähe der Kante ist. Somit ist die mechanische Oberflächenspannung, die auf die individuellen Transistoren von Teilarray 1 ausgeübt wird, größer als die mechanische Oberflächenspannung, die auf den einen oder die mehreren individuellen Transistoren von Teilarray 2 ausgeübt wird.
In dem verteilten Transistorarray des Die von 2f stoßen die zwei Teilarrays aneinander, sodass es keine Dummy-Zelle zwischen ihnen gibt. Es ist jedoch anzumerken, dass das Gesamtarray in dem Sinne verteilt ist, dass die entsprechenden Zentroide der Teilarrays voneinander beanstandet sind, gemäß einer Ausführungsform dieser Beschreibung. Ausführlicher gesagt wird der Transistor Qi mit einem einzelnen individuellen Transistor von Teilarray 2 gebildet, und der Transistor Q₂ wird mit einer parallelen Verbindung von acht individuellen Transistoren von Teilarray 1 gebildet. Wie gesehen werden kann, ist das Zentroid von Q₁ vom Zentroid von Q₂ um etwa 5,1 % der Die-Länge beabstandet (wie von der Mitte des fettgedruckten Kreises zu der Mitte des fettgedruckten Quadrats gemessen), und das Zentroid des Gesamtarrays liegt zwischen diesen beiden Zentroiden.
2g veranschaulicht einen beispielhaften Fall, bei dem das verteilte Array zwei verschiedene und beabstandete Abschnitte beinhaltet, gekennzeichnet als Array 1 und Array 2, wobei jedes Array einen einzelnen individuellen Transistor beinhaltet. In einem solchen Fall, bei dem sowohl M als auch N gleich 1 sind, kann die Stromdichte durch das Verhältnis von R₂/ R₁ festgelegt werden, wie verstanden wird. Wie gesehen werden kann, ist das Zentroid von Q₁ vom Zentroid von Q₂ um etwa 20 % der Die-Länge beabstandet (wie von der Mitte des fettgedruckten Kreises zu der Mitte des fettgedruckten Quadrats gemessen), und das Zentroid des Gesamtarrays liegt zwischen diesen beiden Zentroiden. Wie mit den anderen Beispielen können die Orte der zwei Arrays basierend auf dem mechanischen Spannungsdelta zwischen diesen beiden Orten ausgewählt werden, angesichts des mechanischen Gesamtspannungsprofils des Die, egal ob dieses mechanische Spannungsprofil symmetrisch (z. B. mechanische Spannung ist in der Mitte des Die am größten und nimmt mit radialem Abstand von der Mitte ab) oder asymmetrisch ist (z. B. mechanische Spannung ist an einem von der Mitte des Die versetzten Ort am größten und nimmt nicht notwendigerweise mit radialem Abstand von diesem Ort ab). In einigen solchen Ausführungsformen liegt jedes der Zentroide entlang einer imaginären horizontalen Linie, die durch den Die-Mittelpunkt läuft, und die mechanische Oberflächenspannung des Die entlang der imaginären Linien in der Nähe des Mittelpunktes ist größer als die mechanische Oberflächenspannung des Die entlang der imaginären Linie in der Nähe der Kante. Somit ist die mechanische Oberflächenspannung, die auf den individuellen Transistor von Array 1 ausgeübt wird, größer als die mechanische Oberflächenspannung, die auf den individuellen Transistor von Array 2 ausgeübt wird.
Ferner ist anzumerken, dass in jeglichen solchen Ausführungsformen der Zwischenraum zwischen Zentroiden variieren kann, wie etwa in einigen Fällen, bei denen das Zentroid von Q₁ vom Zentroid von Q₂ um etwa 1,5 % der Die-Länge, oder 2 % der Die-Länge, oder 3 % der Die-Länge, oder 4 % der Die-Länge und so weiter, bis zu etwa 50 % der Die-Länge beabstandet ist, unter der Annahme eines relativ symmetrischen mechanischen Spannungsprofils, wie etwa bei dem Fall, bei dem die mechanische Spannung im Mittelgebiet des Die am größten ist und bei Zunahme des radialen Abstands von der Mitte abnimmt. In einigen beispielhaften Fällen liegt der Abstand zwischen den Zentroiden von Q₁ und Q₂ im Bereich von 5 µm bis 500 µm (oder mehr, wie etwa bei dem beispielhaften Fall, bei dem ein Zentroid ungefähr der Mittelpunkt eines relativ großen Die ist und das andere Zentroid in der Nähe der Kante dieses Die liegt, um Abstände zwischen den Zentroiden von Q₁ und Q₂ über 1000 µm hinaus oder etwa bis zu etwa einer Hälfte der lateralen Breite des Die bereitzustellen). Das Zentroid des Gesamtarrays wird allgemein zwischen diesen beiden Zentroiden liegen, und das Zentroid bevorzugen, das mit der größeren Masse assoziiert ist (z. B. die Vorrichtung mit den meisten parallel verbundenen individuellen Transistoren, oder dem größten Emitter).
Wie verstanden wird, bezieht sich der Begriff Zentroid, wie hierin verwendet, auf elektrische Charakteristiken und ist analog zu dem Zentroid der Masse, und er eine übliche Terminologie in der analogen Layout-Praxis. Mit einem Layout mit gemeinsamem Zentroid, wie in 1c-d gezeigt, besteht die allgemeine Idee darin, lineare Verarbeitungsgradienten zu mitteln, die die elektrischen Eigenschaften der Transistoren beeinflussen. In der Praxis ist bei Layouts mit gemeinsamem Zentroid das Zentroid (Massezentrum) jedes Transistors am selben Ort positioniert. Im Gegensatz dazu hat ein verteiltes Array, wie hierin bereitgestellt, nicht gemeinsame Zentroide, die voneinander beabstandet sind. Wie oben angemerkt, kann der Zwischenraum zwischen Zentroiden von einer Ausführungsform zu der nächsten variieren, aber ist in einigen Ausführungsformen relativ klein, wie etwa im Bereich von 50 µm bis 100 µm. Es ist anzumerken, dass der Zwischenraum zwischen Zentroiden etwa der gleiche wie die laterale Breite einer einzelnen Arrayzelle (2e) oder sogar weniger als diese Breite (2f) in einigen Ausführungsformen sein kann.
Wie ferner verstanden wird, besteht der Grund, dass eine standardmäßige Bandlückenspannungsreferenzschaltung ein Array mit einem gemeinsamen Zentroid nutzt, darin, dass es einen langjährigen Glauben gibt, dass Arrays mit einem gemeinsamen Zentroid für anfängliche Abgleichs- und Produktionsvariabilität notwendig sind. Zu diesem Zweck ergibt das Verwenden einer Bandlückenspannungsreferenzschaltung, die mit einem Array mit einem nicht gemeinsamen Zentroid konfiguriert ist, wie hierin verschiedenartig bereitgestellt, überraschende Ergebnisse. Eine Ausführungsform dieser Beschreibung ist gegenüber anfänglicher Abgleichs- und Produktionsvariabilität weniger empfindlich, da der Zwischenraum und die Konfiguration des Arrays abgestimmt werden können, wie hierin beschrieben. Ferner ist anzumerken, dass, nur wenn die absolute mechanische Spannungsverschiebung der V_BE mit dem Package-Variablen berücksichtigt wird (Auswirkung der mechanischen Lötspannung auf V_BE), kann der Versatz in den Zentroiden (des Arrays) und das mechanische Spannungsprofil (des Die) mit konsistentem Gradienten ausgenutzt werden, wie hierin beschrieben.
Es ist anzumerken, dass ein Array, bei dem das Zentroid von Q₁ vom Zentroid von Q₂ beabstandet ist, wie hierin verschiedenartig beschrieben, durch Überprüfung detektierbar ist. Beispielsweise gemäß einigen Ausführungsformen könnten Q₁ und Q₂ zu ihren separaten Basis- und Emitterverbindungen zurückverfolgt werden, um sie innerhalb eines Arrays zu unterscheiden. Der Zwischenraum zwischen den Zentroiden würde relativ zu dem mechanischen Spannungsgradienteneffekt sein. Mit Kenntnis der Verbindungen würde das Layout mit dem nicht gemeinsamen Zentroiden erkennbar sein. Der Effekt ist umso größer, je größer der Raum ist.
3a-c veranschaulichen jeweils weitere Einzelheiten einer beispielhaften Bandlückenspannungsreferenzschaltung, die mit einem räumlich verteilten Transistorarray konfiguriert ist, gemäß einer Ausführungsform. Wie in jeder beispielhaften Konfiguration gesehen werden kann, sind die Transistoren, aus denen das Array besteht, so verteilt, dass sich einige der Transistoren an Ort A des Die befinden und sich der Rest der Transistoren an Ort B des Die befinden. In der beispielhaften Ausführungsform von 3a befinden sich alle der M Transistoren von Q₁ an Ort A, und die N Transistoren von Q₂ sind zwischen Ort A und B aufgeteilt. In diesem beispielhaften Fall ist anzumerken, dass: M, N und X Ganzzahlen sind; M 1 oder höher ist; N 2 oder höher ist; und X N-1 oder niedriger ist. Einige beispielhafte Konfigurationen haben beliebige der folgenden ganzzahligen Werte: M = 1 bis 8; N = 8 bis 24; und X = 1 bis 23. Es ist anzumerken, dass diese beispielhaften Bereiche diese Beschreibung nicht beschränken; stattdessen können die Werte von M, N und X von einer Ausführungsform zu der nächsten variieren, wie verstanden wird, einschließlich Ausführungsformen, bei denen M und/oder N höher sind, oder bei denen M und N beide 1 sind und X 0 ist (wie etwa in 2g gezeigt). Weitere Beispiele sind mit Bezug auf 5 beschrieben.
In der beispielhaften Ausführungsform von 3b sind die M Transistoren von Q₁ zwischen den Orten A und B aufgeteilt, und die N Transistoren von Q₂ befinden sich alle an Ort B. In diesem beispielhaften Fall ist anzumerken, dass: M, N und X Ganzzahlen sind; M 2 oder höher ist; N 1 oder höher ist; und X M-1 oder niedriger ist. Einige beispielhafte Konfigurationen haben beliebige der folgenden ganzzahligen Werte: M = 8 bis 24; N = 1 bis 8; und X = 1 bis 23. Erneut ist anzumerken, dass diese beispielhaften Bereiche diese Beschreibung nicht beschränken. Ferner ist anzumerken, dass, wie zuvor beschrieben, die zwei unterschiedlich verspannten Orte in den Konfigurationen von 3a-c entlang einer imaginären geraden Linie liegen können, die durch den Mittelpunkt des Die läuft, aber sie müssen nicht notwendigerweise so angeordnet sein, wie ferner im Gegenzug mit Bezug auf 4c und 10b beschrieben wird.
Wie zuvor mit Bezug auf 2c-g beschrieben, können der erste und der zweite Ort des Arrays basierend auf dem entsprechenden Diagramm von 2b und Gleichung 4 gemäß einigen Ausführungsformen ausgewählt werden. In einigen Fällen, wie etwa für die beispielhafte Konfiguration von 2c, kann die Abstimmung ausgeführt werden, wenn die individuellen Transistoren, aus denen Q₁ oder Q₂ besteht, zwischen dem ersten und dem zweiten Ort aufgeteilt sind. Eine solche Konfiguration könnte hilfreich sein, beispielsweise wenn einer oder beide der Orte, die aus den Diagrammen von 2b und Gleichung 4 bestimmt werden, grobe Schätzungen oder nicht verfügbar sind (z. B. da andere Schaltungen diese Orte belegen). Zu diesem Zweck zeigt 3c eine spezifische Implementierung der in 3a gezeigten Ausführungsform, die ein selektives Hinzufügen von individuellen Transistoren bei Ort B ermöglicht, um basierend auf Charakterisierung (tatsächliche Leistungsdaten einer hergestellten Schaltung) abzustimmen.
Ausführlicher gesagt, und gemäß einer Ausführungsform, wird das entsprechende Diagramm von 2b entweder aus einer mechanischen Spannungssimulation und/oder einer vorangegangenen Charakterisierung der Vorrichtung erhalten. Wie verstanden wird, wird eine mechanische Spannungssimulation bei einem Simulationswerkzeug durchgeführt, um das geschätzte Diagramm von 2b zu bestimmen, indem das tatsächliche Verhalten für eine gegebene Baugruppe modelliert wird. Solche Simulationen können vor der Herstellung einer Vorrichtung durchgeführt werden, um eine Basislinie der erwarteten Werte in der tatsächlichen Vorrichtung festzulegen. Die Charakterisierung basiert andererseits auf einer Messung der tatsächlichen Vorrichtung und wird somit durchgeführt, nachdem die gegebene Vorrichtung eine hergestellte Vorrichtung ist. Im letztgenannten Fall der Charakterisierung können Abstimmelemente zumindest im anfänglichen Die-Design bereitgestellt werden, um eine Abstimmung nach der Herstellung der Die-Leistung zu ermöglichen. Beispielhafte Abstimmelemente beinhalten beispielsweise: Schalter (z. B. um einen oder mehrere individuelle Transistoren elektronisch in die oder aus der Arrayschaltung zu schalten); Drahtbonds (z. B. wobei eine Vielzahl von individuellen Transistoren alle anfänglich in die Schaltung über Drahtbonds geschaltet werden, und Drahtbonds für diese Transistoren, die nicht gebraucht werden, gebrochen werden, um diese Transistoren von der funktionellen Arrayschaltung zu entfernen); zerbrechliche Verknüpfungen (z. B. wobei die Vielzahl von individuellen Transistoren alle anfänglich über Verknüpfungen in die Schaltung geschaltet werden, und Verknüpfungen für diese Transistoren, die nicht gebraucht werden, abgetragen, durchgebrannt oder auf andere Weise gebrochen werden, um diese Transistoren von der funktionellen Arrayschaltung zu entfernen), um einige Beispiele zu nennen.
In jedem Fall, mit den Diagrammen von 2b und der Gleichung 4, werden die beiden Arrayorte A und B identifiziert, um das mechanische Spannungsdelta aufzuheben. Unter der Annahme, dass der Ort A der aktuelle Ort des zu verteilenden Arrays ist. Durch das Aufteilen der Anzahl von Q₂-Transistoren zwischen Ort A und B, wie in 3a und 3c gezeigt, kann die V_BE2- _Verschiebung durch die Interpolation angepasst oder fein abgestimmt werden. Zu Zwecken der Simulation kann der Wert von X (die Anzahl von Q₂-Transistoren, die von Ort A zu B bewegt werden sollen) zum Beispiel bestimmt werden, indem jeder individuelle Transistor an beiden Orten A und B durch eine elektrische Spannungsquelle repräsentiert wird. Dann können ein oder mehrere der elektrischen Spannungsquellen eines Ortes zu dem anderen Ort bewegt werden, und die Simulation kann erneut ausgeführt werden, bis das gewünschte Niveau der Aufhebung des mechanischen Spannungsdeltas erreicht wird.
Zu Zwecken der Charakterisierung kann der Wert von X unter Verwendung von Abstimmelementen bestimmt werden, wie im Beispiel von 3c gezeigt. Wie gesehen werden kann, ähnelt die beispielhafte Bandlückenspannungsreferenzschaltung von 3c der Schaltung von 3a mit der Ausnahme, dass sie Abstimmelemente (Schalter in diesem Fall) beinhaltet, die unterschiedliche Abschnitte des Q₂-Transistors an Ort B hineinschalten können, um bei dem gewünschten Wert von X zu gelangen, gemäß einer Ausführungsform. Ausführlicher gesagt: der Schalter Si wird verwendet, um eine Parallelkombination von vier individuellen Transistoren für den Abschnitt des Ortes B des Q₂-Transistors hinein (oder heraus) zu schalten; der Schalter S₂ wird verwendet, um eine Parallelkombination von zwei individuellen Transistoren für den Abschnitt des Ortes B des Q₂-Transistors hinein (oder heraus) zu schalten; und der Schalter S₃ wird verwendet, um einen einzelnen individuellen Transistor für den Abschnitt des Ortes B des Q₂-Transistors hinein (oder heraus) zu schalten. Jeder der Schalter S₁, S₂ und S₃ kann gesteuert werden, um die Basis seines jeweiligen einen oder seiner jeweiligen mehreren Transistoren mit entweder (1) Masse zu verbinden, um den einen oder die mehreren Transistoren effektiv von der funktionellen Schaltung zu entfernen, oder (2) mit dem Kollektor dieses einen oder dieser mehreren Transistoren zu verbinden, um den einen oder die mehreren Transistoren in die funktionelle Schaltung zu platzieren. In der aktuellen Konfiguration verbindet der Schalter Si die Parallelkombination von vier individuellen Transistoren für den Abschnitt des Ortes B des Q₂, und beide Schalter S₂ und S₃ werden zu Masse geschaltet, um ihre jeweiligen Transistoren von der funktionellen Schaltung zu entfernen. Die Schaltung kann dann geprüft werden, um zu sehen, ob das gewünschte Niveau der Aufhebung des mechanischen Spannungsdeltas erreicht wird. Falls nicht, können die Schalter S₁, S₂ und S₃ zu der nächsten Permutation gesteuert werden, und die Schaltung kann erneut geprüft werden, um zu sehen, ob das gewünschte Niveau der Aufhebung des mechanischen Spannungsdeltas erreicht wird, und so weiter, bis das gewünschte Niveau der Aufhebung des mechanischen Spannungsdeltas erreicht wird oder alle Schalterkombinationen erschöpft sind (in welchem Fall ein anderer Satz von schaltbaren Transistorabschnitten in das Design implementiert werden kann, sodass der Prozess wiederholt werden kann). Es ist anzumerken, dass, sobald die Konfiguration gefunden wurde, die das gewünschte Niveau von Aufhebung des mechanischen Spannungsdeltas bereitstellt, die Konfiguration ohne die Schalter implementiert werden kann, falls so gewünscht. Andere Ausführungsformen können Drahtbonds oder abtragbare Verknüpfungen verwenden, um die verschiedenen Abschnitte des Ortes B des Q₂-Transistors hinzuzufügen oder zu entfernen, wodurch eine Abstimmung nach der Herstellung ermöglicht wird. Zahlreiche abstimmbare Ausführungsformen werden erkannt werden.
Im Betrieb, mit Bezug auf die beispielhaften Topologien von 3a-c, können die Transistoren Q₁ und Q₂ mit unterschiedlichen Stromdichten betrieben werden, um einen Strom zu erzeugen, der proportional zur absoluten Temperatur (PTAT) im Widerstand R_ptat (oder einem anderen PTAT-Element, wie etwa dem Kondensator Ci in 6c) ist, und die resultierende elektrische PTAT-Spannung über das PTAT-Element kann zu der elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) V_BE des Q₁ addiert werden, wodurch sich eine temperaturunempfindliche elektrische Ausgangsspannung V_ref bei ungefähr der Bandlückenenergie des zum Herstellen der Transistoren verwendeten Halbleitermaterials ergibt. Es ist anzumerken, dass die Summierschaltung, die die skalierte elektrische PTAT-Spannung und die elektrische CTAT-Spannung addiert, in diesem beispielhaften Fall ein Op-Amp ist, der mit negativer Rückkopplung konfiguriert ist. Die Widerstände R₁ und R₂ können ausgewählt werden, um den gewünschten Strom durch Q₁ und Q₂ festzulegen.
4a-c veranschaulichen jeweils ein beispielhaftes Elektroniksystem mit einer integrierten Schaltung, die eine Bandlückenspannungsreferenzschaltung beinhaltet, die mit einem räumlich verteilten Transistorarray konfiguriert ist, gemäß einer Ausführungsform. Wie gesehen werden kann, umfasst jedes der beispielhaften Systeme eine integrierte Schaltung mit einem Halbleiter-Die, der innerhalb eines Package enthalten ist, das an eine Leiterplatte (PCB) gelötet wird. Der Die weist somit ein mechanisches Spannungsprofil auf, das unter Verwendung von standardmäßigen Modellierungstechniken für die mechanische Die-Spannung bestimmt werden kann, und Arrayorte werden ausgewählt, um dieses Profil auszunutzen, wie hierin verschiedenartig beschrieben. Das System kann ein beliebiges Elektroniksystem sein, das für eine gegebene Anwendung geeignet ist, und die spezifischen Einzelheiten der PCB und der integrierten Schaltung werden größtenteils durch diese Anwendung definiert. Einige solche beispielhaften Anwendungen sind in 11a-e gezeigt. In solchen Fällen soll angenommen werden, dass die Anwendung eine Bandlückenspannungsreferenz erfordert. Wie verstanden wird, ist diese Beschreibung nicht auf irgendwelche solche bestimmten beispielhaften Anwendungen beschränkt.
Die PCB kann eine beliebige standardmäßige oder proprietäre Leiterplatte sein, wie etwa eine, die Kupfer-Pads und -Leitungen beinhaltet, die Teil einer Schaltung auf einem dielektrischen Kern bilden. Integrierte Schaltungen und andere diskrete Komponenten (z. B. Kondensatoren, Induktivitäten, Widerstände, Anzeigen, HF-Komponenten, Prozessoren, Steuerungen, digitale Logikvorrichtungen) können auf der PCB angeordnet sein, um die Schaltung zu vervollständigen. In einigen beispielhaften Fällen kann die PCB mehrere leitfähige strukturierte Schichten innerhalb einer Laminatstruktur beinhalten, mit metallisierten Vias, um Merkmale einer Schicht mit Merkmalen einer anderen Schicht zu verbinden. In einem allgemeineren Sinn kann die PCB eine beliebige Platine sein, die für die Kopplung mit dem Integrierte-Schaltung-Package mittels eines Lötprozesses geeignet ist. Die Größe und die bestimmte Konfiguration der PCB wird von einer Ausführungsform zu der nächsten in Abhängigkeit von der Anwendung variieren, wie verstanden wird.
Das Integrierte-Schaltung-Package kann ein beliebiges standardmäßiges oder proprietäres Package sein. In einigen Fällen ist das Package ein QFN-Package (QFN: Quad Flat No-lead), das Pads an seiner unteren Oberfläche beinhaltet, die mit entsprechenden Pads auf der PCB während eines Lötprozesses gebondet werden können. In anderen Fällen ist das Package ein Dual-Inline- oder Small-Outline-Package oder Package vom Pin-Grid-Typ, das Leitungen beinhaltet, die mit entsprechenden Pads oder Löchern auf der PCB während eines Lötprozesses gebondet werden können. In solchen Fällen ist der Die innerhalb des Package gebondet oder anderweitig befestigt und elektrisch mit Eingangs/Ausgangs-Pads oder -Leitungen innerhalb des Package verbunden, die im Gegenzug mit äußeren Pads oder Leitungen des Package verbunden sind, die mit der PCB gekoppelt sind. Der zusätzliche Raum innerhalb des Package kann mit Formmasse gefüllt werden, um zum Beispiel die strukturelle Robustheit der integrierten Schaltung zu verbessern.
Wie zuvor angemerkt, kann der Die mit einer beliebigen Anzahl von standardmäßigen oder proprietären Halbleitermaterialien und Prozesstechnologien implementiert werden, und mit einer beliebigen Anzahl von Schaltungen darauf, aber beinhaltet im Allgemeinen eine Bandlückenspannungsreferenzschaltung, die mit einem räumlich verteilten Transistorarray konfiguriert ist, wie hierin verschiedenartig beschrieben. In einigen Ausführungsformen ist der Die ein System-on-Chip, das dazu ausgelegt ist, einen Satz von spezifischen Funktionen durchzuführen (z. B. Signalverarbeitung), aber in anderen Ausführungsformen für eine bestimmte Funktion dediziert sein kann (wie etwa Digital-Analog-Umwandlung, Power-On-Reset, Low-Dropout-Linearregler oder Leistungsumwandlung). In solchen Fällen nutzen die durch den Die bereitgestellte(n) Funktion(en) eine interne temperaturstabile elektrische Spannungsreferenz, die durch die Bandlückenspannungsreferenzschaltung bereitgestellt wird, die mit dem verteilten Array konfiguriert ist. Der Die kann ferner andere Komponenten beinhalten, die die Funktion des Chips ermöglichen, wird verstanden wird.
Wie zuvor beschrieben, können sowohl der Die (z. B. Silizium, Germanium, Galliumarsenid oder ein oder mehrere andere Halbleitermaterialien), Package-Formmasse als auch die PCB unterschiedliche Wärmeausdehnungskoeffizienten aufweisen, die temperaturabhängige mechanische Spannung an den aktiven Komponenten mit p-n-Übergang (z. B. Silizium-BJTs) erzeugen, die eine temperaturinvariante elektrische Spannungsreferenz erzeugen sollen. Die starre Anbringung der integrierten Schaltung an PCB-Leiterbahnen erzeugt eine Grenzbedingung an dieser mechanischen Spannung. Daher resultiert eine durch Löten hervorgerufene Verschiebung der elektrischen Ausgangsspannung der Referenzschaltung aufgrund der mechanischen Spannung, die dem Die auferlegt wird, der innerhalb des Package befestigt ist, das an die PCB befestigt ist.
Wie ferner in 4a-c gesehen werden kann, ist das räumlich verteilte Array in diesen beispielhaften Fällen an zwei Orten des Die, A und B, positioniert. Somit beispielsweise unter erneuter Bezugnahme auf das verteilte Array der in 3a gezeigten beispielhaften Ausführungsform, bei der sich die M individuellen Transistoren von Q₁ alle an Ort A befinden, und die N individuellen Transistoren von Q₂ zwischen den Orten A und B aufgeteilt sind; gleichermaßen unter erneuter Bezugnahme auf das verteilte Array der in 3b gezeigten beispielhaften Ausführungsform, bei der die M individuellen Transistoren von Q₁ zwischen den Orten A und B aufgeteilt sind, und sich die N individuellen Transistoren von Q₂ alle an Ort B befinden. Es soll angenommen werden, dass diese bestimmten Beispiele von 4a-c zwei verschiedene und separat ausgebildete Arrays verwenden, wobei jedes separate Array einen Umfang oder eine Kante aufweist. Der absolute Zwischenraum zwischen den zwei Arrays bei den Orten A bzw. B wird als D_A-B bezeichnet, und ist in diesen beispielhaften Fällen von Kante zu Kante. Wie zuvor angemerkt, ist dieser Abstand D_A-B mehr als der De-Minimis- oder anderweitig relativ kleine Zwischenraum zwischen individuellen Transistoren, aus denen ein nicht verteiltes Array besteht.
Es ist anzumerken, dass die unterschiedlich verspannten Arrayabschnitte gemäß einigen Ausführungsformen entlang einer horizontalen Linie liegen, die durch den Mittelpunkt des Die läuft (4a), oder einer vertikalen Linie, die durch den Mittelpunkt des Die läuft (4b), wobei der Ort B im Allgemeinen der Mittelpunkt des Die ist und der Ort A in der Nähe einer Kante des Die liegt. Dies liegt daran, dass in einigen solchen Ausführungsformen die mechanische Spannung, die dem Die durch den Lötprozess auferlegt wird, am Mittelpunkt des Die am größten ist und mit radialem Abstand vom Mittelpunkt abnimmt, und somit in der Nähe der Kante des Die am niedrigsten ist, um ein relativ symmetrisches mechanisches Spannungsprofil bereitzustellen. In solchen Fällen unterscheidet sich der Abstand jedes Arrays von dem Die-Mittelpunkt, wodurch unterschiedliche mechanische Spannungen auf die Arrays ausgeübt werden. Die auf einen gegebenen Die ausgeübte mechanische Spannung kann jedoch variieren, wie verstanden wird, und ist möglicherweise nicht in allen Fällen am Mittelpunkt des Die am größten und in der Nähe der Kante des Die am niedrigsten. Beispielsweise können in einer solchen Ausführungsformen die Arrayabschnitte beispielsweise entlang einer Diagonalen Linie liegen, die durch zwei nicht zentrale Gebiete des Die läuft (4c), wobei der Ort B lateral vom Mittelpunkt versetzt ist, um die linke Seite des B zu bevorzugen, und der Ort sich in der Nähe zu der oberen rechten Ecke des Die befindet. Zu diesem Zweck muss sich das Array nicht notwendigerweise entlang einer imaginären horizontalen oder vertikalen Linie befinden, die durch den Mittelpunkt des Die läuft; stattdessen könnten sie sich entlang einer imaginären diagonalen Linie befinden, die durch einen oberen Abschnitt des Die, oder einem unteren Abschnitt des Die, oder einem linken Abschnitt des Die, oder einem rechten Abschnitt des Die, oder so weiter, läuft, in Abhängigkeit von dem mechanischen Spannungsmodell des gegebenen Die.
Der Abstand D_A-B ist ein nicht trivialer Abstand, relativ zu dem De-Minimis-Abstand zwischen individuellen Transistoren eines nicht verteilten Arrays. Beispielsweise liegt der Abstand D_A-B im Bereich von 1,5 % bis 65 % der Hauptdimension des Die, die in die gleiche Richtung wie der Zwischenraum läuft, gemäß einigen Ausführungsformen. Ausführlicher gesagt, und wie ferner in 4a-c gesehen werden kann, weist der Die eine Hauptdimension D₁ entlang der x-Achse und eine andere Hauptdimension D₂ entlang der y-Achse auf. Somit läuft zum Beispiel in 4a und 4c der beispielhafte Zwischenraum allgemein in die x-Achsenrichtung, und der Abstand D_A-B beträgt 1,5 % bis 65 % von D₁. Auf ähnliche Weise läuft in 4b der beispielhafte Zwischenraum in die y-Achsenrichtung, und der Abstand D_A-B beträgt 1,5 % bis 65 % von D₂. In einigen solchen Ausführungsformen liegt der Abstand D_A-B im Bereich von 3 % bis 50 % der relevanten Hauptdimension (D₁ oder D₂), oder 5 % bis 45 %, oder 10 % bis 50 %, oder 20 % bis 40 %. Es ist anzumerken, dass diese beispielhaften Abstände nicht lediglich eine Frage der Designwahl sind. Stattdessen nehmen diese beispielhaften Abstände an, dass die mechanische Spannung im Mittelgebiet des Die am größten ist. In solchen Fällen ist anzumerken, dass die Orte A und B, die von der Mitte des Die äquidistant sind, wahrscheinlich keinen Aufhebungsvorteil erbringen werden (da die mechanische Spannung im Wesentlichen an beiden Orten die gleiche sein wird), wie verstanden wird; stattdessen wird in solchen Situationen eine Differenz im Abstand jedes Arrays von der Die-Mitte unterschiedlich verspannte Orte und einen Aufhebungsvorteil erbringen. Das heißt, und wie ferner verstanden wird, die hierin bereitgestellten Techniken können auch in Fällen verwendet werden, bei denen die mechanische Spannung in einem Nicht-Mittelgebiet des Die am größten ist, indem einige Transistoren des Arrays am Gebiet mit hoher mechanischer Spannung des Die gebildet werden und andere Transistoren des Arrays an einem Gebiet mit relativ niedriger mechanischer Spannung des Die gebildet werden.
Somit angesichts beispielsweise eines quadratischen Die, bei dem beide Hauptdimensionen D₁ und D₂ 5000 µm betragen. In einigen solchen Ausführungsformen liegt der Abstand D_A-B im Bereich von 75 µm bis 2500 um, wie etwa 100 µm bis 2250 µm (z. B. 200 µm, oder 500 µm, 750 µm, 1000 µm, 1600 µm oder 2000 µm vom zentralen Ort zum Kantenort). Wie leicht verstanden wird, können die Form und die Hauptdimensionen eines gegebenen Die stark variieren, und diese beispielhafte Ausführungsform beschränkt diese Beschreibung nicht auf spezifische Formen oder Geometrie ein. Wie ferner verstanden wird, kann die Nähe zu einer Kante, wie hierin verwendet, in Abhängigkeit von den Hauptdimensionen des Die variieren. Beispielsweise für einen Die, der eine Hauptdimension von 5000 µm aufweist, bedeutet in der Nähe der Kante dieses Die zum Beispiel ein Ort, der sich innerhalb 500 µm der Kante befindet, oder 10 % oder weniger dieser Hauptdimension von der Kante, wie etwa ein Ort, der sich 50 µm bis 250 µm von der Kante des Die befindet. Ferner ist anzumerken, dass die Prozesseinschränkungen die Nähe zu der Kante beschränken werden, wie verstanden wird. Gleichermaßen können Begriffe wie etwa Mittelgebiet oder zentraler Ort, wie hierin verwendet, in Abhängigkeit von den Hauptdimensionen des Die variieren. Beispielsweise für einen Die, der eine Hauptdimension von 5000 µm aufweist, bedeutet im Mittelgebiet dieses Die zum Beispiel ein Ort, der 10 % oder weniger dieser Hauptdimension innerhalb vom Mittelpunkt dieses Die liegt, wie etwa ein Ort, der sich innerhalb von 250 µm vom Mittelpunkt des Die befindet. Wie ferner verstanden wird, ist der Mittelpunkt des Die die geometrische Mitte dieses Die (z. B. geometrische Mitte eines rechteckigen Die).
Ferner soll sich daran erinnert werden, dass der Zwischenraum zwischen den zwei unterschiedlich verspannten Arrayabschnitten auf eine Anzahl von Weisen betrachtet werden kann. Beispielsweise kann der Zwischenraum zwischen den zwei Arrayabschnitten im absoluten Sinn als der Kante-zu-Kante-Abstand D_A-B angesehen werden kann, wie in 4a-c dargestellt. In Fällen, bei denen die mechanische Spannung, die dem Die durch den Lötprozess auferlegt wird, im Mittelgebiet des Die am größten ist und mit radialem Abstand vom Mittelgebiet abnimmt, kann der Zwischenraum zwischen den Arrayabschnitten im relativen Sinn als der Abstand jedes Arrayabschnitts vom Die-Mittelgebiet angesehen werden, wie mit dem Beispiel von 10b. Gleichermaßen in Fällen, bei denen die mechanische Spannung, die dem Die durch den Lötprozess auferlegt wird, in einem außermittigen Gebiet des Die am größten ist und mit radialem Abstand vom außermittigen Gebiet abnimmt, kann der Zwischenraum zwischen den Arrayabschnitten im relativen Sinn als der Abstand jedes Arrayabschnitts von diesem außermittigen Gebiet angesehen werden. Wie mit Bezug auf 2c-g beschrieben, kann der Abstand zwischen den Arrayabschnitten hinsichtlich des Abstands zwischen dem Zentroid der aktiven Vorrichtungen (Q₁ und Q₂) angesehen werden, die im Array ausgebildet sind. In solchen Fällen wird auf jeden der zwei Arrayabschnitte eine andere mechanische Spannung ausgeübt.
5 veranschaulicht weitere Einzelheiten der Abhängigkeit einer durch Löten hervorgerufenen elektrischen Spannungsverschiebung an Positionen eines räumlich verteilten Transistorarrays verschiedener beispielhafter Bandlückenspannungsreferenzschaltungen, die jeweils gemäß einer Ausführungsform konfiguriert sind, relativ zu Bandlückenspannungsreferenzschaltungen, die nicht verteilte Transistorarrays aufweisen. Die für die fünf dargestellten Beispiele verwendeten Transistoren sind n-Typ-BJTs, aber andere vergleichbare Vorrichtungen mit p-n-Übergang, die auf ähnliche Weise positioniert sind, die sich auf ähnliche Weise verhalten würden, können auch verwendet werden, wie verstanden wird. Ferner ist anzumerken, dass die Orte A und B beispielsweise jene sein können, die in 2c-g oder 4a-c oder 10b dargestellt sind, wobei Ort B einen höheren Grad an mechanischer Spannung als Ort A erfährt. Ferner unter der Annahme, dass die Konfiguration der Bandlückenspannungsreferenzschaltung von 3a für die in 5 dargestellten Simulationen verwendet wird, und dass M=2 und N=16, obwohl eine solche spezifische Konfiguration einfach ein Beispiel ist.
Wie aus den zwei unteren Diagrammen von 5 gesehen werden kann, sind die beispielhaften Arraykonfigurationen 1 und 2 (Bsp. 1 und Bsp. 2) nicht verteilt, wobei sich alle der Transistoren der beispielhaften Arraykonfiguration 1 am Ort B im Mittelgebiet des Die befinden, und sich alle der Transistoren der beispielhaften Arraykonfiguration 2 am Ort A in der Nähe der Kante des Die befinden. Diesen beiden jeweiligen Diagrammen von links nach rechts folgend, kann gesehen werden, dass diese nicht verteilten Arraykonfigurationen beide eine Lötverschiebung nach oben von etwa 1 Millivolt über den Temperaturbereich von -40°C bis 140°C aufweisen. Eine solche Verschiebung kann für einige Anwendungen unakzeptabel sein, und somit kann die Minderung derselben vorteilhaft sein.
Wie mit Bezug auf die beispielhafte Arraykonfiguration 3 (Bsp. 3) von 5 gesehen werden kann, befinden sich alle der M Transistoren von Q₁ zusammen mit einem der N Transistoren von Q₂ am Ort A in der Nähe der Kante des Die, und der Rest der N Transistoren von Q₂ befindet sich am Ort B im Mittelgebiet des Die. Wie durch das entsprechende Diagramm gesehen werden kann, weist eine solche verteilte Arraykonfiguration eine Verbesserung (Minderung) von etwa 25 % bis 30 % relativ zu der Lötverschiebung, die den nicht verteilten Konfigurationen zuschreibbar ist, über den gleichen Temperaturbereich auf. Somit wird zumindest ein Grad an Minderung des elektrischen Spannungsausgangs durch die Verteilung von Transistoren des Arrays bereitgestellt, was vorteilhaft ist.
Wie mit Bezug auf die beispielhafte Arraykonfiguration 4 (Bsp. 4) von 5 gesehen werden kann, befinden sich alle der M Transistoren von Q₁ zusammen mit vier der N Transistoren von Q₂ am Ort A in der Nähe der Kante des Die, und der Rest der N Transistoren von Q₂ befindet sich am Ort B im Mittelgebiet des Die. Wie durch das entsprechende Diagramm gesehen werden kann, hebt eine solche verteilte Arraykonfiguration effektiv die Lötverschiebung, die den nicht verteilten Konfigurationen zuschreibbar ist, über den gleichen Temperaturbereich auf, gleicht diese aus oder im Wesentlichen reduziert diese. Somit wird relativ zu der beispielhaften Arraykonfiguration 2 (Bsp. 2), und gemäß einer spezifischen Ausführungsformen von 3a, bei der M=2 und N=16, durch das Bewegen von 12 der 16 Transistoren von Q₂ in die Mittelposition des Die die absolute Verschiebung aufgehoben oder anderweitig reduziert. Es ist anzumerken, dass in anderen Ausführungsformen der Minderungseffekt durch das Bewegen einer anderen Anzahl der 16 Transistoren von Q₂ in die Mittelposition erreicht werden kann, wie etwa durch das Bewegen von 4. Ferner ist anzumerken, dass in einigen solchen Ausführungsformen bei zunehmendem Abstand zwischen den zwei Orten A und B eine geringere Anzahl der N Transistoren bewegt werden muss, um den gleichen Aufhebungseffekt zu erreichen. Zu diesem Zweck gibt es ein Kontinuum von diskreten Möglichkeiten mit der Wahl von X (Anzahl von zu bewegenden Transistoren) und Abstand zwischen Orten, und der Minderungseffekt, der durch das Bewegen von Transistoren des Arrays von einem Ort zu einem anderen bewirkt wird, kann dementsprechend für eine gegebene Anwendung abgestimmt werden.
Wie mit Bezug auf die beispielhafte Arraykonfiguration 5 (Bsp. 5) von 5 gesehen werden kann, befinden sich alle der M Transistoren von Q₁ am Ort A in der Nähe der Kante des Die, und alle N Transistoren von Q₂ befinden sich am Ort B im Mittelgebiet des Die. Wie durch das entsprechende Diagramm gesehen werden kann, weist eine solche verteilte Arraykonfiguration eine Lötverschiebung nach unten von etwa 3 Millivolt über den gleichen Temperaturbereich auf. Diese beispielhafte Konfiguration zeigt, dass ein breiter Kompensationsbereich durch die Feinabstimmung der Anzahl von Transistoren an jedem Ort des verteilten Arrays bereitgestellt werden kann.
6a-c veranschaulichen jeweils eine andere beispielhafte Bandlückenspannungsreferenzschaltung, die mit einem räumlich verteilten Transistorarray konfiguriert ist, um die Verschiebung der Basis-Emitter-Spannung über die Temperatur aufgrund mechanischer Spannung, die durch den Lötprozess hervorgerufen wird, zu mindern, gemäß einer Ausführungsform. Wie gesehen werden kann, ist in 6a eine Brokaw-Topologie bereitgestellt, ist in 6b eine Widlar-Topologie bereitgestellt, und ist in 6c eine Switched-Capacitor-Topologie bereitgestellt. In solchen Fällen ist anzumerken, dass die hierin bereitgestellten Techniken für verteilte Arrays leicht bei den Transistoren Q₁ und Q₂ angewendet werden kann, wie verstanden wird. Beispielsweise in der Brokaw-Topologie von 6a können die Transistoren Q₁ und Q₂ mit unterschiedlichen Stromdichten betrieben werden (Q₂ hat eine niedrigere V_BE), um eine elektrische Spannung zu erzeugen, die proportional zu der absoluten Temperatur (PTAT) über den Widerstand R₂ ist, die zu der elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) V_BE von Q₁ addiert werden kann, wodurch sich eine temperaturunempfindliche elektrische Ausgangsspannung V_ref bei ungefähr der Bandlückenenergie des zum Herstellen der Transistoren verwendeten Halbleitermaterials ergibt. Gleichermaßen können in der Widlar-Topologie von 6b die Transistoren Q₁ und Q₂ mit unterschiedlichen Stromdichten betrieben werden (Q₂ hat eine niedrigere V_BE), um eine elektrische Spannung zu erzeugen, die proportional zu der absoluten Temperatur (PTAT) über den Widerstand R₃ ist. Die verstärkte Version dieser elektrischen PTAT-Spannung fällt über den R₁ ab und wird zu der elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) V_BE von Q₃ addiert, wodurch sich eine temperaturunempfindliche elektrische Ausgangsspannung V_ref bei ungefähr der Bandlückenenergie des zum Herstellen der Transistoren verwendeten Halbleitermaterials ergibt. Die Switched-Capacitor-Topologie von 6c zeigt einen beispielhaften Fall, bei dem das PTAT-ΔV_BE-Element kapazitiv (über Kondensatoren C₁ und C₂) mit Verstärkung mit dem Summierungs-Op-Amp gekoppelt ist, anstelle resistiv, wie die beispielhaften Brokaw- und Widlar-Topologien. In jedem Fall können die Transistoren Q₁ und Q₂ auf ähnliche Weise mit unterschiedlichem Strom in Verbindung mit einer Schaltaktion betrieben werden, um die elektrischen PTAT- und CTAT-Spannungen zu erzeugen, wodurch sich eine temperaturunempfindliche elektrische Ausgangsspannung V_ref bei ungefähr der Bandlückenenergie des zum Herstellen der Transistoren verwendeten Halbleitermaterials ergibt. Es ist anzumerken, dass in jeglichen solchen Fällen zusätzliche Komponenten verwendet werden können, wie etwa eine Pufferschaltungsanordnung (z. B. Puffer mit Einheitsverstärkung), um zum Beispiel das PTAT-Element anzutreiben, oder um den Ausgang der Bandlückenspannungsreferenzschaltung anzutreiben. Zahlreiche solche Varianten werden erkennbar sein.
7 veranschaulicht die Abhängigkeit der durch Löten hervorgerufenen elektrischen Spannungsverschiebung von der Dicke einer Leiterplatte von Bandlückenspannungsreferenzschaltungen. Wie gesehen werden kann, sind zwei Diagramme gezeigt, wobei das obere die durch Löten hervorgerufene Verschiebung in der elektrischen Ausgangsspannung für eine Bandlückenspannungsreferenzschaltung zeigt, die auf eine erste PCB mit einer ersten Dicke (62 mil) gelötet wird, und das untere die durch Löten hervorgerufene Verschiebung in der elektrischen Ausgangsspannung für eine Bandlückenspannungsreferenzschaltung zeigt, die auf eine zweite PCB mit einer zweiten Dicke (90 mil) gelötet wird. Wenn alles andere gleich ist, ist anzumerken, dass je dicker die PCB ist, desto größer der Betrag an durch Löten hervorgerufener Verschiebung in der elektrischen Ausgangsspannung für eine Bandlückenspannungsreferenzschaltung ist. Somit kann ein solches Detail berücksichtigt werden, wenn ein spezifisches System konzipiert und modelliert wird.
8 veranschaulicht, dass sowohl NPN- als auch PNP-Transistoren gleichermaßen gegenüber einer durch Löten hervorgerufenen elektrischen Spannungsverschiebung anfällig sind, wenn im Transistorarray von Bandlückenspannungsreferenzschaltungen verwendet. Während somit verschiedene hierin bereitgestellte beispielhafte Schaltungen mit NPN-Transistoren implementiert werden, ist es ersichtlich, dass solche Beispiele auch leicht mit PNP-Transistoren implementiert werden können, und ein ähnlicher Nutzen weiterhin erreicht werden kann. Zu diesem Zweck gilt diese Beschreibung gleichermaßen bei sowohl NPN- als auch PNP-Transistoren.
9a-c veranschaulichen die mechanische Spannung an einem Die eines Integrierte-Schaltung-Package, die durch den Lötprozess hervorgerufen wird. Wie in 9a gesehen werden kann, ist eine integrierte Schaltung bereitgestellt, die ein Package beinhaltet, das einen Die enthält. Es ist anzumerken, dass 9a ein Viertel der vollen Größe des gegebenen Die darstellt (der obere rechte Quadrant bezüglich der Draufsicht). 9b-c sind Simulationen, die mechanische Spannung im Die vor dem Lötprozess bzw. nach dem Lötprozess zeigen. Während die absoluten Werte der Spannung (Megapascal, Mpa) von einer Ausführungsform zu der nächsten variieren werden, ist anzumerken, dass sich eine wesentliche Zunahme in der mechanischen Die-Spannung nach dem Löten manifestieren kann, insbesondere im Mittelgebiet des Die, das in einigen Simulationen eine mechanische Spannungszunahme im Bereich von 50 bis 100 MPa erfährt. Beispielsweise in der beispielhaften gezeigten Simulation ist die mechanische Spannung nach dem Löten in der Mitte des Die etwa 60 MPa höher als vor dem Lötprozess.
10a-b veranschaulichen kollektiv, wie die durch Löten hervorgerufene mechanische Spannung an einem Die positionsabhängig ist und somit in dem Bereich dieses Die variiert. Wie in 10a gesehen werden kann, weist die mechanische Package-Spannung eine Temperaturabhängigkeit sowie eine Positionsabhängigkeit auf. Insbesondere tendiert die mechanische Spannung dazu, sich bei Zunahme des Abstandes von der Mitte des Die zu verringern, gemäß dieser beispielhaften Ausführungsform. Es ist anzumerken, dass die mechanische Spannung als eine mechanische von-Mises-Spannung in Megapascal, MPa, gemessen wird, was ein theoretisches Maß der Spannung ist (dasselbe gilt für die in 9a-c gezeigte Simulation). Ist anzumerken, dass der Abstand hinsichtlich des absoluten mm-Abstands von der Mitte des Die angegeben wird. Somit würden symmetrische Diagramme für den Abstand von der Die-Mitte in die entgegengesetzte Richtung (zu den anderen gegenüberliegenden Kanten des Die) resultieren. Durch das Nutzen der Positionsabhängigkeit der mechanischen Package-Spannung liefert diese Beschreibung eine Technik zum Reduzieren der Temperaturkoeffizientenverschiebung von V_BE. Somit kann gesehen werden, dass der Betrag der Temperaturkoeffizientenverschiebung von V_ref nach dem Löten durch die V_BE-Verschiebung von dem Abstand jedes Arrayabschnitts, aus dem das Gesamtarray besteht, vom Die-Mittelpunkt abhängt. Insbesondere kann durch das Positionieren von Transistoren des Arrays an unterschiedlich verspannten Die-Orten relativ zu dem Die-Mittelpunkt die absolute Verschiebung durch die relative Verschiebung ausgeglichen werden.
Zu diesem Zweck, und mit Bezug auf die Draufsicht von 10b, ist ferner anzumerken, dass die Verwendung der hierin bereitgestellten Techniken beispielsweise durch eine Draufsicht des Die erkannt werden kann, die zwei verschiedene Transistorarrays (oder Teilarrays) zeigt, die voneinander beabstandet sind, wobei ein Abstand D zwischen den zwei Teilarrays vorhanden ist, aus denen das Gesamtarray besteht, und der Abstand D größer als der Zwischenraum zwischen zwei benachbarten individuellen Transistoren eines beliebigen Arrays ist. In diesem bestimmten beispielhaften Fall liegt das Array A einen Abstand D₁ vom Die-Mittelpunkt und das Array B liegt einen Abstand D₂ vom Die-Mittelpunkt. Es ist anzumerken, dass die Abstände bezüglich der geometrischen Mitte der jeweiligen Arrayabschnitte angegeben werden, aber in einigen Beispielen bezüglich anderen Punkten gemäß anderen Ausführungsformen angegeben werden können (wie etwa Abstand zu der Kante eines Arrayabschnitts). In jedem Fall wird angesichts eines Spannungsprofils, das um den Die-Mittelpunkt herum radial symmetrisch ist, das Array A weniger mechanische Spannung als das Array B erfahren. Dieses mechanische Spannungsdelta zwischen den Orten A und B ist in 10a gezeigt und beträgt etwa 17 MPa, wobei der Ort A etwa 0,78 mm von der Die-Mitte liegt und der Ort B etwa 0,22 mm von der Die-Mitte liegt.
11a-e veranschaulichen jeweils ein beispielhaftes elektronisches System, das eine Bandlückenspannungsreferenzschaltung einsetzt, die mit einem räumlich verteilten Transistorarray konfiguriert ist, gemäß einer Ausführungsform. Es ist anzumerken, dass die spezifischen Implementierungseinzelheiten der beispielhaften Schaltungen nicht besonders relevant sind, außer der Tatsache, dass sie eine Bandlückenspannungsreferenzschaltung verwenden. 11a zeigt eine beispielhafte DC-DC-Wandlerschaltung, die eine Bandlückenspannungsreferenzschaltung 1100 verwendet, um eine V_ref bereitzustellen. 11b zeigt eine beispielhafte Low-Dropout-Linearregler(LDO)-Schaltung, die eine Bandlückenspannungsreferenzschaltung 1100 verwendet, um eine V_ref bereitzustellen. 11c zeigt eine beispielhafte Power-on-Reset(POR)-Schaltung, die eine Bandlückenspannungsreferenzschaltung 1100 verwendet, um eine V_ref bereitzustellen. 11d zeigt eine beispielhafte Digital-Analog-Wandler(DAC)-Schaltung, die eine Bandlückenspannungsreferenzschaltung 1100 verwendet, um eine V_ref bereitzustellen. 11e zeigt eine beispielhafte Analog-Digital-Wandler(ADC)-Schaltung, die eine Bandlückenspannungsreferenzschaltung 1100 verwendet, um eine V_ref bereitzustellen. In jeglichen dieser beispielhaften elektronischen Systeme kann die Bandlückenspannungsreferenzschaltung 1100 zum Beispiel ein beliebiges der hierin verschiedenartig bereitgestellten Beispiele sein, wie verstanden wird.
Weitere beispielhafte Ausführungsformen
Beispiel 1 ist eine integrierte Schaltung, die Folgendes umfasst: ein Package; und einen Die, der im Package befestigt ist und eine Bandlückenspannungsreferenzschaltung beinhaltet, wobei der Die gegenüberliegende Kanten aufweist, die teilweise einen Außenumfang des Die definieren, wobei die gegenüberliegenden Kanten durch einen Abstand D1 getrennt sind. Die Bandlückenspannungsreferenzschaltung beinhaltet Folgendes: einen ersten Transistor an einem ersten Ort des Die, der mit einer ersten Basis-Emitter-Spannung arbeiten soll; einen zweiten Transistor an einem zweiten Ort des Die, der mit einer zweiten Basis-Emitter-Spannung arbeiten soll, wobei der zweite Ort vom ersten Ort durch einen Abstand D2 getrennt ist; und einen Widerstandswert oder eine Kapazität, der/die operativ mit dem ersten und dem zweiten Transistor gekoppelt ist, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über den Widerstandswert oder die Kapazität abfällt. Der Abstand D2 beträgt mindestens 1,5 % des Abstands D1.
Beispiel 2 beinhaltet die integrierte Schaltung des Beispiels 1, wobei der Abstand D2 im Bereich von 3 % bis 55 % des Abstands D1 liegt.
Beispiel 3 beinhaltet die integrierte Schaltung des Beispiels 1 oder 2, wobei der Abstand D2 im Bereich von 5 % bis 45 % des Abstands D1 liegt.
Beispiel 4 beinhaltet die integrierte Schaltung eines der Beispiele 1 bis 3, wobei der Die rechteckig ist und einen Mittelpunkt aufweist, und wobei der erste Ort innerhalb 10 % des Abstands D1 zum Mittelpunkt des Die liegt und der zweite Ort innerhalb 10 % des Abstands D1 zu einer der gegenüberliegenden Kanten des Die liegt.
Beispiel 5 beinhaltet die integrierte Schaltung eines der Beispiele 1 bis 4, wobei der Die rechteckig ist und einen Mittelpunkt aufweist, und wobei eine mechanische Oberflächenspannung des Die in der Nähe des Mittelpunktes größer ist als eine mechanische Oberflächenspannung des Die in der Nähe von jeder der gegenüberliegenden Kanten. Der erste Transistor ist in einem ersten Transistorarray am ersten Ort enthalten, und der zweite Transistor ist in einem zweiten Transistorarray am zweiten Ort enthalten. Der erste Ort ist mit einer ersten mechanischen Oberflächenspannung assoziiert, und der zweite Ort ist mit einer zweiten mechanischen Oberflächenspannung assoziiert, und wobei der erste Ort näher am Mittelpunkt liegt als der zweite Ort, sodass die erste mechanische Oberflächenspannung größer als die zweite mechanische Oberflächenspannung ist.
Beispiel 6 beinhaltet die integrierte Schaltung eines der Beispiele 1 bis 5, wobei es sich bei dem zweiten Transistor um eine Vielzahl von individuellen Transistoren handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und mindestens einer der individuellen Transistoren in einem Array am ersten Ort enthalten ist, wobei das Array ferner den ersten Transistor beinhaltet.
Beispiel 7 beinhaltet die integrierte Schaltung eines der Beispiele 1 bis 6, und beinhaltet ferner eine Summierschaltung, die dazu ausgelegt ist, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
Beispiel 8 ist ein Elektroniksystem, das Folgendes umfasst: eine Leiterplatte; und die integrierte Schaltung eines der Beispiele 1 bis 7, die an die Leiterplatte gelötet ist.
Beispiel 9 ist ein Digital-Analog-Wandler, der die integrierte Schaltung eines der Beispiele 1 bis 7 oder das Elektroniksystem des Beispiels 8 umfasst.
Beispiel 10 ist eine integrierte Schaltung, die Folgendes umfasst: ein Package; und einen Die, der im Package befestigt ist und eine Bandlückenspannungsreferenzschaltung beinhaltet, wobei die Bandlückenspannungsreferenzschaltung dazu ausgelegt ist, eine elektrische PTAT-Spannung (proportional zur absoluten Temperatur) zu einer elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) zu addieren. Die Bandlückenspannungsreferenzschaltung beinhaltet Folgendes: ein Array einschließlich eines ersten Bipolartransistors (BJT) und eines zweiten BJT, wobei der erste BJT mit einer ersten Basis-Emitter-Spannung arbeiten soll, und der zweite BJT mit einer zweiten Basis-Emitter-Spannung arbeiten soll, wobei das Zentroid des Arrays, das Zentroid des ersten BJT und das Zentroid des zweiten BJT voneinander beabstandet sind; ein PTAT-Element, das operativ mit dem ersten und dem zweiten BJT gekoppelt ist, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über das PTAT-Element abfällt; und eine Summierschaltung, die dazu ausgelegt ist, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
Beispiel 11 beinhaltet die integrierte Schaltung des Beispiels 10, wobei das Array Folgendes beinhaltet: einen oder mehrere individuelle BJTs, die mit der ersten Basis-Emitter-Spannung arbeiten, um den ersten BJT bereitzustellen; einen oder mehrere individuelle BJTs, die mit der zweiten Basis-Emitter-Spannung arbeiten, um den zweiten BJT bereitzustellen; und einen oder mehrere individuelle BJTs, die nicht verbunden sind, sodass sie eine oder mehrere Dummy-Vorrichtungen bereitstellen; wobei der eine oder die mehreren individuellen BJTs des ersten BJT von dem einen oder den mehreren individuellen BJTs des zweiten BJT um die eine oder die mehreren Dummy-Vorrichtungen beabstandet sind.
Beispiel 12 beinhaltet die integrierte Schaltung des Beispiels 10 oder 11, wobei: das Array ein erstes und ein zweites Array beinhaltet, die voneinander um einen Abstand beabstandet sind, wobei der erste BJT einen oder mehrere individuelle BJTs vom ersten Array und/oder vom zweiten Array beinhaltet, und der zweite BJT einen oder mehrere individuelle BJTs vom ersten Array und/oder vom zweiten Array beinhaltet, wobei der Abstand zwischen dem ersten und dem zweiten Array größer oder gleich der lateralen Breite eines individuellen BJT des Arrays ist; oder das Array ein erstes und ein zweites Teilarray beinhaltet, die voneinander um einen Abstand beabstandet sind, und wobei der erste BJT einen oder mehrere individuelle BJTs vom ersten Teilarray und/oder vom zweiten Teilarray beinhaltet, und der zweite BJT einen oder mehrere individuelle BJTs vom ersten Teilarray und/oder vom zweiten Teilarray beinhaltet, wobei der Abstand zwischen dem ersten und dem zweiten Teilarray größer oder gleich der lateralen Breite eines individuellen BJT des Arrays ist.
Beispiel 13 beinhaltet die integrierte Schaltung eines der Beispiele 10 bis 12, wobei sich der erste BJT an einem ersten Ort des Die befindet und sich der zweite BJT an einem zweiten Ort des Die befindet, wobei der zweite Ort vom ersten Ort durch einen Abstand getrennt ist, und wobei es sich bei dem zweiten BJT um eine Vielzahl von individuellen BJTs handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und sich mindestens einer der individuellen BJTs am ersten Ort befindet.
Beispiel 14 beinhaltet die integrierte Schaltung eines der Beispiele 10 bis 13, wobei der erste und der zweite BJT jeweils einen oder mehrere diodenverbundene BJTs umfassen, und das PTAT-Element einen oder mehrere Widerstände oder einen oder mehrere Kondensatoren umfasst.
Beispiel 15 ist ein Elektroniksystem, das Folgendes umfasst: eine Leiterplatte; und die integrierte Schaltung eines der Beispiele 10 bis 14, die an die Leiterplatte gelötet ist, wobei die integrierte Schaltung einen Analog-Digital-Wandler und/oder einen Digital-Analog-Wandler umfasst.
Beispiel 16 ist eine integrierte Schaltung, die Folgendes umfasst: ein Package; und einen Die, der im Package befestigt ist und eine Bandlückenspannungsreferenzschaltung beinhaltet, wobei der Die einen Mittelpunkt und ein mechanisches Spannungsprofil aufweist, sodass die mechanische Oberflächenspannung des Die mit zunehmendem Abstand vom Mittelpunkt abnimmt, wobei die Bandlückenspannungsreferenzschaltung dazu ausgelegt ist, eine elektrische PTAT-Spannung (proportional zur absoluten Temperatur) zu einer elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) zu addieren. Die Bandlückenspannungsreferenzschaltung beinhaltet Folgendes: einen ersten Bipolartransistor an einem ersten Ort des Die, der mit einer ersten Basis-Emitter-Spannung arbeiten soll, wobei der erste Ort bei einem ersten Abstand vom Mittelpunkt des Die liegt und mit einem ersten mechanischen Spannungswert assoziiert ist; einen zweiten Bipolartransistor an einem zweiten Ort des Die, der mit einer zweiten Basis-Emitter-Spannung arbeiten soll, wobei der zweite Ort bei einem zweiten Abstand vom Mittelpunkt des Die liegt und mit einem zweiten mechanischen Spannungswert assoziiert ist, wobei sich der zweite Abstand vom ersten Abstand unterscheidet, und sich der zweite mechanische Spannungswert vom ersten mechanischen Spannungswert unterscheidet; einen Widerstandswert oder eine Kapazität, der/die operativ mit dem ersten und dem zweiten Bipolartransistor gekoppelt ist, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über den Widerstandswert oder die Kapazität abfällt; und eine Summierschaltung, die dazu ausgelegt ist, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
Beispiel 17 beinhaltet die integrierte Schaltung des Beispiels 16, wobei es sich bei dem Widerstandswert oder der Kapazität um einen Widerstand handelt.
Beispiel 18 beinhaltet die integrierte Schaltung des Beispiels 16 oder 17, wobei es sich bei dem zweiten Bipolartransistor um eine Vielzahl von individuellen Bipolartransistoren handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und mindestens einer der individuellen Bipolartransistoren in einem Array am ersten Ort enthalten ist, wobei das Array ferner den ersten Bipolartransistor beinhaltet.
Beispiel 19 beinhaltet die integrierte Schaltung eines der Beispiele 16 bis 18, wobei es sich bei dem ersten Bipolartransistor um M individuelle Bipolartransistoren handelt, die parallel verbunden sind und mit der ersten Basis-Emitter-Spannung arbeiten, und es sich bei dem zweiten Bipolartransistor um N individuelle Bipolartransistoren handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und sich mindestens einer der N individuelle Bipolartransistoren am ersten Ort befindet.
Beispiel 20 beinhaltet die integrierte Schaltung des Beispiels 19, wobei: M gleich 2 ist und N gleich 16 ist; der zweite Ort einen Mittelpunkt des Die beinhaltet; und der zweite mechanische Spannungswert größer als der erste mechanische Spannungswert ist.
Die vorstehende Beschreibung von Beispielen der Beschreibung wurde für den Zweck der Veranschaulichung und Beschreibung dargelegt. Sie ist vollständig und beschränkt die Beschreibung nicht auf die präzisen beschriebenen Formen ein. Viele Modifikationen und Variationen sind hinsichtlich dieser Beschreibung möglich. Der Schutzumfang der Beschreibung wird nicht durch diese ausführliche Beschreibung, sondern stattdessen durch die daran angehängten Ansprüche beschränkt.

Claims

Integrierte Schaltung, umfassend: ein Package; und einen Die, der im Package befestigt ist und eine Bandlückenspannungsreferenzschaltung beinhaltet, wobei der Die gegenüberliegende Kanten aufweist, die teilweise einen Außenumfang des Die definieren, wobei die gegenüberliegenden Kanten durch einen Abstand Di getrennt sind, wobei die Bandlückenspannungsreferenzschaltung Folgendes beinhaltet: einen ersten Transistor an einem ersten Ort des Die, der mit einer ersten Basis-Emitter-Spannung arbeiten soll, einen zweiten Transistor an einem zweiten Ort des Die, der mit einer zweiten Basis-Emitter-Spannung arbeiten soll, wobei der zweite Ort vom ersten Ort durch einen Abstand D₂ getrennt ist, und einen Widerstandswert oder eine Kapazität, der/die operativ mit dem ersten und dem zweiten Transistor gekoppelt ist, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über den Widerstandswert oder die Kapazität abfällt; wobei der Abstand D₂ mindestens 1,5 % des Abstands Di beträgt.
Integrierte Schaltung nach Anspruch 1, wobei der Abstand D₂ im Bereich von 3 % bis 55 % des Abstands D₁ liegt.
Integrierte Schaltung nach Anspruch 1, wobei der Abstand D₂ im Bereich von 5 % bis 45 % des Abstands D₁ liegt.
Integrierte Schaltung nach Anspruch 1, wobei der Die rechteckig ist und einen Mittelpunkt aufweist, und wobei der erste Ort innerhalb 10 % des Abstands D₁ zum Mittelpunkt des Die liegt und der zweite Ort innerhalb 10 % des Abstands D₁ zu einer der gegenüberliegenden Kanten des Die liegt.
Integrierte Schaltung nach Anspruch 1, wobei der Die rechteckig ist und einen Mittelpunkt aufweist, und wobei die mechanische Oberflächenspannung des Die in der Nähe des Mittelpunktes größer als die mechanische Oberflächenspannung des Die in der Nähe von jeder der gegenüberliegenden Kanten ist, und wobei der erste Transistor in einem ersten Transistorarray am ersten Ort enthalten ist und der zweite Transistor in einem zweiten Transistorarray am zweiten Ort enthalten ist, und wobei der erste Ort mit einer ersten mechanischen Oberflächenspannung assoziiert ist und der zweite Ort mit einer zweiten mechanischen Oberflächenspannung assoziiert ist, und wobei der erste Ort näher am Mittelpunkt liegt als der zweite Ort, sodass die erste mechanische Oberflächenspannung größer als die zweite mechanische Oberflächenspannung ist.
Integrierte Schaltung nach Anspruch 1, wobei es sich bei dem zweiten Transistor um eine Vielzahl von individuellen Transistoren handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und mindestens einer der individuellen Transistoren in einem Array am ersten Ort enthalten ist, wobei das Array ferner den ersten Transistor beinhaltet.
Integrierte Schaltung nach Anspruch 1, ferner umfassend eine Summierschaltung, die dazu ausgelegt ist, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
Elektroniksystem, umfassend: eine Leiterplatte; und die integrierte Schaltung nach Anspruch 1, die an die Leiterplatte gelötet ist.
Digital-Analog-Wandler, der die integrierte Schaltung nach Anspruch 1 umfasst.
Integrierte Schaltung, umfassend: ein Package; und einen Die, der im Package befestigt ist und eine Bandlückenspannungsreferenzschaltung beinhaltet, wobei die Bandlückenspannungsreferenzschaltung dazu ausgelegt ist, eine elektrische PTAT-Spannung (proportional zur absoluten Temperatur) zu einer elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) zu addieren, wobei die Bandlückenspannungsreferenzschaltung Folgendes beinhaltet: ein Array einschließlich eines ersten Bipolartransistors (BJT) und eines zweiten BJT, wobei der erste BJT mit einer ersten Basis-Emitter-Spannung arbeiten soll und der zweite BJT mit einer zweiten Basis-Emitter-Spannung arbeiten soll, wobei das Zentroid des Arrays, das Zentroid des ersten BJT und das Zentroid des zweiten BJT voneinander beabstandet sind, ein PTAT-Element, das operativ mit dem ersten und dem zweiten BJT gekoppelt ist, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über das PTAT-Element abfällt, und eine Summierschaltung, die dazu ausgelegt ist, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
Integrierte Schaltung nach Anspruch 10, wobei das Array Folgendes beinhaltet: einen oder mehrere individuelle BJTs, die mit der ersten Basis-Emitter-Spannung arbeiten, um den ersten BJT bereitzustellen; einen oder mehrere individuelle BJTs, die mit der zweiten Basis-Emitter-Spannung arbeiten, um den zweiten BJT bereitzustellen; und einen oder mehrere individuelle BJTs, die nicht verbunden sind, sodass sie eine oder mehrere Dummy-Vorrichtungen bereitstellen; wobei der eine oder die mehreren individuellen BJTs des ersten BJT von dem einen oder den mehreren individuellen BJTs des zweiten BJT um die eine oder die mehreren Dummy-Vorrichtungen beabstandet sind.
Integrierte Schaltung nach Anspruch 10, wobei: das Array ein erstes und ein zweites Array beinhaltet, die voneinander um einen Abstand beabstandet sind, und wobei der erste BJT einen oder mehrere individuelle BJTs vom ersten Array und/oder vom zweiten Array beinhaltet und der zweite BJT einen oder mehrere individuelle BJTs vom ersten Array und/oder vom zweiten Array beinhaltet, wobei der Abstand zwischen dem ersten und dem zweiten Array größer oder gleich der lateralen Breite eines individuellen BJT des Arrays ist; oder das Array ein erstes und ein zweites Teilarray beinhaltet, die voneinander um einen Abstand beabstandet sind, und wobei der erste BJT einen oder mehrere individuelle BJTs vom ersten Teilarray und/oder vom zweiten Teilarray beinhaltet und der zweite BJT einen oder mehrere individuelle BJTs vom ersten Teilarray und/oder vom zweiten Teilarray beinhaltet, wobei der Abstand zwischen dem ersten und dem zweiten Teilarray größer oder gleich der lateralen Breite eines individuellen BJT des Arrays ist.
Integrierte Schaltung nach Anspruch 10, wobei sich der erste BJT an einem ersten Ort des Die befindet und sich der zweite BJT an einem zweiten Ort des Die befindet, wobei der zweite Ort vom ersten Ort durch einen Abstand getrennt ist, und wobei es sich bei dem zweiten BJT um eine Vielzahl von individuellen BJTs handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und sich mindestens einer der individuellen BJTs am ersten Ort befindet.
Integrierte Schaltung nach Anspruch 10, wobei der erste und der zweite BJT jeweils einen oder mehrere diodenverbundene BJTs umfassen, und das PTAT-Element einen oder mehrere Widerstände oder einen oder mehrere Kondensatoren umfasst.
Elektroniksystem, umfassend: eine Leiterplatte; und die integrierte Schaltung nach Anspruch 10, die an die Leiterplatte gelötet ist, wobei die integrierte Schaltung einen Analog-Digital-Wandler und/oder einen Digital-Analog-Wandler umfasst.
Integrierte Schaltung, umfassend: ein Package; und einen Die, der im Package befestigt ist und eine Bandlückenspannungsreferenzschaltung beinhaltet, wobei der Die einen Mittelpunkt und ein mechanisches Spannungsprofil aufweist, sodass die mechanische Oberflächenspannung des Die mit zunehmendem Abstand vom Mittelpunkt abnimmt, wobei die Bandlückenspannungsreferenzschaltung dazu ausgelegt ist, eine elektrische PTAT-Spannung (proportional zur absoluten Temperatur) zu einer elektrischen CTAT-Spannung (komplementär zur absoluten Temperatur) zu addieren, wobei die Bandlückenspannungsreferenzschaltung Folgendes beinhaltet: einen ersten Bipolartransistor an einem ersten Ort des Die, der mit einer ersten Basis-Emitter-Spannung arbeiten soll, wobei sich der erste Ort bei einem ersten Abstand vom Mittelpunkt des Die befindet und mit einem ersten mechanischen Spannungswert assoziiert ist, einen zweiten Bipolartransistor an einem zweiten Ort des Die, der mit einer zweiten Basis-Emitter-Spannung arbeiten soll, wobei sich der zweite Ort bei einem zweiten Abstand vom Mittelpunkt des Die befindet und mit einem zweiten mechanischen Spannungswert assoziiert ist, wobei sich der zweite Abstand vom ersten Abstand unterscheidet und sich der zweite mechanische Spannungswert vom ersten mechanischen Spannungswert unterscheidet, einen Widerstandswert oder eine Kapazität, der/die operativ mit dem ersten und zweiten Bipolartransistor gekoppelt ist, sodass eine elektrische Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung über den Widerstandswert oder die Kapazität abfällt, und eine Summierschaltung, die dazu ausgelegt ist, einen elektrischen Spannungsreferenzausgang basierend auf (1) der elektrischen Spannungsdifferenz zwischen der ersten und der zweiten Basis-Emitter-Spannung und (2) der ersten Basis-Emitter-Spannung oder einer anderen Basis-Emitter-Spannung zu erzeugen.
Integrierte Schaltung nach Anspruch 16, wobei es sich bei dem Widerstandswert oder der Kapazität um einen Widerstand handelt.
Integrierte Schaltung nach Anspruch 16, wobei es sich bei dem zweiten Bipolartransistor um eine Vielzahl von individuellen Bipolartransistoren handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und mindestens einer der individuellen Bipolartransistoren in einem Array am ersten Ort enthalten ist, wobei das Array ferner den ersten Bipolartransistor beinhaltet.
Integrierte Schaltung nach Anspruch 16, wobei es sich bei dem ersten Bipolartransistor um M individuelle Bipolartransistoren handelt, die parallel verbunden sind und mit der ersten Basis-Emitter-Spannung arbeiten, und es sich bei dem zweiten Bipolartransistor um N individuelle Bipolartransistoren handelt, die parallel verbunden sind und mit der zweiten Basis-Emitter-Spannung arbeiten, und sich mindestens einer der N individuellen Bipolartransistoren am ersten Ort befindet.
Integrierte Schaltung nach Anspruch 19, wobei: M gleich 2 ist und N gleich 16 ist; der zweite Ort einen Mittelpunkt des Die beinhaltet; und der zweite mechanische Spannungswert größer als der erste mechanische Spannungswert ist.