CN102567122A

CN102567122A - 多仿真验证平台下的处理器参考模型的通信接口方法

Info

Publication number: CN102567122A
Application number: CN2010106072397A
Authority: CN
Inventors: 王胜
Original assignee: BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD
Current assignee: BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD
Priority date: 2010-12-27
Filing date: 2010-12-27
Publication date: 2012-07-11

Abstract

本发明涉及多仿真验证平台下的处理器参考模型的通信接口方法，用于在处理器参考模型和验证平台之间实现可阻塞通信接口。在VCS仿真验证平台下，根据处理器参考模型接口要求定义事务级通信接口;实现所定义的接口函数功能，完成与处理器参考模型的交互;编写接口定义文件，用VCS工具命令生成相应的SystemC/SystemVerilog适配器;用DPI将后一适配器的接口功能函数导出到SystemVerilog。在Questa/Ncsim仿真平台下，构造SystemC模块，定义成员函数;使用仿真工具内嵌的宏将接口函数导出到verilog中;在后者中使用import语句将接口函数导入。从而提高验证平台效率和质量。

Description

多仿真验证平台下的处理器参考模型的通信接口方法

技术领域

本发明涉及处理器验证技术领域，特别涉及一种适用于多仿真平台下SystemC描述的处理器参考模型和Testbench的接口通信方法。

背景技术

随着新型集成电路验证语言的不断出现，高级验证语言和验证方法学的使用能很大地提高芯片验证效率。System C是一种软/硬件协同设计语言,一种新的系统级建模语言。SystemC是在C++的基础上扩展了硬件类和仿真核形成的，由于结合了面向对象编程和硬件建模机制原理两方面的优点，这可以使SystemC在抽象层次的不同级进行系统设计。系统硬件部分可以用SystemC类来描述，其基本单元是模块模块内可包含子模块、端口和过程，模块之间通过端口和信号进行连接和通讯。随着通讯系统复杂性的不断增加，工程师将更多的面对使用单一的语言来描述复杂的IP和系统，而SystemC, 语言良好的软硬件协同设计能力这一最大特点，将会使其应用更加广泛。搭建验证环境是仿真验证中最重要的一项工作内容，它直接影响着验证工作的质量和效率。目前，大多数的验证工程师在搭建验证环境时使用的语言是VHDL或Verilog，这两种语言在FPGA设计方面有诸多优点，然而利用它们搭建验证环境却并不是十分理想，主要有以下一些缺点：

(1) 测试向量设计不够灵活，工作量大，输入逻辑一般只能基于时间流；

(2) 测试激励文件庞大，验证环境中的各个功能模块不便于划分和管理，复用性差；

(3) 仿真结果数据的比对和覆盖率的统计过程自动化程度低。

搭建高效的验证环境对于提高仿真验证效率有着重要意义。

同SystemC一样，SystemVerilog是一种高级验证设计语言，它建立在Verilog语言的基础上，是 IEEE 1364 Verilog-2001 标准的扩展增强，兼容Verilog 2001，并新近成为下一代硬件设计和验证的语言。SystemVerilog结合了来自 Verilog、VHDL、C++的概念，还有验证平台语言和断言语言，也就是说，它将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，使其对于进行当今高度复杂的设计验证的验证工程师具有相当大的吸引力。这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。Cadence和Mentor两家公司曾推出过AVM和URM仿真验证方法学。如今这两大公司在此基础上又联合推出了OVM(Open Verification Methodology)仿真验证方法学，OVM是业界第一个开源的SystemVerilog仿真验证资源库，它为验证工程师提供了开源的基类设计代码，可以用于构建可复用的验证环境，并且支持事务级传输模型的接口通信。

采用面向对象的设计思想，利用OVM搭建了基于Class的仿真验证环境，其结构如图1所示。与一般的硬件描述语言不同，SystemVerilog语言具有强大的Class功能，利用OVM提供的各种基类能够设计实现并有效管理各种验证功能模块。

该验证环境主要由发生器Generator、驱动器Driver、监控器Monitor、记分板ScoreBoard和环境Environment五个部分组成，他们都是通过继承和扩展OVM的基类实现的。其中，Generator的主要功能是定义并产生测试向量中所需的各种数据内容；Driver的主要功能是将Generator产生的测试向量发送给收集被测设计DUT的输入端口；Monitor的主要功能是DUT的输出端口信息；ScoreBoard的主要功能是对DUT的输入和输出信息进行分析和判断，并产生验证结果；Environment的主要功能是对整个验证环境进行设置和管理。与传统的仿真验证环境相比，该环境具有以下优点：

(1) 以Class为单位实现的功能模块独立性强，耦合性小，具有可配置、可复用的特点；

(2) ovm_sequence中的伪随机机制简化了测试向量的设计过程，提高了验证覆盖率；

(3) Interface保证了DUT设计的独立性和完整性；

(4) 该验证环境能够有效地监视并管理验证周期；

(5) 该验证环境有较强的覆盖率统计能力；

(6) OVM提供的基类有效减少了仿真验证环境开发的工作量。

本发明利用OVM和SystemC设计实现的仿真验证环境在一定程度上缓解了这种困境，实现了多仿真平台下SystemC和OVM/SystemVerilog之间无缝地集成，充分发挥SystemC/SystemVerilog验证语言在构建验证环境的优势，满足了高质量和高效率的验证需求。

发明内容

本发明在于克服传统验证环境缺点，构建高效的覆盖率驱动约束随机验证环境，验证处理器的特性是否与参考模型的特性一致，因此需要解决处理器参考模型与验证平台间的通信。处理器参考模型是整个验证平台的一部分，用于产生被视为是正确的或参考的指令执行结果，因此在将指令激励法给处理器时，还需将对应的激励发给处理器参考模型。执行完一条指令后，参考模型还需将其指令执行结果反馈给验证平台以提供被测处理器指令执行是否正确的依据。完成对处理器参考模型的指令发送和状态反馈过程需要在处理器参考模型和验证平台间实现可阻塞的通信接口。验证平台是基于OVM验证方法学，采用SystemVerilog编写。因此要解决处理器参考模型与验证平台间的通信，就必须解决SystemC和SystemVerilog这2种验证语言间的有阻塞地通信。SystemVerilog直接编程接口(DPI)可以在SystemC和SystemVerilog之间提供必要的高性能、易用性链接。有了SystemVerilog DPI后，系统架构师和软件工程师就可以用SystemC做设计，然后直接移动到SystemVerilog域进行验证，并允许他们充分利用受限随机技术、测试平台自动化、声明和功能覆盖等功能。在Questa/Ncsim仿真平台下，通过宏能将SystemC模块成员函数以DPI的形式导出到SystemVerilog中，并且实现有阻塞地通信；在VCS（Verilog Compiler Simulator）仿真平台下，为了能进行有阻塞地通信，使用事务级接口TLI(Transaction Level Interface)来完成SystemC和SystemVerilog之间无缝地集成。下面介绍这2种仿真平台下实现SystemC和SystemVerilog间无缝集成的方法。

根据本发明的一种适用于VCS仿真验证平台下的SystemC描述的处理器参考模型事务级通信接口，其实现步骤如下：

(1) 定义事务级通信接口，包括写指令接口，读回写数据接口以及读指令执行状态接口;

(2) 实现(1)中定义的接口函数功能，完成与处理器参考模型的交互;

(3) 编写接口定义文件，利用VCS工具命令自动生成与处理器参考模型接口相连的适配器;

(4) 使用DPI将(3)中适配器的接口功能函数导出到verilog中。

根据本发明的另一种适用于Questa/Ncsim仿真平台的SystemC描述的处理器参考模型通信接口，其方法步骤如下：

(1) 构造一个SystemC模块，定义3个成员函数，包括写指令接口函数、读回写数据接口函数以及读指令执行状态接口函数;

(2) 使用仿真工具内嵌的宏将步骤(1)中的接口函数导出到verilog中;

(3) 在verilog中使用import将接口函数导入。

本发明具有下列优点：

1．本发明将SystemC描述的处理器参考模型集成到基于OVM验证方法学的验证环境中，发挥了SystemC在描述系统级模型的优势，提高了验证平台的效率和质量。

2．本发明解决了通过传统的DPI接口不能实现SystemC和SystemVerilog之间有阻塞地通信的缺点，分别给出了在Questa、Ncsim和VCS仿真平台下实现SystemC和SystemVerilog之间有阻塞地通信。

附图说明

图1是适用于VCS仿真验证平台的SystemC描述的处理器参考模型事务级通信接口示意图。

图2是适用于Questa/Ncsim仿真平台的SystemC描述的处理器参考模型通信接口示意图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细描述：

图1是适用于VCS仿真验证平台的处理器参考模型的事务级通信接口方法示意图。

比如在验证处理器时，按照如下方法步骤在处理器参考模型和验证平台之间实现可阻塞的事务级通信接口：

(1) 定义事务级通信接口(.h文件)，包括写指令接口、读回写数据接口以及读指令执行状态接口，比如定义以下3个TLI接口函数声明，也即写、读回写、以及读指令接口的函数声明，在图1中指的是左侧的TLI接口。

为了用.h文件定义事务级通信接口，譬如可以定义一个虚基类，继承于类sc_interface(该类是SystemC中的接口基类)而描述实现通信接口所需的3个接口函数形式：

Figure 2010106072397100002DEST_PATH_IMAGE002

(2) 实现(1)中定义的接口函数功能，完成与处理器参考模型的交互，其中类or1ksim_sc_module继承TLI接口类iss_tli_if，并实现(1)中的3个TLI接口函数;

(3) 编写接口定义文件，也即定义接口定义文件(Interface Definition File)iss_tli_if.idf，利用VCS仿真工具命令自动生成与处理器参考模型接口相连的适配器;

如图1中所示，深色框内的模块部分由syscan–idf iss_tli_if.idf命令自动生成。深色框包括2个通过DPI互联的模型，其中iss_tli_if_adapter_sc是SystemC模型，而iss_tli_if_adapter_vlog是SystemVerilog模型，它们的功能是使得处理器参考模型ISS能与深色框内的iss_tli_if_adapter_sc通过事务级接口通信，从而使得iss_tli_if_adapter_sc模块可以访问已实现的3个TLI接口，iss_tli_if_adapter_vlog再通过DPI接口来访问iss_tli_if_adapter_sc中获取的TLI接口，进而可以在OVM testbench中被调用。

例如，文件iss_tli_if.idf是根据已知的接口函数形式编写的，格式如下：

interface iss_tli_if

direction sv_calls_sc

verilog_adapter iss_tli_if_adapt_vlog

systemc_adapter iss_tli_if_adapt_sc

task readUp

input int rinsn

input int rdata

inout& int waddr

inout& int wdata

task writeUp

inout& int waddr

inout& int wdata

task writeStatusUp

inout& iss_cpu_status iss_status

(4) 使用DPI将(3)中适配器的接口功能函数导出到verilog中。这里，接口功能函数指的是图1中深色框内iss_tli_if_adapter_sc模块中可访问的TLI接口模块。

图1简要说明了在OVM testbench中调用处理器参考模型ISS所实现的3个接口函数，由于图中左侧的处理器参考模型ISS是SystemC语言编写的，右侧的OVM testbench模块是SystemVerilog语言编写的，二者的通信需由中间深色框内的适配器来完成，即iss_tli_if_adapter_sc适配器通过DPI接口将从ISS访问到的3个TLI接口函数功能传给iss_tli_if_adapter_vlog适配器，而适配器iss_tli_if_adapter_vlog是SystemVerilog语言编写的，这可以在OVM testbench中调用。因此OVM testbench是通过深色框内的适配器访问ISS的TLI接口的。

根据本发明的另一种形式，Testbench组成部分也可以包括：处理器参考模型、以及处理器和Testbench之间事务级通信接口、OVM验证组件。处理器参考模型是通过SystemC来描述的，描述了处理器所具备的所有功能。事务级通信接口是Testbench给处理器参考模型发送激励和获取处理器运行状态的通道，支持多仿真平台。

图2是适用于Questa/Ncsim仿真平台的处理器参考模型通信接口示意图。

比如在验证处理器时，按照如下方法步骤在处理器参考模型和验证平台之间实现可阻塞的通信接口：

（1）构造一个SystemC模块，定义3个成员函数，包括写指令接口函数、读回写数据接口函数以及读指令执行状态接口函数。

（2）使用仿真工具内嵌的宏将(1)中的接口函数导出到verilog中。

譬如，构造SystemC模块和定义3个成员函数的具体方法如下：

构造SystemC模块来封装参考模型ISS的功能，参考模型的SystemC描述如下：

Figure 2010106072397100002DEST_PATH_IMAGE004

（3）在verilog中使用import将接口函数导入;

import语句实现了将SystemC DPI(就是指上面的3个接口功能函数)导出到verilog/sysemverilog中，因为参考模型是用SystemC语言编写的，通过import语句使得在OVM testbench(testbench是用systemverilog编写的)中可以访问上述的3个接口函数。

import语句形式譬如如下：

import “DPI-SC” context task sv_readUp(input int rinsn, input int rdata, output int read_addr, output read_addr_mask);

import “DPI-SC” context task sv_writeUp(output int waddr, output int wdata);

import “DPI-SC” context task sv_writeStatusUp(output iss_cpu_stauts iss_status);

使用仿真工具内嵌的宏来将3个接口功能函数声明为DPI接口；import是将DPI接口导入到verilog/systemverilog中，二者是成对出现的。

在图2中，Questa/Ncsim SC-DPI代表的步骤包括：

(1) 处理器参考模型ISS定义并实现3个接口功能函数，并声明为SystemC DPI接口类型;

(2) OVM testbench使用import语句导入，使得在OVM testbench模块中可以访问ISS的接口功能函数。

Claims

1. 一种适用于VCS仿真验证平台的由SystemC描述的处理器参考模型的事务级通信接口方法，用于在所述处理器参考模型和一种验证平台之间实现通信接口，包括步骤如下：

(1) 根据处理器参考模型接口要求定义事务级通信接口，包括写指令接口、读回写数据接口以及读指令执行状态接口;

(2) 实现(1)中定义的接口的函数功能，完成与处理器参考模型的交互;

(3) 编写接口定义文件，以及利用VCS工具命令自动生成相应的SystemC适配器和SystemVerilog适配器;以及

(4) 使用DPI将步骤(3)中的SystemVerilog适配器的接口功能函数导出到SystemVerilog中。

2. 根据权利要求1所述的事务级通信接口方法，其特征在于，所述验证平台是OVM验证平台，其与所述处理器参考模型之间通过所述事务级通信接口、所述SystemC适配器和所述SystemVerilog适配器进行通信。

3. 根据权利要求2所述的事务级通信接口方法，其特征在于，所述通信通过采用sc_fifo读写阻塞机制而完成可阻塞通信。

4. 根据权利要求2所述的事务级通信接口方法，其特征在于，在VCS平台下将SystemC描述的处理器参考模型集成到基于OVM的所述验证平台中。

5. 根据权利要求1所述的事务级通信接口方法，其特征在于，在步骤(4)中，使用DPI来封装(3)中的接口功能函数。

6. 一种适用于Questa/Ncsim仿真平台的由SystemC描述的处理器参考模型的通信接口方法，用于在所述处理器参考模型和一种验证平台之间实现通信接口，其步骤如下：

(1) 构造SystemC模块，定义成员函数，包括写指令接口函数、读回写数据接口函数以及读指令执行状态接口函数;

(2) 使用仿真工具内嵌的宏将步骤(1)中的接口函数导出到verilog中;以及

(3) 在verilog中使用import语句将接口函数导入。

7. 根据权利要求6所述的通信接口方法，其特征在于，通过具有特定功能的宏将SystemC模块的非线程成员函数以DPI接口形式导出到SystemVerilog。

8. 根据权利要求6所述的通信接口方法，其特征在于，所述处理器参考模型被集成到基于OVM验证方法学的验证环境中。

9. 根据权利要求8所述的通信接口方法，其特征在于，通过具有特定功能的宏将所述处理器参考模型以类似Verilog模块的形式导出到SystemVerilog中，并进行模块例化。