CN101183406B - 网络芯片模块级功能验证测试平台的建立方法 - Google Patents
网络芯片模块级功能验证测试平台的建立方法 Download PDFInfo
- Publication number
- CN101183406B CN101183406B CN2007103017127A CN200710301712A CN101183406B CN 101183406 B CN101183406 B CN 101183406B CN 2007103017127 A CN2007103017127 A CN 2007103017127A CN 200710301712 A CN200710301712 A CN 200710301712A CN 101183406 B CN101183406 B CN 101183406B
- Authority
- CN
- China
- Prior art keywords
- module
- register
- tested
- reference model
- tested module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
网络芯片模块级功能验证测试平台的建立方法，包括被测模块的仿真参考模型的建立，其特征在于所述测试平台的建立方法包括各模块和文件的建立，然后将激励产生模块的输出与被测模块和仿真参考模型的输入相连接，时钟和复位产生模块与被测模块和仿真参考模型的时钟和复位信号相连接，寄存器初始化模块与被测模块和仿真参考模型的寄存器相连接，CPU仿真模型与被被测模块的CPU相连接，被测模块输出端连接到仿真参考模型中，组成网络芯片模块级功能验证测试平台。该网络芯片模块级功能验证测试平台的建立方法简单直接，可以大幅度减少高性能网络芯片验证中模块级功能验证的测试平台的建立时间，采用该方法建立的测试平台结构清楚，易于理解，稳定可靠。
Description
技术领域
本发明属于网络芯片的设计验证领域，具体的涉及一种用于网络芯片设计过程中模块级功能验证的测试平台的建立方法。
背景技术
高性能网络芯片的功能验证已经成为制约高度复杂的电子系统和芯片设计的主要瓶颈。随着芯片管脚数目的急速上升和芯片尺寸的不断缩小，功能验证已经成为影响总体设计成本的首要因素。一个高效的功能验证解决方案，需要有灵活有效的验证过程自动化技术和经过检验的验证方法。
对功能验证这个环节，大多数芯片设计公司目前采取的办法都是通过运用合适的或更先进的验证平台、灵活运用各种验证方法、提高验证的可用性和复用性、增加人员的投入和每日工作时间，从而缩短验证时间来达到开发周期缩短的目的。至于设计和功能验证的协同工作方案，基本可以归纳为：
1.根据原始算法、系统要求等产生各种设计所需文档，如总体文档、功能设计详细文档、接口定义文档等；
2.设计人员和验证人员分头根据这些文档进行子模块的代码设计、子模块的验证环境搭建、系统级验证环境的搭建工作；
3.子模块验证人员需要等待下列工作都完成后才能进行验证工作，包括：a.子模块设计完成并通过基本功能仿真和数组基本固定数据的测试，假如来自算法标准部门的基本固定测试数据不能及时提供，还需等待标准部门的工作完成；b.参考模型的提供；c.子模块验证环境搭建完毕。子模块验证人员在此基础上才能进行后续的工作，如验证环境的调试、测试用例的编写及测试等。
大多数时候，验证处于等候的状态，因为被验证对象比较复杂，内部设计经常会出现架构和算法方面的调整，会有延误和返工。即使不做模块级验证而直接做系统级验证也会有这些等待过程，更何况对于大型的设计，按正规、严谨的流程应该是在模块级验证通过的基础上进行系统级验证，这样有助于减少系统级验证的工作量及难度，从而有效缩短功能验证的时间，因为模块级验证通过后，系统级验证需要验证的主要就是接口和子模块间的交互控制了。可以看到，按上述的方案设计和功能验证属于串行工作，一方面会有很多等待环节，从而造成功能验证的最终完成时间的滞后，另一方面如果要保证最终的交付期限，又要给功能验证预留相对充足的时间，就需要压缩设计的时间，给设计人员带来巨大的压力，引发人力投入和设计质量的矛盾，而设计质量的好坏同样会对后续环节造成影响，最终导致芯片设计周期的拉长。
高性能网络芯片功能验证中模块级验证涉及验证环境的建立。传统的功能验证方法依靠验证工程师人工搭建验证平台。这种搭建验证平台的方法是：由验证工程师分析芯片设计代码，根据要验证的模块的输入输出管脚，编写激励产生模块，以产生测试向量。根据要验证模块的功能，编写验证模型，和仿真结果比较模块。这种方法需要耗费大量的时间，验证在整个设计流程中占用了大量的时间，在复杂的芯片设计中，验证所占的时间估计在60％～70％之间。所以提高芯片测试平台建立的自动化程度对于减少芯片设计的时间有十分重大的意义。
发明内容
本发明的目的在于提供一种简单直接，结构清楚，稳定可靠，并可以大幅度减少测试平台建立时间的网络芯片模块级功能验证测试平台的建立方法，该方法实现了在芯片功能验证中模块级自动化测试平台的建立，可以大幅减少建立测试平台的时间，采用该方法建立的测试平台结构清楚，易于理解。解决了现有高性能网络芯片在设计和功能测试过程中需要耗费大量时间，工作量庞大的缺陷。
为实现上述发明，本发明采用的技术方案如下：
一种网络芯片模块级功能验证测试平台的建立方法，包括被测模块的仿真参考模型的建立，其特征在于所述测试平台的建立方法包括：
建立一个寄存器表格文件，并根据其产生寄存器初始化模块和寄存器配置文件；
根据被测模块的各输入、输出端口产生被测模块的实例化；
根据被测模块的输入端口产生该模块的激励产生模块；
在被测模块的仿真参考模型中加入结果比较模块；
根据网络芯片定义产生时钟和复位产生模块；
插入标准的CPU仿真模型；
根据被测模块产生所需文件列表；
根据被测模块和寄存器表格文件产生激励向量文件；
将所述激励产生模块的输出与被测模块和仿真参考模型的输入相连接，时钟和复位产生模块与被测模块和仿真参考模型的时钟和复位信号相连接，寄存器初始化模块与被测模块和仿真参考模型的寄存器相连接，CPU仿真模型与被被测模块的CPU相连接，被测模块输出端连接到仿真参考模型中，组成网络芯片模块级功能验证测试平台。
具体的讲，所述寄存器表格文件的建立是根据被测模块的所有外部可访问的寄存器建立，所述寄存器表格文件包括寄存器的地址，读写类型，寄存器的数据位宽，寄存器的比特有效位，寄存器的初始值。
所述寄存器初始化模块和寄存器配置文件的产生包括：读取寄存器表格文件，根据寄存器名和初始值产生寄存器初始化模块和寄存器配置文件。
所述仿真参考模型对激励产生模块和寄存器初始化模块的输入信号处理，产生理论输出值给所述结果比较模块。
所述被测模块的输出端与仿真参考模型的结果比较模块相连。
所述测试平台的建立方法具体包括：
根据被测模块的所有外部可访问的寄存器建立一个寄存器表格文件，读取该寄存器表格文件，根据寄存器名和初始值产生寄存器初始化模块和寄存器配置文件；
根据被测模块的各输入、输出端口产生被测模块的实例化；
根据被测模块的输入端口，按照输入端口的不同类型给予不同的值，产生该模块的激励产生模块；
根据被测模块产生被测模块的仿真参考模型，并在仿真参考模型中加入结果比较模块；
根据网络芯片定义产生时钟和复位产生模块；
插入标准的CPU仿真模型；
根据被测模块及其子模块产生用于计算验证代码覆盖率的所需文件列表；
根据被测模块和寄存器表格文件按照不同的参数产生不同的激励向量文件，以对应不同的测试向量；
将所述激励产生模块的输出与被测模块和仿真参考模型的输入相连接，时钟和复位产生模块与被测模块和仿真参考模型的时钟和复位信号相连接，寄存器初始化模块与被测模块和仿真参考模型的寄存器相连接，CPU仿真模型与被被测模块的CPU相连接，被测模块输出端连接到仿真参考模型中，组成网络芯片模块级功能验证测试平台。
该网络芯片模块级功能验证测试平台的建立方法可用于建立测试平台的工具开发，测试平台的建立方法中的各项步骤可以采用计算机程序尽心自动控制产生，并且各步骤都可以在一个计算机程序中以不同的命令参数加以区分，使用该测试平台的测试人员可以清楚的理解真个测试平台的结构组成。
寄存器表格的文件的建立可以根据寄存器的定义进行人工建立，采用计算机语言可以完成寄存器初始化模块和寄存器配置文件的产生、待测模块的实例化、激励产生模块的产生、时钟和复位产生模块的产生、仿真参考模型的建立以及所需文件列表、激励向量文件的产生等。
被测模块的输出连接到仿真参考模型的结果比较模块中，仿真参考模型对激励产生模块和寄存器初始化模块的输入信号进行处理，产生理论输出值，该理论输出值与被测模块的实际输出值进行比较，如果二者相同，则被测模块通过功能验证，工作正常，如果二者不同，则被测模块无法通过功能验证，存在问题。
本发明的有益效果在于，该网络芯片模块级功能验证测试平台的建立方法简单直接，可以大幅度减少高性能网络芯片验证中模块级功能验证的测试平台的建立时间，采用该方法建立的测试平台结构清楚，易于理解，稳定可靠。
附图说明
下面结合附图和具体实施方式对本发明作进一步的阐述。
图1是本发明具体实施方式的框架组成示意图。
具体实施方式
该网络芯片模块级功能验证测试平台的建立方法大部分步骤采用perl语言来完成。
先根据被测模块的所有外部可访问的寄存器建立一个寄存器表格文件，该寄存器表格文件应该包括：寄存器的地址，读写类型，寄存器的数据位宽，寄存器的比特有效位和寄存器的初始值。该步骤是根据寄存器的定义由人工来完成。
用perl语言按行读取寄存器表格文件，根据寄存器名和初始值产生寄存器初始化模块和寄存器配置文件；
使用perl语言，按照硬件描述语言的语法，根据被测模块的各输入、输出端口产生被测模块的实例化；
使用perl语言，按照输入端口的不同类型给予不同的值，产生被测模块的激励产生模块。
建立被测模块的仿真参考模型，可使用perl语言，按照被测模块的输出端口产生结构比较模块，仿真参考模型根据激励产生模块和寄存器配置，经过信号处理，产生理论输出值。
根据芯片定义产生时钟和复位产生模块，可采用perl语言，按照固定的格式生成上述模块；
插入标准的CPU仿真模型，该仿真模型是一个标准模型，用来在仿真参考模型中模拟CPU的行为；
根据被测模块及其子模块产生用于计算验证代码覆盖率的所需文件列表，可采用perl语言，读取被测模块的所有子模块，并把读取的文件名写入所需文件列表中；
根据被测模块产生被测模块的仿真参考模型，并在仿真参考模型中加入结果比较模块，具体采用perl语言，按照不同的参数产生不同的激励向量文件，对应不同的测试向量；
将上述产生的模块连接成一个测试平台，其中把激励产生模块的输出与被测模块和仿真参考模型的输入相连接，时钟和复位产生模块与被测模块和仿真参考模型的时钟和复位信号相连接，寄存器初始化模块与被测模块和仿真参考模型的内部寄存器相连接，CPU仿真模型与被测模块的CPU相连接，被测模块输出连接到仿真参考模型中，这样就产生了一个完成的测试平台。
Claims (3)
1.一种网络芯片模块级功能验证测试平台的建立方法，包括被测模块的仿真参考模型的建立，其特征在于所述测试平台的建立方法包括：
根据被测模块的所有外部可访问的寄存器建立一个寄存器表格文件，读取该寄存器表格文件，该寄存器表格文件包括寄存器的地址、读写类型、数据位宽、比特有效位和初始值，根据寄存器名和初始值产生寄存器初始化模块和寄存器配置文件；
根据被测模块的各输入、输出端口产生被测模块的实例化；
根据被测模块的输入端口，按照输入端口的不同类型给予不同的值，产生该模块的激励产生模块；
在被测模块的仿真参考模型中加入结果比较模块，仿真参考模型对激励产生模块和寄存器初始化模块的输入信号处理，产生理论输出值给结果比较模块；
根据网络芯片定义产生时钟和复位产生模块；
插入标准的CPU仿真模型；
根据被测模块及其子模块产生用于计算验证代码覆盖率的所需文件列表；
根据被测模块和寄存器表格文件产生激励向量文件；
将所述激励产生模块的输出与被测模块和仿真参考模型的输入相连接，时钟和复位产生模块与被测模块和仿真参考模型的时钟和复位信号相连接，寄存器初始化模块与被测模块和仿真参考模型的寄存器相连接，CPU仿真模型与被测模块的CPU相连接，被测模块输出端连接到仿真参考模型中，组成网络芯片模块级功能验证测试平台。
2.根据权利要求1所述的网络芯片模块级功能验证测试平台的建立方法，其特征在于所述被测模块的输出端与仿真参考模型的结果比较模块相连。
3.根据权利要求1所述的网络芯片模块级功能验证测试平台的建立方法，其特征在于，所述根据被测模块和寄存器表格文件产生激励向量文件具体包括：根据被测模块和寄存器表格文件按照不同的参数产生不同的激励向量文件，以对应不同的测试向量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007103017127A CN101183406B (zh) | 2007-12-25 | 2007-12-25 | 网络芯片模块级功能验证测试平台的建立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007103017127A CN101183406B (zh) | 2007-12-25 | 2007-12-25 | 网络芯片模块级功能验证测试平台的建立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101183406A CN101183406A (zh) | 2008-05-21 |
| CN101183406B true CN101183406B (zh) | 2010-06-30 |
Family
ID=39448679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007103017127A Active CN101183406B (zh) | 2007-12-25 | 2007-12-25 | 网络芯片模块级功能验证测试平台的建立方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101183406B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106529099A (zh) * | 2016-12-20 | 2017-03-22 | 盛科网络（苏州）有限公司 | 基于接口自动产生验证模型的方法 |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2947359B1 (fr) * | 2009-06-30 | 2011-07-29 | St Microelectronics Grenoble 2 Sas | Procede et dispositif de simulation d'un signal de reinitialisation dans un systeme sur puce simule |
| US20110153529A1 (en) * | 2009-12-23 | 2011-06-23 | Bracy Anne W | Method and apparatus to efficiently generate a processor architecture model |
| CN101763451B (zh) * | 2010-01-01 | 2012-07-18 | 江苏华丽网络工程有限公司 | 大规模网络芯片验证平台的建立方法 |
| CN101916305A (zh) * | 2010-07-19 | 2010-12-15 | 无锡汉咏微电子有限公司 | 一种复杂管脚芯片的验证方法 |
| CN102201022A (zh) * | 2011-04-22 | 2011-09-28 | 青岛海信信芯科技有限公司 | 用于fpga验证的方法和装置 |
| CN103870616B (zh) * | 2012-12-10 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 模拟模块的参数调整系统 |
| CN103036738B (zh) * | 2012-12-11 | 2015-09-23 | 上海高清数字科技产业有限公司 | 一种验证系统及其验证方法 |
| CN103020395B (zh) * | 2012-12-31 | 2015-08-05 | 上海高清数字科技产业有限公司 | 解复用接口模块的验证方法及验证系统 |
| CN103164305B (zh) * | 2013-03-20 | 2018-03-13 | 青岛中星微电子有限公司 | 一种自动生成图像处理模块验证平台的方法及装置 |
| CN104346272B (zh) * | 2013-07-24 | 2018-04-10 | 无锡华润微电子有限公司 | 芯片自动仿真验证系统 |
| CN104636521A (zh) * | 2013-11-14 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 基于vmm的智能卡芯片安检验证方法及验证环境平台 |
| CN104899076B (zh) * | 2015-06-18 | 2018-04-27 | 北京思朗科技有限责任公司 | 一种超大规模集成电路门级网表仿真的加速方法 |
| CN106445800A (zh) * | 2015-08-05 | 2017-02-22 | 深圳市中兴微电子技术有限公司 | 一种芯片验证的方法和装置 |
| CN105069256B (zh) * | 2015-08-31 | 2018-01-16 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于tmr的实现和故障注入仿真平台及仿真方法 |
| CN105354121A (zh) * | 2015-11-20 | 2016-02-24 | 浪潮集团有限公司 | 一种用于验证多种读写方式存储模块的验证平台的搭建方法 |
| CN105677990B (zh) * | 2016-01-11 | 2019-03-01 | 盛科网络（苏州）有限公司 | 一种芯片验证中简化验证模型实现的方法 |
| CN105718661A (zh) * | 2016-01-21 | 2016-06-29 | 烽火通信科技股份有限公司 | 一种通用的芯片性能验证装置及方法 |
| CN106777665A (zh) * | 2016-12-07 | 2017-05-31 | 盛科网络（苏州）有限公司 | 提高协同仿真平台验证效率的方法及系统 |
| CN106777729A (zh) * | 2016-12-26 | 2017-05-31 | 中核控制系统工程有限公司 | 一种基于fpga的算法库仿真验证平台实现方法 |
| CN107368636B (zh) * | 2017-07-05 | 2020-10-27 | 西安微电子技术研究所 | 一种兼容sparc V8架构SOC的单机应用验证系统 |
| CN108108306B (zh) * | 2018-02-09 | 2021-10-15 | 苏州盛科通信股份有限公司 | 一种提高报文解析测试覆盖率的方法及系统 |
| CN108255736B (zh) * | 2018-02-12 | 2022-02-08 | 苏州盛科通信股份有限公司 | 一种电路测试平台的质量评估方法及装置 |
| CN109444726B (zh) * | 2018-10-12 | 2021-01-26 | 盛科网络（苏州）有限公司 | 测试激励行为一致性的检查方法及检查装置 |
| CN111413951A (zh) * | 2020-04-01 | 2020-07-14 | 浙江中控技术股份有限公司 | 一种控制系统测试信号的生成方法、装置及测试平台 |
| CN112131827B (zh) * | 2020-09-11 | 2023-03-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片测试方法、系统、设备及存储介质 |
| CN112861455B (zh) * | 2021-03-12 | 2022-05-17 | 上海先基半导体科技有限公司 | Fpga建模验证系统及方法 |
| CN113704130B (zh) * | 2021-09-06 | 2023-04-11 | 哲库科技(北京)有限公司 | 一种测试方法、主机、虚拟测试平台及存储介质 |
| CN113806234A (zh) * | 2021-10-11 | 2021-12-17 | 芯河半导体科技(无锡)有限公司 | 一种芯片寄存器提取及测试方法 |
| CN115496034B (zh) * | 2022-11-14 | 2023-02-07 | 沐曦集成电路(上海)有限公司 | 多模式gpu联合仿真系统 |
| CN116341428B (zh) * | 2023-01-16 | 2023-07-28 | 成都登临科技有限公司 | 构建参考模型的方法、芯片验证方法及系统 |
-
2007
- 2007-12-25 CN CN2007103017127A patent/CN101183406B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106529099A (zh) * | 2016-12-20 | 2017-03-22 | 盛科网络（苏州）有限公司 | 基于接口自动产生验证模型的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101183406A (zh) | 2008-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101183406B (zh) | 网络芯片模块级功能验证测试平台的建立方法 | |
| JP4804620B2 (ja) | システムオンチップの設計検証方法および装置 | |
| CN102521444A (zh) | 软硬件协同仿真/验证方法及装置 | |
| CN105302950A (zh) | 一种软、硬件协同的可编程逻辑器件交联仿真测试方法 | |
| US20220292248A1 (en) | Method, system and verifying platform for system on chip verification | |
| CN101499937A (zh) | 一种基于fpga的软硬件协同仿真验证系统及方法 | |
| CN105069256B (zh) | 一种基于tmr的实现和故障注入仿真平台及仿真方法 | |
| TW563043B (en) | Method and apparatus for design validation of complex IC without using logic simulation | |
| CN102567122A (zh) | 多仿真验证平台下的处理器参考模型的通信接口方法 | |
| CN102169846A (zh) | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 | |
| CN107346249A (zh) | 一种基于模型的计算机软件开发方法 | |
| CN109885905B (zh) | 一种提高数字电路功能验证效率的验证系统 | |
| CN108038328A (zh) | 芯片自动仿真验证系统 | |
| CN201522707U (zh) | 基于fpga的软硬件协同仿真验证系统 | |
| CN109801665A (zh) | Sram自测试系统、架构及方法、存储介质 | |
| TW202319914A (zh) | 用於對韌體碼執行單元測試之設備、裝置、方法及電腦程式 | |
| CN101377795A (zh) | 一种工业便携式终端专用soc芯片逻辑验证方法 | |
| Sun et al. | Combining advantages of specialized simulation tools and modelica models using functional mock-up interface (fmi) | |
| Stotland et al. | UVM based approaches to functional verification of communication controllers of microprocessor systems | |
| CN102231132A (zh) | 一种基于SystemC的AADL软构件模型仿真测试实例生成方法 | |
| Mohanty et al. | Test bench automation to overcome verification challenge of SOC Interconnect | |
| CN101916305A (zh) | 一种复杂管脚芯片的验证方法 | |
| Lefftz et al. | A design flow for critical embedded systems | |
| Feng et al. | Design and application of reusable SoC verification platform | |
| Zheng et al. | The methods of FPGA software verification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171124 Address after: Xinghan street Suzhou Industrial Park Suzhou city Jiangsu province 215000 No. 5 Building No. 6 Room 201 Patentee after: Suzhou Sheng Ke science and Technology Co., Ltd. Address before: 215021 Jiangsu Suzhou city Suzhou Industrial Park Airport Road, No. 328 science and Technology Square 10 Patentee before: Centec Networks (Suzhou) Inc. |
|
| TR01 | Transfer of patent right |