CN108038328A - 芯片自动仿真验证系统 - Google Patents
芯片自动仿真验证系统 Download PDFInfo
- Publication number
- CN108038328A CN108038328A CN201711413524.3A CN201711413524A CN108038328A CN 108038328 A CN108038328 A CN 108038328A CN 201711413524 A CN201711413524 A CN 201711413524A CN 108038328 A CN108038328 A CN 108038328A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- chip system
- simulation
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本发明公开了一种芯片自动仿真验证系统,其包括:芯片系统模型,与片上系统芯片相对应,其中建立与所述片上系统芯片相应的硬件模型和软件模型;芯片系统模型随机生成多组测试向量;芯片系统模型运行测试程序,测试程序被按照设计分成多个测试阶段,测试的阶段性测试结果存储到预定区域的单元区域;仿真器与所述芯片系统模型通信;仿真器的仿真程序分成多个仿真阶段;仿真程序的阶段性的仿真结果存储到预定区域的单元区域,芯片系统模型以使芯片系统模型比较所述测试结果和仿真结果。本发明芯片自动仿真验证系统和方法实现整个仿真验证过程的自动实现,因此效率较高,而利用包括硬件描述语言的抽象级语言构建芯片系统模型也相对较为简单。
Description
技术领域
本发明涉及芯片产品的检测技术领域,特别是涉及一种芯片自动仿真验证系统。
背景技术
片上系统(System On Chip,SOC)是指在单芯片上集成微电子应用产品所需的全部功能系统,其是以超深亚微米(Very Deep Submicron,VDSM)工艺和知识产权(Intellectual Property,IP)核复用技术为支撑。SOC技术是当前大规模集成电路(VeryLarge Scale Integrate,VLSI)的发展趋势,也是解决电子产品开发中的及时上市(Time to Market,TTM)的主要技术与方法。
随着深亚微米技术的高速发展,芯片的集成规模越来越大,芯片功能的验证变得越来越重要和复杂耗时,芯片的设计方法也随之发生了巨大的变化。目前,仿真验证工作约占整个片上系统芯片开发周期的50%~80%。然而传统的芯片仿真验证时间长、自动化程度低、耗时费力,这就导致整个芯片的开发周期变长。
传统的验证测试模式是开环,需专人管理控制输入测试向量和观察仿真波形,耗时耗力。
而有一些自动仿真平台,例如PLI自动仿真平台也会存在各种问题,1)PLI标准使用复杂;2)PLI必须定义系统任务或函数,且把calltf C函数和该系统任务/函数名称关联;3)C模型与电路的通讯协议交互复杂。这会导致使用这些自动仿真平台有很高的门槛。
发明内容
为了解决上述技术问题,本发明提出一种简单并且测试效率高的芯片自动仿真验证系统。
此外,还提供一种芯片自动仿真验证方法。
为实现上述目的,本发明提供如下技术方案:一种芯片自动仿真验证系统,其包括:芯片系统模型,与片上系统芯片相对应,其中建立与所述片上系统芯片相应的硬件模型和软件模型;所述芯片系统模型随机生成多组测试向量;所述多组测试向量顺序编号区分;所述芯片系统模型运行测试程序以测试该等测试向量;所述测试程序被按照设计分成多个测试阶段,所述每个测试阶段的测试程序运行结束后产生一个阶段性测试结果;该阶段性测试结果存储到预定区域的单元区域,所述预定区域以测试向量组编号进行区分;仿真器,接收并运行与片上系统芯片相应的设计文件;所述仿真器与所述芯片系统模型通信;所述仿真器运行该等组测试向量进行仿真;所述仿真程序按照设计分成多个仿真阶段;所述每个仿真阶段的仿真程序运行结束后产生一个阶段性的仿真结果;该阶段性仿真结果存储到预定区域的单元区域,所述预定区域以测试向量组编号进行区分;所述芯片系统模型以使芯片系统模型比较所述测试结果和仿真结果,若所述测试结果和仿真结果一致,则停止测试。若所述测试结果和仿真结果存在不一致,则将仿真结果和测试结果不一致的测试向量的预定区域的测试结果和仿真结果均输出。
作为本发明的一种优选实施方式,所述芯片系统模型为systemC模型。
作为本发明的一种优选实施方式,所述仿真器通过设置第一标志数据指示仿真是否完成,所述芯片系统模型通过读取所述第一标志数据决定是否继续生成测试向量。
作为本发明的一种优选实施方式,所述芯片系统模型通过设置第二标志数据指示所述测试结果和仿真结果是否一致,所述仿真器通过读取所述第二标志数据决定是否继续接收测试向量并进行仿真。
作为本发明的一种优选实施方式,所述仿真器还可设置循环对比次数,在所述循环对比次数到达时,输出测试通过信息。
本发明还提供一种芯片自动仿真验证方法,包括如下步骤:
构建与片上系统芯片对应的芯片系统模型;
将与片上系统芯片相应的设计文件输入仿真器并运行;
启动所述芯片系统模型,并由所述芯片系统模型随机生成多组测试向量,
同时所述芯片系统模型运行第一组测试向量得到该组测试结果;
所述仿真器与所述芯片系统模型通信,接收该组测试向量,并利用该组测试向量进行测试验证得到该组仿真结果;
判断该组测试结果和该组仿真结果是否一致,若是,则所述芯片系统模型运行下一组测试向量,进行下一轮的测试和比较,否则,将仿真结果和测试结果不一致的测试向量的预定区域的测试结果和仿真结果均输出。
作为本发明芯片自动仿真验证方法的一种优选实施方式,所述构建与片上系统芯片对应的芯片系统模型的步骤中,采用systemC建模。
作为本发明芯片自动仿真验证方法的一种优选实施方式,所述芯片系统模型在运行该测试向量得到测试结果的同时,还设置第二标志数据,以指示所述测试结果和仿真结果是否一致,所述仿真器通过读取所述第二标志数据决定是否继续接收测试向量并进行仿真。
作为本发明芯片自动仿真验证方法的一种优选实施方式,所述仿真器在利用该测试向量对所述片上系统芯片进行测试验证得到仿真结果的同时,还设置第一标志数据,以指示仿真是否完成,所述芯片系统模型通过读取所述第一标志数据决定是否继续生成测试向量。
作为本发明芯片自动仿真验证方法的一种优选实施方式,所述仿真器在测试开始前还设置循环对比次数,在所述循环对比次数到达时,输出测试通过信息。
与现有技术相比,本发明的有益效果如下:本发明芯片自动仿真验证系统和方法,通过构建与片上系统芯片相应的芯片系统模型,其自动产生多组测试向量和多组测试结果,继而利用测试向量在仿真器中进行验证获得对应的仿真结果,自动比较测试结果和仿真结果的一致性来实现整个仿真验证过程的自动实现,因此效率较高,而利用包括硬件描述语言的抽象级语言构建芯片系统模型也相对较为简单。
附图说明
图1为本发明芯片自动仿真验证系统模块图;
图2为本发明芯片自动仿真验证系统方法流程图;
图3为本发明芯片自动仿真验证系统的验证方法流程图;
图4为本发明芯片自动仿真验证系统的仿真方法流程图;
图5为本发明芯片自动仿真验证系统内部流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
片上系统芯片开发过程示意图。片上系统芯片从最初的需求提出到最后形成产品,需要经历以下主要阶段:功能设计、设计描述和行为级验证、逻辑综合、门级验证、布局和布线等。验证(verification)的目的是确认设计的功能正确性和性能(速度和功耗等)满足设计要求,贯穿于设计的整个过程。片上系统包括硬件资源和软件系统。现代SoC设计通常都是软硬件协同设计,因此在设计描述和行为级验证阶段,需要把硬件资源和软件模块进行划分,并形成寄存器传输级(register transfer level,RTL)级结构。
本发明提供的系统和方法都是用于对SoC芯片进行测试验证。
请参考图1,本发明芯片自动仿真验证系统10包括芯片系统模型100和仿真器200。所述芯片系统模型100与片上系统芯片相对应,其中建立与所述片上系统芯片相应的硬件模型110和软件模型120。片上系统芯片通常都包含硬件资源和运行其上的软件系统,可以用于完成各种特定的应用。而芯片系统模型100则是运用具有硬件库的高级编程语言所构建的软件模型,该芯片系统模型100中包括了体现硬件资源的硬件模型110和体现软件系统的软件模型120。所述芯片系统模型100实现了对片上系统芯片的完整描述,并实现该片上系统芯片的功能。本实施例中采用systemC语言用于构建芯片系统模型100。systemC语言是在C++的基础上增加硬件扩展库和仿真内核的编程语言,不仅有支持硬件操作的信号、时序和接口,在不同抽象层次上对芯片进行建模,而且还可以通过仿真内核搭建仿真平台,对各个设计阶段进行验证。所述的抽象层次即包括系统设计级、寄存器传输级(RTL)以及门(Gate)级等。
芯片系统模型100除构建与片上系统芯片对应的模型之外,还会随机生成测试向量并运行该测试向量得到测试结果。也即芯片系统模型100通过建模可以提供完全随机的测试向量TV和与之相应的测试结果TR。所述仿真器200接收并运行与片上系统芯片相应的设计文件。所述设计文件也是片上系统芯片在设计层次的反映,一般都是采用verilog语言进行描述和生成。Verilog语言是更接近硬件的硬件描述语言,其大量应用在芯片开发过程中。其与高级编程语言的差别在于其抽象层次更低。仿真器200则用于执行上述设计文件,验证所设计的功能。可以理解,不同的设计文件在仿真器200中执行,会完成不同的功能。上述设计文件处于RTL级。片上系统芯片中所有的模块和模块间的通信都采用module进行定义,最后形成上述的设计文件。
请参照图3和图4,所述仿真器200与芯片系统模型100通信,接收测试向量并利用该测试向量进行测试验证得到仿真结果SR。所述测试向量可一次性生成多组测试向量,该等多组测试向量对应多组测试结果TR。仿真器200运行所述多组测试向量对应多组仿真结果SR。所述多组测试向量顺序编号区分。所述芯片系统模型100运行测试程序以测试该等测试向量,所述测试程序被按照设计分成多个测试阶段,所述每个测试阶段的测试程序运行结束后产生一个阶段性测试结果,该阶段性测试结果存储到预定区域的单元区域,所述预定区域以测试向量组编号进行区分。所述仿真器200运行该等组测试向量进行仿真,所述仿真程序按照设计分成多个仿真阶段,所述仿真程序被按照设计分成多个仿真阶段,所述每个仿真阶段的仿真程序运行结束后产生一个阶段性的仿真结果,该阶段性仿真结果存储到预定区域的单元区域,所述预定区域以测试向量组编号进行区分。所述仿真器200将所述仿真结果SR反馈至所述芯片系统模型100以使芯片系统模型100比较所述测试结果TR和仿真结果SR,若所述测试结果TR和仿真结果SR一致,则停止测试。若所述测试结果TR和仿真结果SR存在不一致,则将仿真结果SR和测试结果TR不一致的测试向量的预定区域的测试结果TR和仿真结果SR均输出。本发明芯片自动仿真验证程序10的芯片系统模型100的测试程序和所述仿真器200的仿真程序均被按照设计对应地分割为多个阶段,且运行测试向量后均产生阶段性运行结果,该等阶段性运行结果存储于预定区域的对应的单元区域,以便于将测试结果TR和仿真结果SR的存储于相应的预定区域的相应单元区域的阶段性结果进行逐一对比,因此,针对存在不一致情况的测试结果TR和仿真结果SR,可针对该不一致的问题进行更为细化的阶段性结果的对比,方便对问题设计的排查和针对性修改。
上述芯片自动仿真验证系统10由芯片系统模型100自动生成随机测试向量和对应的测试结果,并将测试向量提供给仿真器200,通过比较测试结果和仿真结果,自动不断进行测试验证,无需人为参与,简单高效。
请参考图5,进一步地,所述芯片系统模型100的一次性生成的多组测试向量可根据需要设定一定的数目,该等数目的多组测试向量为一次性运行结束的向量。该等测试向量的运行设置为自动执行。
进一步地,仿真器200通过设置第一标志数据指示仿真是否完成,芯片系统模型100通过读取所述第一标志数据决定是否继续生成测试向量。芯片系统模型100通过设置第二标志数据指示所述测试结果和仿真结果是否一致,仿真器200通过读取所述第二标志数据决定是否继续接收测试向量并进行仿真。所述第一标志数据和第二标志数据都可以是布尔型的标志位。设置第一标志数据和第二标志数据使得芯片系统模型100和仿真器200之间的通信方式极为简单。
进一步地,仿真器200还可设置循环对比次数,在所述循环对比次数到达时,输出测试通过信息。在一定的循环对比次数下,随机生成的测试向量可以形成全覆盖,在全覆盖的情况下,仿真器的仿真结果都没有出错,说明该设计是可行的,因此可以输出测试通过信息告知测试人员测试通过。该循环对比次数示例为1000次。在其他实施例中,可以综合考虑时间成本和测试可靠性确定循环对比次数。
基于上述的芯片自动仿真验证系统10,本发明还提供一种芯片自动仿真验证方法。参考图2,该方法包括以下步骤。
步骤S101:构建与片上系统芯片对应的芯片系统模型。
步骤S102:将与片上系统芯片相应的设计文件输入仿真器并运行。
步骤S103:启动所述芯片系统模型,并由所述芯片系统模型随机生成多组测试向量,同时所述芯片系统模型运行第一组测试向量得到该组测试结果。
步骤S104:所述仿真器与所述芯片系统模型通信,接收该组测试向量,并利用该组测试向量进行测试验证得到该组仿真结果。
步骤S105:判断该组测试结果和该组仿真结果是否一致,若是,则所述芯片系统模型运行下一组测试向量,然后返回到步骤S104,并进行下一轮的测试和比较,否则,将仿真结果和测试结果不一致的测试向量的预定区域的测试结果和仿真结果均输出。
在步骤S104中,还设置第一标志数据,以指示仿真是否完成,所述芯片系统模型通过读取所述第一标志数据决定是否继续生成测试向量。在步骤S105中,还设置第二标志数据,以指示所述测试结果和仿真结果是否一致,所述仿真器通过读取所述第二标志数据决定是否继续接收测试向量并进行仿真。所述第一标志数据和第二标志数据都可以是布尔型的标志位。设置第一标志数据和第二标志数据使得芯片系统模型100和仿真器200之间的通信方式极为简单。芯片系统模型100和仿真器200之间基于标志位的通信更具体地采用图5示出。
在步骤S102之前,所述仿真器还设置循环对比次数,在所述循环对比次数到达时,输出测试通过信息。在一定的循环对比次数下,随机生成的测试向量可以形成全覆盖。在全覆盖的情况下,如果仿真器的仿真结果都没有出错,说明该设计是可行的,因此可以输出测试通过信息告知测试人员测试通过。该循环对比次数示例为1000次。在其他实施例中,可以综合考虑时间成本和测试可靠性确定循环对比次数。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种芯片自动仿真验证系统,其包括:芯片系统模型,与片上系统芯片相对应,其中建立与所述片上系统芯片相应的硬件模型和软件模型;所述芯片系统模型随机生成多组测试向量;所述多组测试向量顺序编号区分;所述芯片系统模型运行测试程序以测试该等测试向量;所述测试程序被按照设计分成多个测试阶段,所述每个测试阶段的测试程序运行结束后产生一个阶段性测试结果;该阶段性测试结果存储到预定区域的单元区域,所述预定区域以测试向量组编号进行区分;仿真器,接收并运行与片上系统芯片相应的设计文件;所述仿真器与所述芯片系统模型通信;所述仿真器运行该等组测试向量进行仿真;所述仿真程序按照设计分成多个仿真阶段;所述每个仿真阶段的仿真程序运行结束后产生一个阶段性的仿真结果;该阶段性仿真结果存储到预定区域的单元区域,所述预定区域以测试向量组编号进行区分;所述芯片系统模型以使芯片系统模型比较所述测试结果和仿真结果,若所述测试结果和仿真结果一致,则停止测试,若所述测试结果和仿真结果存在不一致,则将仿真结果和测试结果不一致的测试向量的预定区域的测试结果和仿真结果均输出。
2.根据权利要求1所述的芯片自动仿真验证系统,其特征在于:所述芯片系统模型为systemC模型。
3.根据权利要求1所述的芯片自动仿真验证系统,其特征在于:所述仿真器通过设置第一标志数据指示仿真是否完成,所述芯片系统模型通过读取所述第一标志数据决定是否继续生成测试向量。
4.根据权利要求1所述的芯片自动仿真验证系统,其特征在于:所述芯片系统模型通过设置第二标志数据指示所述测试结果和仿真结果是否一致,所述仿真器通过读取所述第二标志数据决定是否继续接收测试向量并进行仿真。
5.根据权利要求1所述的芯片自动仿真验证系统,其特征在于:所述仿真器还可设置循环对比次数,在所述循环对比次数到达时,输出测试通过信息。
6.一种芯片自动仿真验证方法,包括如下步骤:
构建与片上系统芯片对应的芯片系统模型;
将与片上系统芯片相应的设计文件输入仿真器并运行;
启动所述芯片系统模型,并由所述芯片系统模型随机生成多组测试向量,同时所述芯片系统模型运行第一组测试向量得到该组测试结果;
所述仿真器与所述芯片系统模型通信,接收该组测试向量,并利用该组测试向量进行测试验证得到该组仿真结果;
判断该组测试结果和该组仿真结果是否一致,若是,则所述芯片系统模型运行下一组测试向量,进行下一轮的测试和比较,否则,将仿真结果和测试结果不一致的测试向量的预定区域的测试结果和仿真结果均输出。
7.根据权利要求6所述的芯片自动仿真验证方法,其特征在于,所述构建与片上系统芯片对应的芯片系统模型的步骤中,采用systemC建模。
8.根据权利要求6所述的芯片自动仿真验证方法,其特征在于,所述芯片系统模型在运行该测试向量得到测试结果的同时,还设置第二标志数据,以指示所述测试结果和仿真结果是否一致,所述仿真器通过读取所述第二标志数据决定是否继续接收测试向量并进行仿真。
9.根据权利要求8所述的芯片自动仿真验证方法,其特征在于,所述仿真器在利用该测试向量对所述片上系统芯片进行测试验证得到仿真结果的同时,还设置第一标志数据,以指示仿真是否完成,所述芯片系统模型通过读取所述第一标志数据决定是否继续生成测试向量。
10.根据权利要求1所述的芯片自动仿真验证方法,其特征在于:所述仿真器在测试开始前还设置循环对比次数,在所述循环对比次数到达时,输出测试通过信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711413524.3A CN108038328A (zh) | 2017-12-24 | 2017-12-24 | 芯片自动仿真验证系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711413524.3A CN108038328A (zh) | 2017-12-24 | 2017-12-24 | 芯片自动仿真验证系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108038328A true CN108038328A (zh) | 2018-05-15 |
Family
ID=62100701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711413524.3A Pending CN108038328A (zh) | 2017-12-24 | 2017-12-24 | 芯片自动仿真验证系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108038328A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111985179A (zh) * | 2020-08-26 | 2020-11-24 | 上海磐启微电子有限公司 | 一种无线通信芯片的设计验证系统及方法 |
WO2021031345A1 (zh) * | 2019-08-16 | 2021-02-25 | 浪潮电子信息产业股份有限公司 | 基于硬件环境的卷积计算仿真测试方法、装置及相关设备 |
WO2022001317A1 (zh) * | 2020-06-28 | 2022-01-06 | 中兴通讯股份有限公司 | 芯片仿真方法、装置、设备、系统及存储介质 |
CN114968745A (zh) * | 2022-06-10 | 2022-08-30 | 北京世冠金洋科技发展有限公司 | 一种处理系统模型的运行信息的方法及装置 |
CN115168129A (zh) * | 2022-08-09 | 2022-10-11 | 北京得瑞领新科技有限公司 | 植入仿真器的自动化测试系统及ssd硬盘测试方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8694947B1 (en) * | 2009-12-09 | 2014-04-08 | The Mathworks, Inc. | Resource sharing workflows within executable graphical models |
CN103870627A (zh) * | 2012-12-13 | 2014-06-18 | S2C公司 | 设计及仿真系统、装置及方法 |
CN103905855A (zh) * | 2012-12-26 | 2014-07-02 | 苏州赛源微电子有限公司 | 多通道多格式dvr系统帧缓存分配和交互机制 |
CN104346272A (zh) * | 2013-07-24 | 2015-02-11 | 无锡华润微电子有限公司 | 芯片自动仿真验证系统 |
CN105389200A (zh) * | 2015-12-16 | 2016-03-09 | 浪潮(北京)电子信息产业有限公司 | 用于超大规模芯片验证的多组激励批量仿真方法及系统 |
-
2017
- 2017-12-24 CN CN201711413524.3A patent/CN108038328A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8694947B1 (en) * | 2009-12-09 | 2014-04-08 | The Mathworks, Inc. | Resource sharing workflows within executable graphical models |
CN103870627A (zh) * | 2012-12-13 | 2014-06-18 | S2C公司 | 设计及仿真系统、装置及方法 |
CN103905855A (zh) * | 2012-12-26 | 2014-07-02 | 苏州赛源微电子有限公司 | 多通道多格式dvr系统帧缓存分配和交互机制 |
CN104346272A (zh) * | 2013-07-24 | 2015-02-11 | 无锡华润微电子有限公司 | 芯片自动仿真验证系统 |
CN105389200A (zh) * | 2015-12-16 | 2016-03-09 | 浪潮(北京)电子信息产业有限公司 | 用于超大规模芯片验证的多组激励批量仿真方法及系统 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021031345A1 (zh) * | 2019-08-16 | 2021-02-25 | 浪潮电子信息产业股份有限公司 | 基于硬件环境的卷积计算仿真测试方法、装置及相关设备 |
WO2022001317A1 (zh) * | 2020-06-28 | 2022-01-06 | 中兴通讯股份有限公司 | 芯片仿真方法、装置、设备、系统及存储介质 |
CN111985179A (zh) * | 2020-08-26 | 2020-11-24 | 上海磐启微电子有限公司 | 一种无线通信芯片的设计验证系统及方法 |
CN114968745A (zh) * | 2022-06-10 | 2022-08-30 | 北京世冠金洋科技发展有限公司 | 一种处理系统模型的运行信息的方法及装置 |
CN114968745B (zh) * | 2022-06-10 | 2023-06-16 | 北京世冠金洋科技发展有限公司 | 一种处理系统模型的运行信息的方法及装置 |
CN115168129A (zh) * | 2022-08-09 | 2022-10-11 | 北京得瑞领新科技有限公司 | 植入仿真器的自动化测试系统及ssd硬盘测试方法 |
CN115168129B (zh) * | 2022-08-09 | 2023-02-10 | 北京得瑞领新科技有限公司 | 植入仿真器的自动化测试系统及ssd硬盘测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104346272B (zh) | 芯片自动仿真验证系统 | |
CN108038328A (zh) | 芯片自动仿真验证系统 | |
Mehta | ASIC/SoC functional design verification | |
CN105302950A (zh) | 一种软、硬件协同的可编程逻辑器件交联仿真测试方法 | |
CN108052769A (zh) | 网表仿真验证方法和装置 | |
CN105069256B (zh) | 一种基于tmr的实现和故障注入仿真平台及仿真方法 | |
CN103091620A (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
US20020173942A1 (en) | Method and apparatus for design validation of complex IC without using logic simulation | |
US11386250B2 (en) | Detecting timing violations in emulation using field programmable gate array (FPGA) reprogramming | |
US7093218B2 (en) | Incremental, assertion-based design verification | |
US20120166168A1 (en) | Methods and systems for fault-tolerant power analysis | |
US20210374314A1 (en) | Engineering Change Order Scenario Compression by Applying Hybrid of Live and Static Timing Views | |
Kumar et al. | A semi-formal verification methodology for efficient configuration coverage of highly configurable digital designs | |
CN102495778B (zh) | 一种测试单包正则匹配逻辑的系统和方法 | |
Zheng et al. | The methods of FPGA software verification | |
Bombieri et al. | Hybrid, incremental assertion-based verification for TLM design flows | |
CN104636509A (zh) | 门级仿真中验证时序问题的方法 | |
US7533011B2 (en) | Simulating and verifying signal glitching | |
CN107729601A (zh) | 仿真过程中配置ram的方法、装置及计算机存储介质 | |
CN104811259B (zh) | 一种卫星通信频偏验证方法 | |
CN106100920A (zh) | 一种网络互连芯片的可复用模型验证方法 | |
US6829572B2 (en) | Method and system for efficiently overriding array net values in a logic simulator machine | |
Schlebusch et al. | Transaction based design: Another Buzzword or the Solution to a Design Problem? | |
US11816409B1 (en) | Strongly connected component (SCC) graph representation for interactive analysis of overlapping loops in emulation and prototyping | |
CN116451625B (zh) | 用于rtl和带sdf网表的联合仿真的装置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180515 |