CN106100920A - 一种网络互连芯片的可复用模型验证方法 - Google Patents
一种网络互连芯片的可复用模型验证方法 Download PDFInfo
- Publication number
- CN106100920A CN106100920A CN201610365966.4A CN201610365966A CN106100920A CN 106100920 A CN106100920 A CN 106100920A CN 201610365966 A CN201610365966 A CN 201610365966A CN 106100920 A CN106100920 A CN 106100920A
- Authority
- CN
- China
- Prior art keywords
- model
- chip
- rtl
- checking
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0817—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking functioning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/14—Network analysis or design
- H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Environmental & Geological Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种网络互连芯片的可复用模型验证方法,该方法包括:在模型构造阶段将芯片模型与互连网络模型进行区分,按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述;利用芯片模型和互连网络模型搭建仿真验证平台,进行模型验证;其中,仿真验证平台按照实际RTL验证的标准进行配置;在芯片的RTL代码完成之后,将仿真验证平台中的芯片模型替换成芯片的RTL代码,复用仿真验证平台,进行RTL验证。该方法实现提高模型验证的可复用程度,缩短验证周期的时间,提高验证效率。
Description
技术领域
本发明涉及芯片验证技术领域,特别是涉及一种网络互连芯片的可复用模型验证方法。
背景技术
目前,随着工艺技术以及应用领域的不断发展,芯片的复杂度不断提高,相对应的,验证工作的复杂度也不断提高,验证工作耗费的时间日益成为芯片研发周期的瓶颈。于是,如何尽可能早地开展验证,以及如何系统地进行验证工作避免重复无效的验证工作,成为优化芯片验证工作,缩短芯片研发周期的一个重要方向。
一般的,采用模型验证,成为逻辑比较复杂的芯片验证的一个必然选择。模型验证,指的是在设计的初始阶段,当RTL设计刚开始甚至还没有开始的时候,通过抽象程度比较高的行为级描述语言,按照设计文档规定的功能特性,实现一个建模的过程。然后对模型进行搭建验证环境,构造测试激励,进行验证。这样的好处是能尽早地发现一些设计上的错误。
但是,为了实现的方便,纯粹采用行为级描述构造的模型,与实际RTL设计在结构上区别非常大。最明显的一点就是行为级模型不需要考虑模块划分的问题,也不会有对应的RTL模块间的接口信号,这样带来的不利影响是给包括环境搭建、系统配置以及测试激励的整个模块验证的各种要素的复用带来困难,即模型验证之后进行的RTL验证不能采用模型验证建立的验证平台,RTL验证的过程不能复用模型建立的验证平台,可复用性很低,还需要重新设置适用于RTL验证的验证平台,这样RTL验证过程时间会较长,整个验证周期时间太长。
发明内容
本发明的目的是提供一种网络互连芯片的可复用模型验证方法,以实现提高模型验证的可复用程度,缩短验证周期的时间,提高验证效率。
为解决上述技术问题,本发明提供一种网络互连芯片的可复用模型验证方法,该方法包括:
在模型构造阶段将芯片模型与互连网络模型进行区分,按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述;
利用芯片模型和互连网络模型搭建仿真验证平台,进行模型验证;其中,仿真验证平台按照实际RTL验证的标准进行配置;
在芯片的RTL代码完成之后,将仿真验证平台中的芯片模型替换成芯片的RTL代码,复用仿真验证平台,进行RTL验证。
优选的,所述利用芯片模型和互连网络模型搭建仿真验证平台,包括:
利用芯片模型和互连网络模型搭建仿真环境,并建立测试激励和自动化监测机制环境。
优选的,仿真环境、测试激励和自动监测机制环境均按照RTL验证的标准进行建立。
优选的,复用仿真验证平台,进行RTL验证,包括:
复用仿真验证平台中的仿真环境和测试激励,进行RTL验证。
优选的,所述在模型构造阶段将芯片模型与互连网络模型进行区分之前,还包括:
在芯片设计RTL实现阶段根据芯片总体设计对芯片进行建模,构造芯片模型;
基于芯片模型和系统设计对芯片的互连网络进行建模,构造互连网络模型。
优选的,所述利用芯片模型和互连网络模型搭建仿真验证平台之后,还包括:为仿真验证平台添加所需要的自动化检查和验证机制。
优选的,所述自动检查和验证机制包括对接口上传输数据的检查和对fifo或者ram中存取的数据监测。
优选的,所述按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述,包括:
在芯片模型的建模过程中,对于芯片模型与互连网络模型的接口部分,采用与实际RTL代码相一致的寄存器级的描述来实现。
本发明所提供的一种网络互连芯片的可复用模型验证方法,在模型构造阶段将芯片模型与互连网络模型进行区分,按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述;利用芯片模型和互连网络模型搭建仿真验证平台,进行模型验证;其中,仿真验证平台按照实际RTL验证的标准进行配置;在芯片的RTL代码完成之后,将仿真验证平台中的芯片模型替换成芯片的RTL代码,复用仿真验证平台,进行RTL验证。可见,将芯片模型从整个系统模型中独立出来,并按照RTL验证的标准对其接口进行修改,采用寄存器级的描述来实现芯片模型的接口,这样后期能直接用对应的RTL代码替代芯片模型,同时对整个验证平台的其它要素,都按照RTL验证的标准进行配置,通过细化在模型验证阶段的工作,使模型验证在构造模型、环境搭建与激励设计等方面尽量向RTL代码验证的标准统一,以实现所有的或者大部分验证要素的复用,可复用的验证元素可以很明显地减少RTL验证的前期工作,缩短RTL验证的时间,缩短整个验证周期的时间,所以该方法实现提高模型验证的可复用程度,验证周期的时间,提高验证效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明所提供的一种网络互连芯片的可复用模型验证方法流程图;
图2为传统模型验证平台基本结构示意图;
图3为传统RTL验证平台基本结构示意图;
图4为可复用模型验证平台基本结构示意图。
具体实施方式
本发明的核心是提供一种网络互连芯片的可复用模型验证方法,以实现提高模型验证的可复用程度,缩短验证周期的时间,提高验证的工作效率。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1,图1为本发明所提供的一种网络互连芯片的可复用模型验证方法流程图,该方法包括:
S11:在模型构造阶段将芯片模型与互连网络模型进行区分,按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述;
S12:利用芯片模型和互连网络模型搭建仿真验证平台,进行模型验证;
其中,仿真验证平台按照实际RTL验证的标准进行配置;
S13:在芯片的RTL代码完成之后,将仿真验证平台中的芯片模型替换成芯片的RTL代码,复用仿真验证平台,进行RTL验证。
可见,将芯片模型从整个系统模型中独立出来,并按照RTL验证的标准对其接口进行修改,采用寄存器级的描述来实现芯片模型的接口,这样后期能直接用对应的RTL代码替代芯片模型,同时对整个验证平台的其它要素,都按照RTL验证的标准进行配置,通过细化在模型验证阶段的工作,使模型验证在构造模型、环境搭建与激励设计等方面尽量向RTL代码验证的标准统一,以实现所有的或者大部分验证要素的复用,可复用的验证元素可以很明显地减少RTL验证的前期工作,缩短RTL验证的时间,缩短整个验证周期的时间,所以该方法实现提高模型验证的可复用程度,验证周期的时间,提高验证效率。
基于上述方法,具体的,步骤S12中利用芯片模型和互连网络模型搭建仿真验证平台的过程具体为:利用芯片模型和互连网络模型搭建仿真环境,并建立测试激励和自动化监测机制环境。
其中,仿真环境、测试激励和自动监测机制环境均按照RTL验证的标准进行建立。
步骤S11中,具体是在芯片模型的构造阶段,将芯片模型和互连网络模型区分开来,然后按照实际RTL验证的标准对接口进行寄存器级的描述描述,即采用RTL验证的标准来形成芯片模型的接口。实际RTL验证的标准就是表示RTL验证的标准。
步骤S13中复用仿真验证平台,进行RTL验证的过程具体为:复用仿真验证平台中的仿真环境和测试激励,进行RTL验证。
具体的,在模型构造阶段将芯片模型与互连网络模型进行区分之前,在芯片设计RTL实现阶段根据芯片总体设计对芯片进行建模,构造芯片模型;基于芯片模型和系统设计对芯片的互连网络进行建模,构造互连网络模型。
利用芯片模型和互连网络模型搭建仿真验证平台之后,为仿真验证平台添加所需要的自动化检查和验证机制。
其中,自动检查和验证机制包括对接口上传输数据的检查和对fifo或者ram中存取的数据监测。这里的接口是芯片模型的接口。
具体的,步骤S11中按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述的过程具体为:在芯片模型的建模过程中,对于芯片模型与互连网络模型的接口部分,采用与实际RTL代码相一致的寄存器级的描述来实现。
本发明所提供的一种网络互连芯片的可复用模型验证方法考虑到超大规模芯片网络互连芯片验证中模块验证平台要素可复用性的问题,将芯片模型从整个系统模型中独立出来,并按照RTL的标准对其接口进行修改。同时,对整个验证平台的其它要素,都按照RTL验证平台的标准进行配置。
该方法为了提高模型验证的可复用程度,在模型构造阶段就把芯片模型与外围互连网络的模型即互连网络模型区分开来,并按照实际RTL设计的标准对接口进行寄存器级的描述,便于后期能直接用对应的RTL代码替代模型。然后,用互连网络模型和芯片模型搭建仿真环境进行验证。环境的搭建,测试激励的设计,以及添加的各种自动化检查和监测机制环境都要按照实际RTL验证的需求标准来进行。最后,在芯片设计RTL代码完成之后,在验证环境中替换掉芯片模型,复用模型验证中的测试激励,直接进行验证。
该方法通过细化在模型验证阶段的工作,使模型验证在构造模型、环境搭建与激励设计等方面尽量向RTL代码验证的标准统一,以实现所有的或者大部分验证要素的复用。这样的方式虽然会使模块验证的时间周期变长,但因为模块验证和RTL设计是并行的,并且早于RTL设计完成,因此一般情况下,变长的模块验证不会对整个研发周期有影响。而可复用的验证元素可以很明显地减少RTL验证的前期工作,缩短验证周期。
基于上述方法,详细的,具体实施过程为:(1)在芯片设计RTL实现阶段根据芯片总体设计对芯片进行建模;(2)基于芯片模型和系统设计对芯片的互连网络进行建模;(3)用互连网络模型和芯片模型搭建仿真环境进行验证;(4)为仿真验证环境添加所需要的各种自动化检查和监测机制;(5)芯片RTL实现完成时候将芯片加入验证环境中,替换对应的芯片模型;(6)复用纯模型验证中的验证环境和测试激励。
其中,根据芯片建模和互连网络建模,是使用抽象程度更高的验证语言,比如system verilog或者system C,依照设计文档中的功能和接口描述实现一个完整的芯片模型,如果实际设计有修改和优化,需要对模型进行对应的更新。
芯片建模过程中,在模型各自内部,功能描述都以行为级的描述实现,但在芯片模型与互连网络模型的接口部分,采用与实际RTL代码相一致的寄存器级描述实现,这是为了后期能直接用对应的RTL代码替代芯片模型。
其中,搭建仿真环境进行验证,其目的除了保证芯片模型与互连模型功能的正确性之外,还在于为后续的RTL验证提供可复用的验证环境和测试激励。因此,环境的搭建和测试激励的设计都要按照实际RTL验证的需求标准来进行。
添加所需要的各种自动化检查和监测机制,主要在于尽可能地实现验证的自动化,这部分工作的目的也主要是针对后续的RTL验证。因此,应该侧重于添加可复用到RTL验证中的机制,比如对接口上传输的数据的检查,对fifo或者ram中存取的数据监测等等。而对于模型内部状态等与RTL模块区别较大的信息,在调试的时候有需要再添加基本的功能就可以了。
其中,复用验证环境和测试激励,在前面工作做得完善的前提下,复用的环境和激励可以帮助覆盖大部分的RTL功能点,剩下的未覆盖的功能点多少取决于模型与实际RTL的差别。
可见,通过细化在模型验证阶段的工作,使模型验证在构造模型、环境搭建与激励设计等方面尽量向RTL代码验证的标准统一,以实现所有的或者大部分验证要素的复用。这样的方式虽然会使模块验证的时间周期变长,但因为模块验证和RTL设计是并行的,并且早于RTL设计完成,因此一般情况下,变长的模块验证不会对整个研发周期有影响。而可复用的验证元素可以很明显地减少RTL验证的前期工作,缩短验证周期。
请参考图2,图3和图4,图2为传统模型验证平台基本结构示意图;图3为传统RTL验证平台基本结构示意图;图4为可复用模型验证平台基本结构示意图,图4代表的就是本发明中可进行复用的仿真验证平台。参照这些附图,对比传统上的模型验证平台与RTL验证平台,根本的区别在于待验证目标即DUT的形态,对于模型验证而言,因为模型本就是由行为级描述构造而成,为了实现的便利以及易于控制,其接口部分,包括激励输入,结果输出,以及各个芯片模型之间的互连,都可以用抽象程度比较高的行为级操作完成。而RTL验证中的验证对象是对于实际电路的寄存器级描述,除了内部逻辑之外,对应的输入输出接口都是由各种不同位宽的信号组成。
本发明最大的改变在于将芯片模型以模块的方式从整个系统模型中独立出来,并将芯片模型的接口都改用寄存器级的描述,即增加对应的转换功能,实现从抽象数据到信号级数据的转换。本换功能,实现从抽象数据到信号级数据的转换。这样一来,从验证平台的角度来看,是以芯片模型还是以芯片RTL作为待验证目标DUC是没有区别的。然后,将环境配置、监测机制、激励注入与结果检查等方法都按照RTL验证的方式进行配置,这样构造的验证平台,大部分的元素都可以在RTL验证中复用。甚至,在理想情况下,整个验证平台可以直接用来做RTL验证,而复用的激励也能覆盖绝大部分的芯片RTL的功能点。
综上,本发明所提供的一种网络互连芯片的可复用模型验证方法,在模型构造阶段将芯片模型与互连网络模型进行区分,按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述;利用芯片模型和互连网络模型搭建仿真验证平台,进行模型验证;其中,仿真验证平台按照实际RTL验证的标准进行配置;在芯片的RTL代码完成之后,将仿真验证平台中的芯片模型替换成芯片的RTL代码,复用仿真验证平台,进行RTL验证。可见,将芯片模型从整个系统模型中独立出来,并按照RTL验证的标准对其接口进行修改,采用寄存器级的描述来实现芯片模型的接口,这样后期能直接用对应的RTL代码替代芯片模型,同时对整个验证平台的其它要素,都按照RTL验证的标准进行配置,通过细化在模型验证阶段的工作,使模型验证在构造模型、环境搭建与激励设计等方面尽量向RTL代码验证的标准统一,以实现所有的或者大部分验证要素的复用,可复用的验证元素可以很明显地减少RTL验证的前期工作,缩短RTL验证的时间,缩短整个验证周期的时间,所以该方法实现提高模型验证的可复用程度,验证周期的时间,提高验证效率。
以上对本发明所提供的一种网络互连芯片的可复用模型验证方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种网络互连芯片的可复用模型验证方法,其特征在于,包括:
在模型构造阶段将芯片模型与互连网络模型进行区分,按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述;
利用芯片模型和互连网络模型搭建仿真验证平台,进行模型验证;其中,仿真验证平台按照实际RTL验证的标准进行配置;
在芯片的RTL代码完成之后,将仿真验证平台中的芯片模型替换成芯片的RTL代码,复用仿真验证平台,进行RTL验证。
2.如权利要求1所述的方法,其特征在于,所述利用芯片模型和互连网络模型搭建仿真验证平台,包括:
利用芯片模型和互连网络模型搭建仿真环境,并建立测试激励和自动化监测机制环境。
3.如权利要求2所述的方法,其特征在于,仿真环境、测试激励和自动监测机制环境均按照RTL验证的标准进行建立。
4.如权利要求2所述的方法,其特征在于,复用仿真验证平台,进行RTL验证,包括:
复用仿真验证平台中的仿真环境和测试激励,进行RTL验证。
5.如权利要求1所述的方法,其特征在于,所述在模型构造阶段将芯片模型与互连网络模型进行区分之前,还包括:
在芯片设计RTL实现阶段根据芯片总体设计对芯片进行建模,构造芯片模型;
基于芯片模型和系统设计对芯片的互连网络进行建模,构造互连网络模型。
6.如权利要求1所述的方法,其特征在于,所述利用芯片模型和互连网络模型搭建仿真验证平台之后,还包括:为仿真验证平台添加所需要的自动化检查和验证机制。
7.如权利要求6所述的方法,其特征在于,所述自动检查和验证机制包括对接口上传输数据的检查和对fifo或者ram中存取的数据监测。
8.如权利要求1至7中任意一项所述的方法,其特征在于,所述按照实际RTL验证的标准对芯片模型的接口进行寄存器级的描述,包括:
在芯片模型的建模过程中,对于芯片模型与互连网络模型的接口部分,采用与实际RTL代码相一致的寄存器级的描述来实现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610365966.4A CN106100920A (zh) | 2016-05-27 | 2016-05-27 | 一种网络互连芯片的可复用模型验证方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610365966.4A CN106100920A (zh) | 2016-05-27 | 2016-05-27 | 一种网络互连芯片的可复用模型验证方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106100920A true CN106100920A (zh) | 2016-11-09 |
Family
ID=57230122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610365966.4A Pending CN106100920A (zh) | 2016-05-27 | 2016-05-27 | 一种网络互连芯片的可复用模型验证方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106100920A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106682370A (zh) * | 2017-02-28 | 2017-05-17 | 郑州云海信息技术有限公司 | 一种仿真验证系统 |
CN117634101A (zh) * | 2024-01-26 | 2024-03-01 | 杭州广立微电子股份有限公司 | 芯片表面形态确定方法、装置、计算机设备和存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6523153B1 (en) * | 1999-09-29 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Method of design verification for integrated circuit system and method for generating interface model for design verification |
CN104714870A (zh) * | 2015-03-26 | 2015-06-17 | 浪潮集团有限公司 | 一种基于bfm验证大型互连芯片的方法 |
CN105512418A (zh) * | 2015-12-18 | 2016-04-20 | 山东海量信息技术研究院 | 一种通过复用系统级模型验证环境实现模块级验证的方法 |
-
2016
- 2016-05-27 CN CN201610365966.4A patent/CN106100920A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6523153B1 (en) * | 1999-09-29 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Method of design verification for integrated circuit system and method for generating interface model for design verification |
CN104714870A (zh) * | 2015-03-26 | 2015-06-17 | 浪潮集团有限公司 | 一种基于bfm验证大型互连芯片的方法 |
CN105512418A (zh) * | 2015-12-18 | 2016-04-20 | 山东海量信息技术研究院 | 一种通过复用系统级模型验证环境实现模块级验证的方法 |
Non-Patent Citations (1)
Title |
---|
李振: "《基于SystemC的视频压缩重要算法建模和验证研究》", 《中国优秀硕士学位论文全文数据库》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106682370A (zh) * | 2017-02-28 | 2017-05-17 | 郑州云海信息技术有限公司 | 一种仿真验证系统 |
CN106682370B (zh) * | 2017-02-28 | 2020-07-28 | 苏州浪潮智能科技有限公司 | 一种仿真验证系统 |
CN117634101A (zh) * | 2024-01-26 | 2024-03-01 | 杭州广立微电子股份有限公司 | 芯片表面形态确定方法、装置、计算机设备和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104461810B (zh) | 一种提高嵌入式处理器功能验证效率的方法 | |
CN101183406B (zh) | 网络芯片模块级功能验证测试平台的建立方法 | |
CN103678745B (zh) | 一种用于fpga的跨平台多层次集成设计系统 | |
CN104346272B (zh) | 芯片自动仿真验证系统 | |
CN106503308A (zh) | 一种基于uvm的can控制器ip验证平台 | |
CN108052769A (zh) | 网表仿真验证方法和装置 | |
CN109582525A (zh) | 测试代码验证方法、验证装置、设备和存储介质 | |
CN108038328A (zh) | 芯片自动仿真验证系统 | |
CN112417798B (zh) | 一种时序测试方法、装置、电子设备及存储介质 | |
CN106844271A (zh) | 一种系统验证平台及方法 | |
CN105808843A (zh) | 一种混合信号验证平台的构造方法 | |
CN103150441A (zh) | 一种软硬件协同仿真的验证平台及其构建方法 | |
CN108121657A (zh) | 基于系统模型的可编程逻辑器件软件仿真验证系统 | |
WO2002073474A1 (en) | Method and apparatus for design validation of complex ic without using logic simulation | |
CN115048888A (zh) | 集成电路验证方法、装置、仿真系统、电子设备及介质 | |
CN106100920A (zh) | 一种网络互连芯片的可复用模型验证方法 | |
EP2546767A1 (en) | Digital circuit verification monitor | |
CN109120708A (zh) | 基于微服务组件的业务模块的构建方法、调用方法及装置 | |
CN105740579A (zh) | 一种连接uvm验证平台的搭建方法 | |
CN104866640A (zh) | 一种全fifo电路设计方法及其通用验证平台 | |
CN106777665A (zh) | 提高协同仿真平台验证效率的方法及系统 | |
CN102495778A (zh) | 一种测试单包正则匹配逻辑的系统和方法 | |
CN108802600A (zh) | 一种基于fpga的集成电路验证系统及方法 | |
CN104811259B (zh) | 一种卫星通信频偏验证方法 | |
CN114626330A (zh) | 一种数模混合电路仿真方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161109 |
|
RJ01 | Rejection of invention patent application after publication |