CN111985179A - 一种无线通信芯片的设计验证系统及方法 - Google Patents

一种无线通信芯片的设计验证系统及方法 Download PDF

Info

Publication number
CN111985179A
CN111985179A CN202010872805.0A CN202010872805A CN111985179A CN 111985179 A CN111985179 A CN 111985179A CN 202010872805 A CN202010872805 A CN 202010872805A CN 111985179 A CN111985179 A CN 111985179A
Authority
CN
China
Prior art keywords
verification
design
wireless communication
communication chip
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010872805.0A
Other languages
English (en)
Inventor
李振伟
李密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panchip Microelectronics Co ltd
Original Assignee
Panchip Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panchip Microelectronics Co ltd filed Critical Panchip Microelectronics Co ltd
Priority to CN202010872805.0A priority Critical patent/CN111985179A/zh
Publication of CN111985179A publication Critical patent/CN111985179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)

Abstract

本发明提供一种无线通信芯片的设计验证系统及方法,涉及集成电路设计验证技术领域,包括:功能设计模块,根据无线通信芯片的通信原理设计包括预设的若干配置集合的仿真模型;硬件设计模块,根据仿真模型设计硬件逻辑模型;功能验证模块,用于依次将仿真模型的各配置集合导入硬件逻辑模型;将硬件逻辑模型对第一发送数据进行编译解析的解析结果与第一发送数据进行比较得到第一验证结果,以及将硬件逻辑模型根据基本配置信息生成的一第二发送数据与第一发送数据进行比较得到第二验证结果。有益效果是设计验证过程操作简单,执行可靠,可以实现完全的自动化验证,节省了开发验证人员宝贵的时间,减少了未全覆盖出现的差错,具有很强的实用性。

Description

一种无线通信芯片的设计验证系统及方法
技术领域
本发明涉及集成电路设计验证技术领域,尤其涉及一种无线通信芯片的设计验证系统及方法。
背景技术
目前通信相关集成电路验证基本采用单个模式逐个验证查看的方式,再逐个建立不同的应用场景进行验证。随着当今世界在集成电路方面的电路复杂度越来越高,规模越来越大,层次越来复杂,设计验证的复杂度剧增,项目的模式方式也越来越多。在实际设计验证中,对于规模大的芯片,设计人员在做通信相关的验证时,有时可能高达几千种模式,如果再遍历长度信息就会有更多模式。采用单个手工模式进行验证的方式浪费开发验证人员大量的时间,而且很多重复操作也未必能验证全面。此为现有技术的不足之处。
因此,亟需一种能够解决有多种模式下单个手动验证而造成验证工作繁琐、耗时较多、不能覆盖全面的缺陷的技术方案。
发明内容
针对现有技术中存在的问题,本发明提供一种无线通信芯片的设计验证系统,具体包括:
功能设计模块,用于根据无线通信芯片的通信原理设计仿真模型,所述仿真模型包括预设的若干配置集合,每个所述配置集合包括一基本配置信息以及对应的一第一发送数据;
硬件设计模块,连接所述功能设计模块,用于根据所述仿真模型设计硬件逻辑模型;
功能验证模块,分别连接所述功能设计模块和所述硬件设计模块,所述功能验证模块包括:
数据导入单元,用于依次将所述仿真模型的各所述配置集合导入所述硬件逻辑模型;
第一验证单元,连接所述数据导入单元,用于将所述硬件逻辑模型对所述第一发送数据进行编译解析的解析结果与所述第一发送数据进行比较得到表征所述无线通信芯片接收性能的第一验证结果;
第二验证单元,连接所述数据导入单元,用于将所述硬件逻辑模型根据所述基本配置信息生成的一第二发送数据与所述第一发送数据进行比较得到表征所述无线通信芯片发送性能的第二验证结果。
优选的,所述功能设计模块采用matlab算法设计所述仿真模型。
优选的,还包括一模型验证模块,分别连接所述功能设计模块和所述硬件设计模块,用于根据所述无线通信芯片所述通信原理对所述仿真模型进行功能和性能验证;
所述硬件设计模块根据功能和性能验证通过的所述仿真模型设计所述硬件逻辑模型。
优选的,所述硬件设计模块采用verilog语言设计所述硬件逻辑模型。
优选的,所述通信原理包括所述无线通信芯片的调制方式,所述调制方式为正交调制,或频移键控调制,或正交频分复用调制,或相移键控调制,或正交幅度调制,或扩频调制。
优选的,所述功能验证模块包括:
结果输出单元,分别连接所述第一验证单元和所述第二验证单元,用于将所述基本配置信息及对应的所述第一验证结果和所述第二验证结果作为所述配置集合的功能验证结果发送至所述功能设计模块进行保存。
优选的,所述功能设计模块包括一数据导出单元,用于在接收到表征当前所述配置集合验证完成的所述功能验证结果后,由所述仿真模型中导出下一个所述配置集合并发送至所述功能验证模块,直至所有配置集合全部验证完成。
一种无线通信芯片的设计验证方法,应用于上述的无线通信芯片的设计验证系统,所述设计验证方法包括以下步骤:
步骤S1,所述设计验证系统根据无线通信芯片的通信原理设计仿真模型,所述仿真模型包括预设的若干配置集合,每个所述配置集合包括一基本配置信息以及对应的一第一发送数据;
步骤S2,所述设计验证系统根据所述仿真模型设计硬件逻辑模型;
步骤S3,所述设计验证系统依次将所述仿真模型的各所述配置集合导入所述硬件逻辑模型;
步骤S4,所述设计验证系统将所述硬件逻辑模型对所述第一发送数据进行编译解析的解析结果与所述第一发送数据进行比较得到表征所述无线通信芯片接收性能的第一验证结果;以及
将所述硬件逻辑模型根据所述基本配置信息生成的一第二发送数据与所述第一发送数据进行比较得到表征所述无线通信芯片发送性能的第二验证结果。
优选的,执行所述步骤S2之前,还包括一模型验证过程,具体包括:
所述设计验证系统根据所述无线通信芯片所述通信原理对所述仿真模型进行功能和性能验证;
所述步骤S3中,所述设计验证系统根据功能和性能验证通过的所述仿真模型设计所述硬件逻辑模型。
优选的,执行所述步骤S4之后还包括一结果输出过程,具体包括:
所述设计验证系统在接收到表征当前所述配置集合验证完成的包含所述基本配置信息及对应的所述第一验证结果和所述第二验证结果的功能验证结果后,对所述功能验证结果进行保存,并根据所述功能验证结果由所述仿真模型中导出下一个所述配置集合,随后返回所述步骤S3,直至所有配置集合全部验证完成。
上述技术方案具有如下优点或有益效果:设计验证过程操作简单,执行可靠,可以实现完全的自动化验证,节省了开发验证人员宝贵的时间,减少了未全覆盖出现的差错,具有很强的实用性。
附图说明
图1为本发明的较佳的实施例中,一种无线通信芯片的设计验证系统的结构示意图;
图2为本发明的较佳的实施例中,一种无线通信芯片的设计验证方法的流程示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。本发明并不限定于该实施方式,只要符合本发明的主旨,则其他实施方式也可以属于本发明的范畴。
本发明的较佳的实施例中,基于现有技术中存在的上述问题,现提供一种无线通信芯片的设计验证系统,如图1所示,具体包括:
功能设计模块1,用于根据无线通信芯片的通信原理设计仿真模型,仿真模型包括预设的若干配置集合,每个配置集合包括一基本配置信息以及对应的一第一发送数据;
硬件设计模块2,连接功能设计模块1,用于根据仿真模型设计硬件逻辑模型;
功能验证模块3,分别连接功能设计模块1和硬件设计模块2,功能验证模块包括:
数据导入单元31,用于依次将仿真模型的各配置集合导入硬件逻辑模型;
第一验证单元32,连接数据导入单元31,用于将硬件逻辑模型对第一发送数据进行编译解析的解析结果与第一发送数据进行比较得到表征无线通信芯片接收性能的第一验证结果;
第二验证单元33,连接数据导入单元31,用于将硬件逻辑模型根据基本配置信息生成的一第二发送数据与第一发送数据进行比较得到表征无线通信芯片发送性能的第二验证结果。
具体地,本实施例中,本发明通过将无线通信芯片的仿真模型的各个基本配置信息及对应的第一发送数据进行预先配置,并根据无线通信芯片的仿真模型设计硬件逻辑模型,通过将仿真模型的各个基本配置信息以及对应的第一发送数据依次导入硬件逻辑模型进行验证,能够自动遍历所有基本配置信息即第一发送数据,无需测试人员手动逐个验证,有效提升设计验证效率以及准确率。
进一步具体地,硬件逻辑模型接收到基本配置信息以及对应的第一发送数据后,对第一发送数据进行编译解析,若编译解析的结果与第一发送数据一致,则表示无线通信芯片接收性能验证通过,若编译解析的结果与第一发送数据不一致,则表示无线通信芯片接收性能验证不通过,上述接收性能的验证结果通过第一验证结果能够直观查看。同时硬件逻辑模型还能够根据接收到的基本配置信息生成一第二发送数据,若该第二发送数据与基本配置信息对应的第一发送数据一致,则表示无线通信芯片发送性能验证通过,若该第二发送数据与基本配置信息对应的第一发送数据不一致,则表示无线通信芯片发送性能验证不通过,上述发送性能验证结果通过第二验证结果能够直观查看。
作为优选的实施方式,仿真模型运行于matlab算法平台,硬件逻辑模型运行于EDA验证环境,具体地,仿真模型预设的配置集合可以采用Matlab软件自带的fprintf函数写入文件,并保存为txt格式,可以通过fscanf函数进行配置赋值。在每个配置集合进行设计验证时,需要首先由仿真模型中导出并运行EDA验证环境,并在该配置集合完成后自动退出EDA验证环境,上述仿真模型导出及EDA验证环境的运行可以采用matlab封装函数fprintf和system实现,硬件逻辑模型的配置集合导入可以通过fscanf函数读取写入,读取写入的频率可以通过预设的采样时钟控制,并通过fwrite函数写出RTL运行信息,EDA验证环境建立时,可以采用fopen函数进行打开配置集合中的基本配置信息和第一发送数据。在每个配置集合验证完成后,可以采用save函数保存对应的基本配置信息以及第一验证结果和第二验证结果。
本发明的较佳的实施例中,功能设计模块1采用matlab算法设计仿真模型。
本发明的较佳的实施例中,还包括一模型验证模块4,分别连接功能设计模块1和硬件设计模块2,用于根据无线通信芯片通信原理对仿真模型进行功能和性能验证;
硬件设计模块2根据功能和性能验证通过的仿真模型设计硬件逻辑模型。
本发明的较佳的实施例中,硬件设计模块2采用verilog语言设计硬件逻辑模型,该硬件逻辑模型设计完成后,还包括采用NC-Verilog软件编译通过,确认没有语法问题并能完成基本功能。
本发明的较佳的实施例中,通信原理包括无线通信芯片的调制方式,调制方式为正交调制,或频移键控调制,或正交频分复用调制,或相移键控调制,或正交幅度调制,或扩频调制,由于采用matlab算法设计仿真模型,针对无线通信芯片的不同调制方式,可以通过matlab自带通信包装函数进行仿真模型设计。
本发明的较佳的实施例中,功能验证模块3包括:
结果输出单元34,分别连接第一验证单元32和第二验证单元33,用于将基本配置信息及对应的第一验证结果和第二验证结果作为配置集合的功能验证结果发送至功能设计模块1进行保存。
具体地,本实施例中,通过将基本配置信息及对应的第一验证结果和第二验证结果作为配置集合的功能验证结果进行保存,能够在第一验证结果表示无线通信芯片的接收性能验证不通过或第二验证结果表示无线通信芯片的发送性能验证不通过时,设计验证人员能够快速定位到该功能验证结果对应的基本配置信息,进而能够对该基本配置信息进行调整。优选的,该功能验证结果可以采用excel表格进行保存,该excel表格中的每行对应存储一个配置集合的功能验证结果。
本发明的较佳的实施例中,功能设计模块1包括一数据导出单元11,用于在接收到表征当前配置集合验证完成的功能验证结果后,由仿真模型中导出下一个配置集合并发送至功能验证模块3,直至所有配置集合全部验证完成。
具体地,本实施例中,将接收到当前配置集合的功能验证结果作为该配置集合验证完成的标识,功能设计模块1根据该标识导出第一个配置集合进行验证过程,实现验证过程的持续性和自动化遍历。
一种无线通信芯片的设计验证方法,应用于上述的无线通信芯片的设计验证系统,如图2所示,设计验证方法包括以下步骤:
步骤S1,设计验证系统根据无线通信芯片的通信原理设计仿真模型,仿真模型包括预设的若干配置集合,每个配置集合包括一基本配置信息以及对应的一第一发送数据;
步骤S2,设计验证系统根据仿真模型设计硬件逻辑模型;
步骤S3,设计验证系统依次将仿真模型的各配置集合导入硬件逻辑模型;
步骤S4,设计验证系统将硬件逻辑模型对第一发送数据进行编译解析的解析结果与第一发送数据进行比较得到表征无线通信芯片接收性能的第一验证结果;以及
将硬件逻辑模型根据基本配置信息生成的一第二发送数据与第一发送数据进行比较得到表征无线通信芯片发送性能的第二验证结果。
本发明的较佳的实施例中,执行步骤S2之前,还包括一模型验证过程,具体包括:
设计验证系统根据无线通信芯片通信原理对仿真模型进行功能和性能验证;
步骤S3中,设计验证系统根据功能和性能验证通过的仿真模型设计硬件逻辑模型。
本发明的较佳的实施例中,执行步骤S4之后还包括一结果输出过程,具体包括:
设计验证系统在接收到表征当前配置集合验证完成的包含基本配置信息及对应的第一验证结果和第二验证结果的功能验证结果后,对功能验证结果进行保存,并根据功能验证结果由仿真模型中导出下一个配置集合,随后返回步骤S3,直至所有配置集合全部验证完成。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (10)

1.一种无线通信芯片的设计验证系统,其特征在于,具体包括:
功能设计模块,用于根据无线通信芯片的通信原理设计仿真模型,所述仿真模型包括预设的若干配置集合,每个所述配置集合包括一基本配置信息以及对应的一第一发送数据;
硬件设计模块,连接所述功能设计模块,用于根据所述仿真模型设计硬件逻辑模型;
功能验证模块,分别连接所述功能设计模块和所述硬件设计模块,所述功能验证模块包括:
数据导入单元,用于依次将所述仿真模型的各所述配置集合导入所述硬件逻辑模型;
第一验证单元,连接所述数据导入单元,用于将所述硬件逻辑模型对所述第一发送数据进行编译解析的解析结果与所述第一发送数据进行比较得到表征所述无线通信芯片接收性能的第一验证结果;
第二验证单元,连接所述数据导入单元,用于将所述硬件逻辑模型根据所述基本配置信息生成的一第二发送数据与所述第一发送数据进行比较得到表征所述无线通信芯片发送性能的第二验证结果。
2.根据权利要求1所述的无线通信芯片的设计验证系统,其特征在于,所述功能设计模块采用matlab算法设计所述仿真模型。
3.根据权利要求1所述的无线通信芯片的设计验证系统,其特征在于,还包括一模型验证模块,分别连接所述功能设计模块和所述硬件设计模块,用于根据所述无线通信芯片所述通信原理对所述仿真模型进行功能和性能验证;
所述硬件设计模块根据功能和性能验证通过的所述仿真模型设计所述硬件逻辑模型。
4.根据权利要求1所述的无线通信芯片的设计验证系统,其特征在于,所述硬件设计模块采用verilog语言设计所述硬件逻辑模型。
5.根据权利要求1所述的无线通信芯片的设计验证系统,其特征在于,所述通信原理包括所述无线通信芯片的调制方式,所述调制方式为正交调制,或频移键控调制,或正交频分复用调制,或相移键控调制,或正交幅度调制,或扩频调制。
6.根据权利要求1所述的无线通信芯片的设计验证系统,其特征在于,所述功能验证模块包括:
结果输出单元,分别连接所述第一验证单元和所述第二验证单元,用于将所述基本配置信息及对应的所述第一验证结果和所述第二验证结果作为所述配置集合的功能验证结果发送至所述功能设计模块进行保存。
7.根据权利要求6所述的无线通信芯片的设计验证系统,其特征在于,所述功能设计模块包括一数据导出单元,用于在接收到表征当前所述配置集合验证完成的所述功能验证结果后,由所述仿真模型中导出下一个所述配置集合并发送至所述功能验证模块,直至所有配置集合全部验证完成。
8.一种无线通信芯片的设计验证方法,其特征在于,应用于如权利要求1-8中任意一项所述的无线通信芯片的设计验证系统,所述设计验证方法包括以下步骤:
步骤S1,所述设计验证系统根据无线通信芯片的通信原理设计仿真模型,所述仿真模型包括预设的若干配置集合,每个所述配置集合包括一基本配置信息以及对应的一第一发送数据;
步骤S2,所述设计验证系统根据所述仿真模型设计硬件逻辑模型;
步骤S3,所述设计验证系统依次将所述仿真模型的各所述配置集合导入所述硬件逻辑模型;
步骤S4,所述设计验证系统将所述硬件逻辑模型对所述第一发送数据进行编译解析的解析结果与所述第一发送数据进行比较得到表征所述无线通信芯片接收性能的第一验证结果;以及
将所述硬件逻辑模型根据所述基本配置信息生成的一第二发送数据与所述第一发送数据进行比较得到表征所述无线通信芯片发送性能的第二验证结果。
9.根据权利要求8所述的无线通信芯片的设计验证方法,其特征在于,执行所述步骤S2之前,还包括一模型验证过程,具体包括:
所述设计验证系统根据所述无线通信芯片所述通信原理对所述仿真模型进行功能和性能验证;
所述步骤S3中,所述设计验证系统根据功能和性能验证通过的所述仿真模型设计所述硬件逻辑模型。
10.根据权利要求8所述的无线通信芯片的设计验证方法,其特征在于,执行所述步骤S4之后还包括一结果输出过程,具体包括:
所述设计验证系统在接收到表征当前所述配置集合验证完成的包含所述基本配置信息及对应的所述第一验证结果和所述第二验证结果的功能验证结果后,对所述功能验证结果进行保存,并根据所述功能验证结果由所述仿真模型中导出下一个所述配置集合,随后返回所述步骤S3,直至所有配置集合全部验证完成。
CN202010872805.0A 2020-08-26 2020-08-26 一种无线通信芯片的设计验证系统及方法 Pending CN111985179A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010872805.0A CN111985179A (zh) 2020-08-26 2020-08-26 一种无线通信芯片的设计验证系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010872805.0A CN111985179A (zh) 2020-08-26 2020-08-26 一种无线通信芯片的设计验证系统及方法

Publications (1)

Publication Number Publication Date
CN111985179A true CN111985179A (zh) 2020-11-24

Family

ID=73440668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010872805.0A Pending CN111985179A (zh) 2020-08-26 2020-08-26 一种无线通信芯片的设计验证系统及方法

Country Status (1)

Country Link
CN (1) CN111985179A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117436391A (zh) * 2023-12-21 2024-01-23 四川思凌科微电子有限公司 一种用于算法和硬件联合仿真的方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725188A (zh) * 2004-07-22 2006-01-25 华为技术有限公司 逻辑验证系统及方法
CN102141951A (zh) * 2010-11-25 2011-08-03 华为技术有限公司 芯片仿真系统及方法
CN102401876A (zh) * 2010-09-17 2012-04-04 深圳安博电子有限公司 一种光电集成电路芯片的测试系统和测试方法
CN102521444A (zh) * 2011-12-08 2012-06-27 青岛海信信芯科技有限公司 软硬件协同仿真/验证方法及装置
CN102789418A (zh) * 2012-06-27 2012-11-21 北京大学深圳研究生院 处理器功能仿真模型生成装置、方法及功能验证方法
CN102955727A (zh) * 2011-08-31 2013-03-06 北京中电华大电子设计有限责任公司 一种802.11n无线网卡中固件仿真模型的处理方法
CN104346272A (zh) * 2013-07-24 2015-02-11 无锡华润微电子有限公司 芯片自动仿真验证系统
CN105302950A (zh) * 2015-10-19 2016-02-03 北京精密机电控制设备研究所 一种软、硬件协同的可编程逻辑器件交联仿真测试方法
US20170109466A1 (en) * 2015-10-20 2017-04-20 Synopsys, Inc. Overlaying of Clock and Data Propagation in Emulation
CN106771991A (zh) * 2017-01-23 2017-05-31 电子科技大学 一种应用于反熔丝fpga编程前的自动化测试技术
US9702933B1 (en) * 2015-10-22 2017-07-11 Cadence Design Systems, Inc. System and method for concurrent interconnection diagnostics field
CN108038328A (zh) * 2017-12-24 2018-05-15 苏州赛源微电子有限公司 芯片自动仿真验证系统
CN108563545A (zh) * 2018-04-11 2018-09-21 北京计算机技术及应用研究所 一种覆盖率驱动软硬件协同的sopc功能验证方法和系统
CN108984945A (zh) * 2018-08-03 2018-12-11 北京智芯微电子科技有限公司 基于多核心联合仿真被验证设计的仿真验证平台
CN110147301A (zh) * 2019-04-24 2019-08-20 深圳贝特莱电子科技股份有限公司 一种芯片验证系统及方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725188A (zh) * 2004-07-22 2006-01-25 华为技术有限公司 逻辑验证系统及方法
CN102401876A (zh) * 2010-09-17 2012-04-04 深圳安博电子有限公司 一种光电集成电路芯片的测试系统和测试方法
CN102141951A (zh) * 2010-11-25 2011-08-03 华为技术有限公司 芯片仿真系统及方法
CN102955727A (zh) * 2011-08-31 2013-03-06 北京中电华大电子设计有限责任公司 一种802.11n无线网卡中固件仿真模型的处理方法
CN102521444A (zh) * 2011-12-08 2012-06-27 青岛海信信芯科技有限公司 软硬件协同仿真/验证方法及装置
CN102789418A (zh) * 2012-06-27 2012-11-21 北京大学深圳研究生院 处理器功能仿真模型生成装置、方法及功能验证方法
CN104346272A (zh) * 2013-07-24 2015-02-11 无锡华润微电子有限公司 芯片自动仿真验证系统
CN105302950A (zh) * 2015-10-19 2016-02-03 北京精密机电控制设备研究所 一种软、硬件协同的可编程逻辑器件交联仿真测试方法
US20170109466A1 (en) * 2015-10-20 2017-04-20 Synopsys, Inc. Overlaying of Clock and Data Propagation in Emulation
US9702933B1 (en) * 2015-10-22 2017-07-11 Cadence Design Systems, Inc. System and method for concurrent interconnection diagnostics field
CN106771991A (zh) * 2017-01-23 2017-05-31 电子科技大学 一种应用于反熔丝fpga编程前的自动化测试技术
CN108038328A (zh) * 2017-12-24 2018-05-15 苏州赛源微电子有限公司 芯片自动仿真验证系统
CN108563545A (zh) * 2018-04-11 2018-09-21 北京计算机技术及应用研究所 一种覆盖率驱动软硬件协同的sopc功能验证方法和系统
CN108984945A (zh) * 2018-08-03 2018-12-11 北京智芯微电子科技有限公司 基于多核心联合仿真被验证设计的仿真验证平台
CN110147301A (zh) * 2019-04-24 2019-08-20 深圳贝特莱电子科技股份有限公司 一种芯片验证系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117436391A (zh) * 2023-12-21 2024-01-23 四川思凌科微电子有限公司 一种用于算法和硬件联合仿真的方法
CN117436391B (zh) * 2023-12-21 2024-03-26 四川思凌科微电子有限公司 一种用于算法和硬件联合仿真的方法

Similar Documents

Publication Publication Date Title
CN102375778B (zh) 实现数字信号处理器自动测试的方法及系统
CN107783873B (zh) 一种烧录器自动化测试平台的实现方法
CN102054100B (zh) 一种基于静态分析的rtl设计错误检测方法和系统
WO2016026328A1 (zh) 一种信息处理方法、装置及计算机存储介质
CN116580757B (zh) 一种虚拟ate测试方法及系统
CN113343617B (zh) 软硬件协同仿真方法
CN112444731B (zh) 芯片测试方法、装置、处理器芯片及服务器
CN115684896B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN113569524A (zh) 芯片设计中基于综合网表提取时钟树的方法及应用
CN115656791B (zh) 芯片可测性设计的测试方法及测试平台
CN107329889B (zh) 一种c编译器自动化测试的方法
CN111985179A (zh) 一种无线通信芯片的设计验证系统及方法
CN117094269B (zh) 一种验证方法、装置、电子设备及可读存储介质
CN113010427A (zh) 一种基于等价取模测试的高级综合工具缺陷检测方法
CN109145334B (zh) 一种芯片设计处理的方法及装置
CN115684895B (zh) 芯片可测性设计测试方法、测试平台及其生成方法及装置
CN115684894B (zh) 芯片可测性设计的测试方法及测试平台
CN117194230A (zh) 不同版本板卡的fct匹配测试方法、装置、设备及介质
CN115833964A (zh) 双模通信模块的性能测试方法和性能测试系统
US6434503B1 (en) Automated creation of specific test programs from complex test programs
CN115034165A (zh) 一种芯片仿真验证方法、系统、设备以及存储介质
CN116090373A (zh) 激励自动生成方法、系统及计算机可读介质
CN112001138A (zh) 一种高效的数字电路算法验证装置
CN112131807A (zh) 一种跨时钟域验证方法、装置、设备及介质
CN117574817B (zh) 自适应时序变化的设计自动化验证方法、系统及验证平台

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination