CN109145334B - 一种芯片设计处理的方法及装置 - Google Patents

一种芯片设计处理的方法及装置 Download PDF

Info

Publication number
CN109145334B
CN109145334B CN201710502887.8A CN201710502887A CN109145334B CN 109145334 B CN109145334 B CN 109145334B CN 201710502887 A CN201710502887 A CN 201710502887A CN 109145334 B CN109145334 B CN 109145334B
Authority
CN
China
Prior art keywords
chip
scan chain
design
scan
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710502887.8A
Other languages
English (en)
Other versions
CN109145334A (zh
Inventor
李峄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201710502887.8A priority Critical patent/CN109145334B/zh
Publication of CN109145334A publication Critical patent/CN109145334A/zh
Application granted granted Critical
Publication of CN109145334B publication Critical patent/CN109145334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种芯片设计处理的方法，包括：在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。一种芯片设计处理的装置。本方案可以加速芯片设计的迭代过程，极大地提高了芯片设计的进度。

Description

一种芯片设计处理的方法及装置
技术领域
本发明实施例涉及通信技术领域，尤指一种芯片设计处理的方法及装置。
背景技术
随着芯片规模的不断增大和工艺节点的进一步缩小，功率密度进一步增大，电源完整性分析变得越来越重要。而从自动化测试的角度出发，现在的芯片都会将芯片中的寄存器串成链，来进行扫描测试，而该工作模式，芯片中的电路单元存在大范围同时工作的场景，对电源网络造成很大的冲击，存在测试模式时电路功能失效的风险。因而在当今的芯片设计中，需要确保扫描测试模式下保证电源的完整性，确保测试模式时，芯片能正常工作。所以提供稳定供电网络在芯片物理实现中变得越来越重要。
其中，电源完整性(Power Integrity，简称PI)是指当大量芯片内的功能单元同时翻转时，会产生较大的瞬态电流，这时由于供电线路上的电阻电感的影响，电源线上和地线上电压就会波动和变化，良好的电源分配网络设计是电源完整性的保证，而电源完整性的好坏，直接决定了芯片能否稳定工作。
而扫描测试是指利用预先设计在芯片中的扫描链电路加上特定的测试测试激励向量进行芯片测试，来筛选功能正常芯片和定为失效位置的一种测试方式。该测试模式主要是通过将芯片中的寄存器单元串成链来实现。该寄存器链，通常称为扫描链。扫描测试向量是指一些用来配置扫描链的状态的激励。
通常利用芯片设计完成后的功能后仿真产生的电路状态信息进行扫描测试模式的电源完整性分析，这种方法只能在芯片设计周期的后期，临近投片时才能定位电源完整性的问题。往往发现有问题的时候，修改起来费时费力，很大程度影响设计进度。
发明内容
本发明实施例要解决的技术问题是提供一种芯片设计处理的方法及装置，以加速芯片设计的迭代过程。
一种芯片设计处理的方法，包括：
在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。
可选地，所述在芯片物理设计阶段生成好时钟树后，还包括：
获取所述芯片的设计数据，是从所述芯片的设计数据中获取所述每一条扫描链的信息的。
可选地，所述芯片的设计数据包括以下的一种或多种：
网表、描述芯片物理信息的设计交换格式文件、描述寄生参数的标准寄生交换格式文件和时序约束文件。
可选地，所述每一条扫描链的信息包括：扫描链连接关系和扫描链的长度。
可选地，所述扫描模式测试向量包括根据指定项目截取实际扫描测试模式下的配置向量。
可选地，所述进行电源完整性分析是在以下任一阶段进行的：
在芯片物理设计阶段生成时钟树阶段，或者在布线阶段，或者时序修复阶段。
一种芯片设计处理的装置，其中，包括：
获取模块，用于在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
配置模块，用于根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
分析模块，用于根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。
可选地，所述获取模块，还用于获取所述芯片的设计数据，是从所述芯片的设计数据中获取所述每一条扫描链的信息的，所述芯片的设计数据包括以下的一种或多种：网表、描述芯片物理信息的设计交换格式文件、描述寄生参数的标准寄生交换格式文件和时序约束文件。
可选地，所述分析模块，进行电源完整性分析是在以下任一阶段进行的：在芯片物理设计阶段生成好时钟树后，或者在布线阶段，或者时序修复阶段。
一种芯片设计处理的装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，所述处理器执行所述程序时实现以下步骤：
在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。
综上，本发明实施例提供一种芯片设计处理的方法及装置，可以加速芯片设计的迭代过程，极大地提高了芯片设计的进度。
附图说明
图1为传统测试模式的电源完整性分析的流程图。
图2为本发明实施例一的一种芯片设计处理的方法的流程图。
图3为本发明实施例的扫描链的示意图。
图4为本发明实施例的扫描链工作状态确立的示意图。
图5为本发明实施例的电源完整性分析的流程图。
图6为本发明实施例二的一种芯片设计处理的方法的流程图。
图7为本发明实施例的一种芯片设计处理的装置的示意图。
具体实施方式
传统分析方法需要在设计完成后，通过仿真得到扫描测试模式下芯片的波形文件来描述芯片的工作状态，进而分析该模式的电源完整性，如图1所示。传统方法针对一些成熟的设计，能够较好的分析和验证电源的完整性，但是对一些新的，不够成熟的设计，需要尽早的发现设计中的一些问题，比如是否存在大量的同时翻转，做到早发现，早修改，从而加速芯片设计的迭代过程，保证芯片质量和按时交付。
为了解决上述问题，本发明实施例提供一种芯片设计处理的方法及装置，通过配置特定的具有代表性测试向量给芯片中的扫描链，在芯片物理实现阶段生成时钟树时就能进行扫描测试模式电源完整性分析，加速设计的迭代。
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
实施例一
图2为本发明实施例的一种芯片设计处理的方法的流程图，如图2所示，本实施例的方法包括以下步骤：
步骤11、在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
步骤12、根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
步骤13、根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。
本实施例的方法可以通过配置特定的具有代表性测试向量给芯片中的扫描链，在芯片物理实现阶段生成时钟树时就能进行扫描测试模式电源完整性分析，加速设计的迭代。
在时钟树生成后，芯片的时钟路径基本稳定，而组合逻辑路径的时序信息在后续流程中的变动对电源完整性分析影响很小，从结果对比来看，只是仿真得到的电压降(电压降，是指由于电路供电网络路径上由于电阻的大小，分的电压，直接反应了电源网络的稳定性)的数值有点区别，反映的问题区域基本一致。
通常扫描链为将寄存器都串成一条条的寄存器链，如图3所示。本方案利用这一特殊电路的工作模式，预先配置扫描模式必须传递的向量，比如扫描链自检的0011向量来确认寄存器的工作状态，如图4所示，图4为本发明实施例的扫描链工作状态确立示意图。
如图4所示的扫描链当中，测试向量按时钟周期每一个周期传递一位数据给扫描链，然后在下一个周期将这个数据传递到下一级的寄存器，这样寄存器每个周期工作状态通过所给的测试向量确定了，而其中间的组合逻辑也能根据自身的功能特点(图中所示是与门)，及前面每个周期预置的寄存器状态输出来确认它的输出结果，这样整个电路的工作状态也能确定。
寄存器中间的组合逻辑也能通过状态传递的结果，并根据各自功能的特点，推演得到一个得到和真实场景相符的工作场景，从而在以上的基于给定测试向量推演出来的电路工作状态下进行电源完整性分析。
本发明实施例的方法在芯片物理设计阶段生成好时钟树后，即可对芯片进行电源完整性分析，不需要等到芯片临近投片时才能定位电源完整性的问题，本发明实施例的方法可以在以下任一阶段进行电源完整性分析，如图5所示：
在芯片物理设计阶段生成时钟树阶段；或者
布线阶段；或者
时序修复阶段。
通过本发明实施例的方法，可以提前发现设计中存在的问题，基于指定特定工作向量，能得到导向性很强的工作状态，寄存器的状态和真实的场景基本一致，从而得到的IR(电压降)分析结果反映出的问题区域基本一致，有极高的可信度。
另外，传统分析方法作为一种验收方法，只能到接近流片时才能定位芯片设计中的问题，而本发明实施例作为一种早期的验证手段，能在物理实现早期快速精准的定位设计缺陷。同时，由于没有采用后仿波形，仿真时对内存的需求降低，仿真时间也有明显降低。
实施例二
图6为本发明实施例的一种测试芯片的方法的流程图，如图6所示，本实施例的方法包括：
步骤21、在芯片物理设计阶段生成好时钟树后，取得相关的设计数据。
如网表，描述芯片物理信息的DEF(Design Exchange Format，设计交换格式)文件，描述寄生参数的SPEF(Standard Parasitic Exchange Format，标准寄生交换格式)文件和时序约束文件。
步骤22、从所述设计数据中获取得到设计中的一些时序信息，包含时钟，信号跳变的窗口等信息，以获取功耗计算和翻转时刻的关键信息。
步骤23、获取设计中每一条扫描链的信息，如扫描链长度、扫描链的长度、连接顺序等信息。
步骤24、根据预置的扫描测试向量分别对所述每一条扫描链进行扫描测试。
本实施例可以通过配置扫描链自检向量0011和根据不同的项目截取实际扫描测试模式下的配置向量对每一条扫描链进行扫描测试，得到两个接近真实的场景，来综合分析IR结果。
步骤25、随后进行仿真得到电源完整性仿真的结果，综合两个场景的分析结果，分析定位设计中的问题，提出修改方案，尽早解决。
实施例三
图7为本发明实施例的一种芯片设计处理的装置的示意图，如图7所示，本实施例的装置包括：
获取模块，用于在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
配置模块，用于根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
分析模块，用于根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。
本实施例的装置通过配置特定的具有代表性测试向量给芯片中的扫描链，在芯片物理实现阶段生成时钟树时就能进行扫描测试模式电源完整性分析，加速设计的迭代
在一实施例中，所述获取模块，还用于获取所述芯片的设计数据，是从所述芯片的设计数据中获取所述每一条扫描链的信息的，所述芯片的设计数据包括以下的一种或多种：网表、描述芯片物理信息的设计交换格式文件、描述寄生参数的标准寄生交换格式文件和时序约束文件。
在一实施例中，所述分析模块，进行电源完整性分析是在以下任一阶段进行的：在芯片物理设计阶段生成好时钟树后，或者在布线阶段，或者时序修复阶段。
本发明实施例还提供一种芯片设计处理的装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其中，所述处理器执行所述程序时实现以下步骤：
在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析。
本发明实施例还提供了一种计算机可读存储介质，其存储有计算机可执行指令，所述计算机可执行指令被执行时实现所述测试芯片的方法。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上仅为本发明的优选实施例，当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (9)

1.一种芯片设计处理的方法，包括：
在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析；
所述根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置，包括：根据配置的扫描链自检向量和根据指定项目截取实际扫描测试模式下的配置向量，对每一条扫描链进行扫描测试，得到两个接近真实的场景；
所述根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析，包括：进行仿真得到电源完整性仿真的结果，综合两个所述场景的分析结果，分析定位设计中的问题。
2.如权利要求1所述的方法，其特征在于：所述在芯片物理设计阶段生成好时钟树后，还包括：
获取所述芯片的设计数据，是从所述芯片的设计数据中获取所述每一条扫描链的信息的。
3.如权利要求2所述的方法，其特征在于：所述芯片的设计数据包括以下的一种或多种：
网表、描述芯片物理信息的设计交换格式文件、描述寄生参数的标准寄生交换格式文件和时序约束文件。
4.如权利要求2所述的方法，其特征在于：
所述每一条扫描链的信息包括：扫描链连接关系和扫描链的长度。
5.如权利要求1所述的方法，其特征在于：所述进行电源完整性分析是在以下任一阶段进行的：
在芯片物理设计阶段生成时钟树阶段，或者在布线阶段，或者时序修复阶段。
6.一种芯片设计处理的装置，其特征在于，包括：
获取模块，用于在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
配置模块，用于根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；其中，根据配置的扫描链自检向量和根据指定项目截取实际扫描测试模式下的配置向量，对每一条扫描链进行扫描测试，得到两个接近真实的场景；
分析模块，用于根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析；其中，进行仿真得到电源完整性仿真的结果，综合两个所述场景的分析结果，分析定位设计中的问题。
7.如权利要求6所述的装置，其特征在于：
所述获取模块，还用于获取所述芯片的设计数据，是从所述芯片的设计数据中获取所述每一条扫描链的信息的，所述芯片的设计数据包括以下的一种或多种：网表、描述芯片物理信息的设计交换格式文件、描述寄生参数的标准寄生交换格式文件和时序约束文件。
8.如权利要求6所述的装置，其特征在于：
所述分析模块，进行电源完整性分析是在以下任一阶段进行的：在芯片物理设计阶段生成好时钟树后，或者在布线阶段，或者时序修复阶段。
9.一种芯片设计处理的装置，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现以下步骤：
在芯片物理设计阶段生成好时钟树后，获取每一条扫描链的信息；
根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置；
根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析；
所述根据预置的扫描模式测试向量对所述每一条扫描链进行状态配置，包括：根据配置的扫描链自检向量和根据指定项目截取实际扫描测试模式下的配置向量，对每一条扫描链进行扫描测试，得到两个接近真实的场景；
所述根据配置后的所述每一条扫描链的状态模拟所述芯片在扫描测试模式的工作状态，进行电源完整性分析，包括：进行仿真得到电源完整性仿真的结果，综合两个所述场景的分析结果，分析定位设计中的问题。
CN201710502887.8A 2017-06-27 2017-06-27 一种芯片设计处理的方法及装置 Active CN109145334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710502887.8A CN109145334B (zh) 2017-06-27 2017-06-27 一种芯片设计处理的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710502887.8A CN109145334B (zh) 2017-06-27 2017-06-27 一种芯片设计处理的方法及装置

Publications (2)

Publication Number Publication Date
CN109145334A CN109145334A (zh) 2019-01-04
CN109145334B true CN109145334B (zh) 2023-04-07

Family

ID=64805288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710502887.8A Active CN109145334B (zh) 2017-06-27 2017-06-27 一种芯片设计处理的方法及装置

Country Status (1)

Country Link
CN (1) CN109145334B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111027057B (zh) * 2019-01-31 2023-12-26 安天科技集团股份有限公司 一种芯片隐藏硬件的检测方法、装置及存储介质
CN114117989A (zh) * 2020-08-31 2022-03-01 长鑫存储技术有限公司 一种芯片的设计方法、设计装置、计算机设备及存储介质
CN115168282B (zh) * 2022-09-08 2022-12-02 江西萤火虫微电子科技有限公司 总线协议上配置数据处理方法、系统、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071449A (zh) * 2006-05-12 2007-11-14 中国科学院微电子研究所 基于ic－封装－pcb协同设计的pi解决方法
CN102081689A (zh) * 2010-12-31 2011-06-01 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN103091620A (zh) * 2012-12-29 2013-05-08 江苏东大集成电路系统工程技术有限公司 一种针对扫描测试中捕获功耗的优化方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8413102B2 (en) * 2011-08-03 2013-04-02 Apple Inc. Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071449A (zh) * 2006-05-12 2007-11-14 中国科学院微电子研究所 基于ic－封装－pcb协同设计的pi解决方法
CN102081689A (zh) * 2010-12-31 2011-06-01 中国航空工业集团公司第六三一研究所 一种芯片的可测试性设计方法
CN103091620A (zh) * 2012-12-29 2013-05-08 江苏东大集成电路系统工程技术有限公司 一种针对扫描测试中捕获功耗的优化方法

Also Published As

Publication number Publication date
CN109145334A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
EP1093619B1 (en) System and method for identifying finite state machines and verifying circuit designs
US7478028B2 (en) Method for automatically searching for functional defects in a description of a circuit
Murakami et al. Selection of potentially testable path delay faults for test generation
US7415678B2 (en) Method and apparatus for synthesis of multimode X-tolerant compressor
JP3851782B2 (ja) 半導体集積回路及びそのテスト方法
CN109145334B (zh) 一种芯片设计处理的方法及装置
US7228262B2 (en) Semiconductor integrated circuit verification system
US20050262409A1 (en) Smart capture for ATPG (automatic test pattern generation) and fault simulation of scan-based integrated circuits
US20110082657A1 (en) Delay analysis device, delay analysis method, and delay analysis program
US6052809A (en) Method for generating test patterns
US20130055177A1 (en) Systems and methods for increasing debugging visibility of prototyping systems
JP2000207440A (ja) 半導体集積回路の設計検証装置、方法及び記憶媒体
Song et al. Chip test pattern reordering method using adaptive test to reduce cost for testing of ICs
US7350124B2 (en) Method and apparatus for accelerating through-the pins LBIST simulation
US7607057B2 (en) Test wrapper including integrated scan chain for testing embedded hard macro in an integrated circuit chip
US7467362B2 (en) Failure detection improvement apparatus, failure detection improvement program, failure detection improvement method
US6532571B1 (en) Method to improve a testability analysis of a hierarchical design
US8392776B2 (en) Delay fault diagnosis program
Li et al. Efficient observation-point insertion for diagnosability enhancement in digital circuits
US8943457B2 (en) Simulating scan tests with reduced resources
CN116629171A (zh) 一种基于综合网表的fpga芯片调试方法及装置
US11379644B1 (en) IC chip test engine
CN113609804B (zh) 用例生成方法及装置、测试方法、可测试性设计方法
US7500165B2 (en) Systems and methods for controlling clock signals during scan testing integrated circuits
US8423935B1 (en) Method and apparatus for verifying output-based clock gating

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant