CN115168282B - 总线协议上配置数据处理方法、系统、设备及存储介质 - Google Patents
总线协议上配置数据处理方法、系统、设备及存储介质 Download PDFInfo
- Publication number
- CN115168282B CN115168282B CN202211092593.XA CN202211092593A CN115168282B CN 115168282 B CN115168282 B CN 115168282B CN 202211092593 A CN202211092593 A CN 202211092593A CN 115168282 B CN115168282 B CN 115168282B
- Authority
- CN
- China
- Prior art keywords
- data
- configuration
- target
- configuration data
- target slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17356—Indirect interconnection networks
- G06F15/17368—Indirect interconnection networks non hierarchical topologies
- G06F15/17381—Two dimensional, e.g. mesh, torus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
- G06F9/4451—User profiles; Roaming
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种总线协议上配置数据处理方法、系统、设备及存储介质,所述方法包括将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;若是则将配置寄存器串输入至串行链路;通过标识字段从配置寄存器串中查找目标从设备对应的目标配置数据,并将目标配置数据从配置寄存器串中截取;判断目标从设备的串口通讯模块是否存在数据变动;若是则通过目标从设备的配置控制器实时处理所述数据传输请求信号。本申请可实现从设备单独且并行高速处理配置数据,使得总线传输速率大大提升。
Description
技术领域
本发明属于集成电路芯片数据处理的技术领域,具体地涉及一种总线协议上配置数据处理方法、系统、设备及存储介质。
背景技术
微电子已经迈向了片上系统(System-on-Chip)设计,随着片上系统设计的日益发展,对计算机本地总线和集成电路片上总线互联技术的要求也日益强烈。片上总线是基于处理器的一种高性能嵌入式系统总线标准,实现处理器与各种系统模块、外部设备间的互连。片上总线连接着所有的IP,IP的配置、功能的实现都是通过总线上的通信来进行的。随着片上芯片工作频率增大,总线上的通信量也日益增加。
现有技术的片上总线(诸如AXI、AMBA、Wishbone、Avalon、JTAG、SPI等)协议设计的交叉网络在用于连接数量众多的模块时,在同一时间通常只有一个主设备和一个从设备进行数据传输,尤其是多个设备同时有大批量数据传输要求时,总线负荷大幅度增加,将浪费大量的芯片资源总线利用率低;且每个模块也都需要浪费大量的芯片资源实现总线通信,可知数量众多的模块浪费掉的芯片资源不容小觑,导致总线协议上配置数据的传输速率低下。因此,基于总线协议上配置数据的需求,现有技术的总线协议结构较难满足。
发明内容
为了解决上述技术问题,本发明提供了一种总线协议上配置数据处理方法、系统、设备及存储介质,采用菊花链环状拓扑的一主多从结构可串接大量从设备,通过单向信号进行通信为从设备提供配置数据传输,并根据设备标识截取对应配置数据,实现从设备单独且并行高速处理配置数据,使得总线传输速率大大提升。
第一方面,该发明提供一种总线协议上配置数据处理方法,包括:
将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
若是,则将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
判断所述目标从设备的串口通讯模块是否存在数据变动;
若是,则通过所述目标从设备的配置控制器实时处理所述数据传输请求信号。
较佳地,所述通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取的步骤具体包括:
将所述数据传输请求信号转换成具有可识别设备功能的识别码;
将所述识别码与所述标识字段进行逐一比对;
当获取与所述识别码相吻合的目标标识字段时,将所述目标标识字段所在的目标配置数据从所述配置寄存器串中截取;
将截取处理后的所述配置寄存器串重新组串,以使其继续在所述从设备之间依序传输。
较佳地,所述判断所述目标从设备的串口通讯模块是否存在数据变动的步骤具体包括:
根据串口通讯模块的rfsh端口信号及updt端口信号的有效性,以使所述目标从设备生成刷新操作、更新操作及移位操作的控制指令,或者不操作的控制指令;
根据所述控制指令的类型判断所述串口通讯模块是否存在数据变动。
较佳地,所述通过所述目标从设备的配置控制器实时处理所述数据传输请求信号的步骤具体包括:
通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型;其中,所述数据类型包括控制信息及数据信息;
当所述数据类型为控制信息时,将所述目标配置数据解译成所述目标从设备的控制参数,以完成对所述目标从设备的控制任务;
当所述数据类型为数据信息时,将所述目标配置数据发送至寄存器进行存储,以完成所述目标从设备所需的数据传输任务。
较佳地,所述在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号的步骤之后,所述方法还包括:
若在预定周期内每隔预设时长查询未接收到目标从设备的数据传输请求信号,则将所述预定周期内的配置寄存器串置为空指令,并控制所述总线协议进入休眠状态。
较佳地,所述判断所述目标从设备的串口通讯模块是否存在数据变动的步骤之后,所述方法还包括:
若判断所述目标从设备的串口通讯模块不存在数据变动,则从所述目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据,以完成本次所述数据传输请求信号的任务。
较佳地,所述标识字段为所述总线协议的配置数据中唯一的字段,用于作为所述从设备的设备区分标识。
第二方面,该发明提供一种总线协议上配置数据处理系统,包括:
数据串接模块,用于将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
信号查询模块,用于在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
数据输送模块,用于若在预定周期内每隔预设时长查询接收到目标从设备的数据传输请求信号,将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
数据截取模块,用于通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
判断模块,用于判断所述目标从设备的串口通讯模块是否存在数据变动;
数据处置模块,用于判断若所述目标从设备的串口通讯模块存在数据变动,则通过所述目标从设备的配置控制器实时处理所述数据传输请求信号。
较佳地,所述数据截取模块包括:
转换单元,用于将所述数据传输请求信号转换成具有可识别设备功能的识别码;
比对单元,用于将所述识别码与所述标识字段进行逐一比对;
截取单元,用于当获取与所述识别码相吻合的目标标识字段时,将所述目标标识字段所在的目标配置数据从所述配置寄存器串中截取;
重串单元,用于将截取处理后的所述配置寄存器串重新组串,以使其继续在所述从设备之间依序传输。
较佳地,所述判断模块包括:
生成单元,用于根据串口通讯模块的rfsh端口信号及updt端口信号的有效性,以使所述目标从设备生成刷新操作、更新操作及移位操作的控制指令,或者不操作的控制指令;
判断单元,用于根据所述控制指令的类型判断所述串口通讯模块是否存在数据变动。
较佳地,所述数据处置模块包括:
区分单元,用于通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型;其中,所述数据类型包括控制信息及数据信息;
第一处置单元,用于当所述数据类型为控制信息时,将所述目标配置数据解译成所述目标从设备的控制参数,以完成对所述目标从设备的控制任务;
第二处置单元,用于当所述数据类型为数据信息时,将所述目标配置数据发送至寄存器进行存储,以完成所述目标从设备所需的数据传输任务。
较佳地,所述系统还包括:
休眠模块,用于若在预定周期内每隔预设时长查询未接收到目标从设备的数据传输请求信号,则将所述预定周期内的配置寄存器串置为空指令,并控制所述总线协议进入休眠状态。
较佳地,所述系统还包括:
加载优化模块,用于若判断所述目标从设备的串口通讯模块不存在数据变动,则从所述目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据,以完成本次所述数据传输请求信号的任务。
第三方面,本申请实施例提供了一种设备,包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如第一方面所述的总线协议上配置数据处理方法。
第四方面,本申请实施例提供了一种存储介质,其上存储有计算机程序,该程序被处理器执行时实现如第一方面所述的总线协议上配置数据处理方法。
相比于现有技术,本申请提供的一种总线协议上配置数据处理方法、系统、设备及存储介质,首先,通过将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串,根据是否接收到目标从设备的数据传输请求信号进行相应处理。其次,在接收到的情况下将配置寄存器串输入至串行链路使其在所述从设备之间依序传输,并通过标识字段从所述配置寄存器串中查找目标从设备对应的目标配置数据,并将目标配置数据从配置寄存器串中截取;在未接收到的情况下将预定周期内的配置寄存器串置为空指令,并控制所述总线协议进入休眠状态。最后,根据目标从设备的串口通讯模块是否存在数据变动进行相应处理,存在数据变动的情况下通过目标从设备的配置控制器实时处理数据传输请求信号;不存在数据变动的情况下从目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据。本申请采用菊花链环状拓扑的一主多从结构可串接大量从设备,通过单向信号进行通信为从设备提供配置数据传输,并根据设备标识截取对应配置数据,实现从设备单独且并行高速处理配置数据,使得总线传输速率大大提升。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例1提供的总线协议上配置数据处理方法的流程图;
图2为本发明实施例1提供的配置数据对应配置寄存器链结构示意图;
图3为本发明实施例1提供的采用菊花链环状拓扑结构连接的主从设备示意图;
图4为本发明实施例1提供的总线协议上配置数据处理方法步骤S104的具体流程图;
图5为本发明实施例1提供的总线协议上配置数据处理方法步骤S105的具体流程图;
图6为本发明实施例1提供的总线协议上配置数据处理方法步骤S106的具体流程图;
图7是本发明实施例2提供的与实施例1方法对应的总线协议上配置数据处理系统结构框图;
图8为本发明实施例3提供的总线协议上配置数据处理方法步骤S206的具体流程图;
图9是本发明实施例4提供的与实施例3方法对应的总线协议上配置数据处理系统中数据处置模块结构框图;
图10为本发明实施例5提供的总线协议上配置数据处理方法的流程图;
图11是本发明实施例6提供的与实施例5方法对应的总线协议上配置数据处理系统结构框图;
图12为本发明实施例7提供的总线协议上配置数据处理方法的流程图;
图13是本发明实施例8提供的与实施例7方法对应的总线协议上配置数据处理系统结构框图;
图14是本发明实施例9提供的设备的硬件结构示意图。
附图标记说明:
10-数据串接模块;
20-信号查询模块;
30-数据输送模块;
40-数据截取模块、41-转换单元、42-比对单元、43-截取单元、44-重串单元;
50-判断模块、51-生成单元、52-判断单元;
60-数据处置模块、61-区分单元、62-第一处置单元、63-第二处置单元;
70-休眠模块;
80-加载优化模块;
90-总线、91-处理器、92-存储器、93-通信接口。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明的实施例,而不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
实施例1
具体而言,图1所示为本实施例所提供的一种总线协议上配置数据处理方法的流程示意图。
如图1所示,本实施例的总线协议上配置数据处理方法包括以下步骤:
S101,将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段。
具体地,如图2所示为本实施例的配置数据对应配置寄存器链结构,其中“设备标识”作为“标识字段”,其为总线协议各配置数据中唯一的字段,用于作为从设备的设备区分标识。该标识字段字段必须位于配置字段最前端,用于解析对应从设备的字段结构。本实施例的配置数据所包含的配置寄存字段如下表所示。
进一步地,本实施例的多个从设备采用菊花链环状拓扑结构连接如图3所示,总线协议可通过LVDS通信接口实现芯片间的串联,通过该结构方式主模块可以进行扩展以控制的从设备的数量。本实施例的总线协议采用一主多从的结构,主设备负责驱动总线的信号,信号在各从设备之间依次传递并在最后一个从设备处返回主设备,以使从设备被动响应总线协议的事件。
S102,在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号。
具体地,本实施例的总线协议将一周的工作日时段设定为预定周期,且在工作日每间隔10分钟发起查询是否能收到目标从设备的数据传输请求信号。
S103,若是,则将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输。
具体地,由于本实施例的多个从设备采用菊花链环状拓扑结构连接,总线协议可通过LVDS通信接口实现芯片间的串联,因此信号在各从设备之间依次传递并在最后一个从设备处返回主设备形成了串行链路。通过将多个从设备所需的配置数据依次首尾相连形成的配置寄存器串输入至串行链路,从而实现配置寄存器串在各从设备之间依序传输。
S104,通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取。
具体地,如图4所示,步骤S104的具体步骤包括:
S1041,将所述数据传输请求信号转换成具有可识别设备功能的识别码。
其中,识别码的宽度采用4B,与标识字段的宽度相同,目的在于两者之间的识别。需要说明的是,各从设备的标识字段的宽度是一致的,并且宽度大小可以自定义。
S1042,将所述识别码与所述标识字段进行逐一比对。
其中,逐一比对是指当配置寄存器串按照串行链路传输中,当传输至其一从设备时,该从设备发送的识别码逐个与配置寄存器串中各配置数据所包含的标识字段进行核对,若核对存在相同标识字段,则说明配置寄存器串中含有该从设备的相关的配置数据;反之则无。
S1043,当获取与所述识别码相吻合的目标标识字段时,将所述目标标识字段所在的目标配置数据从所述配置寄存器串中截取;
S1044,将截取处理后的所述配置寄存器串重新组串,以使其继续在所述从设备之间依序传输。
S105,判断所述目标从设备的串口通讯模块是否存在数据变动。
进一步地,如图5所示,步骤S105的具体步骤包括:
S1051,根据串口通讯模块的rfsh端口信号及updt端口信号的有效性,以使所述目标从设备生成刷新操作、更新操作及移位操作的控制指令,或者不操作的控制指令。
其中,从设备的rfsh端口信号、updt端口信号、ctrl端口信号三个构成当前总线协议操作,这三个控制信号不经过处理,直接连接到相对应的输出端口,mask端口信号用来作为总线操作掩码,用来实现部分特殊功能。具体地,当rfsh端口信号且updt端口信号无效时,当前总线协议不进行任何操作。当rfsh端口信号有效,updt端口信号无效时,总线协议进行刷新操作,将mask端口信号有效对应的配置寄存器的数据复制到对应的总线字段,更新总线协议数据链;当进行此项操作时,ctrl端口信号有效,总线中的mask端口信号将在完成操作时失效。当rfsh端口信号无效且updt端口信号有效时,总线协议进行更新操作,将mask端口信号有效的总线字段复制到对应的配置寄存器位置;当进行此项操作时,ctrl端口信号有效,总线中的mask端口信号将在完成操作时失效。当rfsh端口信号且updt端口信号同时有效时,进行总线数据链的移动操作,ctrl端口信号有效则移动掩码链,反之移动配置数据链。
S1052,根据所述控制指令的类型判断所述串口通讯模块是否存在数据变动。
具体的,根据目标从设备生成刷新操作、更新操作及移位操作的控制指令,或者不操作的控制指令来判断从设备是否发生数据变动;其中,生成刷新操作、更新操作及移位操作的控制指令说明数据发生变动,生成不操作的控制指令则说明数据未发生变动。
S106,若是,则通过所述目标从设备的配置控制器实时处理所述数据传输请求信号。
进一步地,如图6所示,步骤S106的具体步骤包括:
S1061,通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型。
其中,总线信息通常分为控制信息和数据信息两种,控制信息为各个设备间相互控制的信号,一般数据量较少,而数据信息为各个设备间传递的数据信号,一般数据量较大。具体的,本实施例中的数据类型包括控制信息及数据信息。
S1062,当所述数据类型为控制信息时,将所述目标配置数据解译成所述目标从设备的控制参数,以完成对所述目标从设备的控制任务。
综上所述,通过将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;在接收到的情况下将配置寄存器串输入至串行链路使其在从设备之间依序传输,并通过标识字段从配置寄存器串中查找目标从设备对应的目标配置数据,并将目标配置数据从配置寄存器串中截取;目标从设备的串口通讯模块存在数据变动情况下通过目标从设备的配置控制器区分目标配置数据为控制信息时,将目标配置数据解译成目标从设备的控制参数,以完成对所述目标从设备的控制任务。
实施例2
本实施例提供了与实施例1所述方法相对应的系统的结构框图。图7是根据本申请实施例的总线协议上配置数据处理系统的结构框图,如图7所示,该系统包括:
数据串接模块10,用于将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
信号查询模块20,用于在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
数据输送模块30,用于若在预定周期内每隔预设时长查询接收到目标从设备的数据传输请求信号,将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
数据截取模块40,用于通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
判断模块50,用于判断所述目标从设备的串口通讯模块是否存在数据变动;
数据处置模块60,用于判断若所述目标从设备的串口通讯模块存在数据变动,则通过所述目标从设备的配置控制器实时处理所述数据传输请求信号。
较佳地,所述数据截取模块40包括:
转换单元41,用于将所述数据传输请求信号转换成具有可识别设备功能的识别码;
比对单元42,用于将所述识别码与所述标识字段进行逐一比对;
截取单元43,用于当获取与所述识别码相吻合的目标标识字段时,将所述目标标识字段所在的目标配置数据从所述配置寄存器串中截取;
重串单元44,用于将截取处理后的所述配置寄存器串重新组串,以使其继续在所述从设备之间依序传输。
较佳地,所述判断模块50包括:
生成单元51,用于根据串口通讯模块的rfsh端口信号及updt端口信号的有效性,以使所述目标从设备生成刷新操作、更新操作及移位操作的控制指令,或者不操作的控制指令;
判断单元52,用于根据所述控制指令的类型判断所述串口通讯模块是否存在数据变动。
较佳地,所述数据处置模块60包括:
区分单元61,用于通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型;其中,所述数据类型包括控制信息及数据信息;
第一处置单元62,用于当所述数据类型为控制信息时,将所述目标配置数据解译成所述目标从设备的控制参数,以完成对所述目标从设备的控制任务。
需要说明的是,上述各个模块可以是功能模块也可以是程序模块,既可以通过软件来实现,也可以通过硬件来实现。对于通过硬件来实现的模块而言,上述各个模块可以位于同一处理器中;或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。
实施例3
本实施例与实施例1不同之处在于:本实施例的步骤S206与实施例1步骤S106的具体步骤流程不同。如图8所示,步骤S206的的具体步骤包括:
S2061,通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型;其中,所述数据类型包括控制信息及数据信息;
S2062,当所述数据类型为数据信息时,将所述目标配置数据发送至寄存器进行存储,以完成所述目标从设备所需的数据传输任务。
实施例4
本实施例与实施例2不同之处在于:本实施例的数据处置模块与实施例2的数据处置模块具体结构不同,如图9所示,本实施例的数据处置模块60具体包括:
区分单元61,用于通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型;其中,所述数据类型包括控制信息及数据信息;
第二处置单元63,用于当所述数据类型为数据信息时,将所述目标配置数据发送至寄存器进行存储,以完成所述目标从设备所需的数据传输任务。
实施例5
具体而言,图10所示为本实施例所提供的一种总线协议上配置数据处理方法的流程示意图。
如图10所示,本实施例的总线协议上配置数据处理方法包括以下步骤:
S301,将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
S302,在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
S303,若否,则将所述预定周期内的配置寄存器串置为空指令,并控制所述总线协议进入休眠状态。
综上所述,通过将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;在未接收到的情况下将预定周期内的配置寄存器串置为空指令,并控制总线协议进入休眠状态。
实施例6
本实施例提供了与实施例5所述方法相对应的系统的结构框图。图11是根据本申请实施例的总线协议上配置数据处理系统的结构框图,如图11所示,该系统包括:
数据串接模块10,用于将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
信号查询模块20,用于在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
休眠模块70,用于若在预定周期内每隔预设时长查询未接收到目标从设备的数据传输请求信号,则将所述预定周期内的配置寄存器串置为空指令,并控制所述总线协议进入休眠状态。
需要说明的是,上述各个模块可以是功能模块也可以是程序模块,既可以通过软件来实现,也可以通过硬件来实现。对于通过硬件来实现的模块而言,上述各个模块可以位于同一处理器中;或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。
实施例7
具体而言,图12所示为本实施例所提供的一种总线协议上配置数据处理方法的流程示意图。
如图12所示,本实施例的总线协议上配置数据处理方法包括以下步骤:
S401,将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
S402,在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
S403,若是,则将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
S404,通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
S405,判断所述目标从设备的串口通讯模块是否存在数据变动;
S406,若否,则从所述目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据,以完成本次所述数据传输请求信号的任务。
综上所述,通过将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;在接收到的情况下将配置寄存器串输入至串行链路使其在所述从设备之间依序传输,并通过标识字段从所述配置寄存器串中查找目标从设备对应的目标配置数据,并将目标配置数据从配置寄存器串中截取;根据目标从设备的串口通讯模块在不存在数据变动的情况下从目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据,以完成本次所述数据传输请求信号的任务。
实施例8
本实施例提供了与实施例7所述方法相对应的系统的结构框图。图13是根据本申请实施例的总线协议上配置数据处理系统的结构框图,如图13所示,该系统包括:
数据串接模块10,用于将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
信号查询模块20,用于在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
数据输送模块30,用于若在预定周期内每隔预设时长查询接收到目标从设备的数据传输请求信号,将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
数据截取模块40,用于通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
判断模块50,用于判断所述目标从设备的串口通讯模块是否存在数据变动;
加载优化模块80,用于若判断所述目标从设备的串口通讯模块不存在数据变动,则从所述目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据,以完成本次所述数据传输请求信号的任务。
需要说明的是,上述各个模块可以是功能模块也可以是程序模块,既可以通过软件来实现,也可以通过硬件来实现。对于通过硬件来实现的模块而言,上述各个模块可以位于同一处理器中;或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。
实施例9
结合图1、图10及图12所描述的总线协议上配置数据处理方法可以由设备来实现。图14为根据本实施例的设备的硬件结构示意图。
设备可以包括处理器91以及存储有计算机程序指令的存储器92。
具体地,上述处理器91可以包括中央处理器(CPU),或者特定集成电路(Application Specific Integrated Circuit,简称为ASIC),或者可以被配置成实施本申请实施例的一个或多个集成电路。
其中,存储器92可以包括用于数据或指令的大容量存储器。举例来说而非限制,存储器92可包括硬盘驱动器(Hard Disk Drive,简称为HDD)、软盘驱动器、固态驱动器(SolidState Drive,简称为SSD)、闪存、光盘、磁光盘、磁带或通用串行总线(Universal SerialBus,简称为USB)驱动器或者两个或更多个以上这些的组合。在合适的情况下,存储器92可包括可移除或不可移除(或固定)的介质。在合适的情况下,存储器92可在数据处理装置的内部或外部。在特定实施例中,存储器92是非易失性(Non-Volatile)存储器。在特定实施例中,存储器92包括只读存储器(Read-Only Memory,简称为ROM)和随机存取存储器(RandomAccess Memory,简称为RAM)。在合适的情况下,该ROM可以是掩模编程的ROM、可编程ROM(Programmable Read-Only Memory,简称为PROM)、可擦除PROM(Erasable ProgrammableRead-Only Memory,简称为EPROM)、电可擦除PROM(Electrically Erasable ProgrammableRead-Only Memory,简称为EEPROM)、电可改写ROM(Electrically Alterable Read-OnlyMemory,简称为EAROM)或闪存(FLASH)或者两个或更多个以上这些的组合。在合适的情况下,该RAM可以是静态随机存取存储器(Static Random-Access Memory,简称为SRAM)或动态随机存取存储器(Dynamic Random Access Memory,简称为DRAM),其中,DRAM可以是快速页模式动态随机存取存储器(Fast Page Mode Dynamic Random Access Memory,简称为FPMDRAM)、扩展数据输出动态随机存取存储器(Extended Date Out Dynamic RandomAccess Memory,简称为EDODRAM)、同步动态随机存取内存(Synchronous Dynamic Random-Access Memory,简称SDRAM)等。
存储器92可以用来存储或者缓存需要处理和/或通信使用的各种数据文件,以及处理器91所执行的可能的计算机程序指令。
处理器91通过读取并执行存储器92中存储的计算机程序指令,以实现上述实施例1、实施例3、实施例5及实施例7的总线协议上配置数据处理方法。
在其中一些实施例中,设备还可包括通信接口93和总线90。其中,如图14所示,处理器91、存储器92、通信接口93通过总线90连接并完成相互间的通信。
通信接口93用于实现本申请实施例中各模块、装置、单元和/或设备之间的通信。通信接口93还可以实现与其他部件例如:外接设备、图像/数据采集设备、数据库、外部存储以及图像/数据处理工作站等之间进行数据通信。
总线90包括硬件、软件或两者,将设备的部件彼此耦接在一起。总线90包括但不限于以下至少之一:数据总线(Data Bus)、地址总线(Address Bus)、控制总线(ControlBus)、扩展总线(Expansion Bus)、局部总线(Local Bus)。举例来说而非限制,总线90可包括图形加速接口(Accelerated Graphics Port,简称为AGP)或其他图形总线、增强工业标准架构(Extended Industry Standard Architecture,简称为EISA)总线、前端总线(FrontSide Bus,简称为FSB)、超传输(Hyper Transport,简称为HT)互连、工业标准架构(Industry Standard Architecture,简称为ISA)总线、无线带宽(InfiniBand)互连、低引脚数(Low Pin Count,简称为LPC)总线、存储器总线、微信道架构(Micro ChannelArchitecture,简称为MCA)总线、外围组件互连(Peripheral Component Interconnect,简称为PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(Serial AdvancedTechnology Attachment,简称为SATA)总线、视频电子标准协会局部(Video ElectronicsStandards Association Local Bus,简称为VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下,总线90可包括一个或多个总线。尽管本申请实施例描述和示出了特定的总线,但本申请考虑任何合适的总线或互连。
该设备可以基于获取到总线协议上配置数据处理系统,执行本申请实实施例1、实施例3、实施例5及实施例7的总线协议上配置数据处理方法。
另外,结合上述实施例1、实施例3、实施例5及实施例7中的总线协议上配置数据处理方法,本申请实施例可提供一种存储介质来实现。该存储介质上存储有计算机程序指令;该计算机程序指令被处理器执行时实现上述实施例1、实施例3、实施例5及实施例7的总线协议上配置数据处理方法。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种总线协议上配置数据处理方法,其特征在于,包括:
将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
若是,则将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
判断所述目标从设备的串口通讯模块是否存在数据变动;
若是,则通过所述目标从设备的配置控制器实时处理所述数据传输请求信号;
其中,所述通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取的步骤具体包括:
将所述数据传输请求信号转换成具有可识别设备功能的识别码;
将所述识别码与所述标识字段进行逐一比对;
当获取与所述识别码相吻合的目标标识字段时,将所述目标标识字段所在的目标配置数据从所述配置寄存器串中截取;
将截取处理后的所述配置寄存器串重新组串,以使其继续在所述从设备之间依序传输。
2.根据权利要求1所述的总线协议上配置数据处理方法,其特征在于,所述判断所述目标从设备的串口通讯模块是否存在数据变动的步骤具体包括:
根据串口通讯模块的rfsh端口信号及updt端口信号的有效性,以使所述目标从设备生成刷新操作、更新操作及移位操作的控制指令,或者不操作的控制指令;
根据所述控制指令的类型判断所述串口通讯模块是否存在数据变动。
3.根据权利要求1所述的总线协议上配置数据处理方法,其特征在于,所述通过所述目标从设备的配置控制器实时处理所述数据传输请求信号的步骤具体包括:
通过所述目标从设备的配置控制器区分所述目标配置数据的数据类型;其中,所述数据类型包括控制信息及数据信息;
当所述数据类型为控制信息时,将所述目标配置数据解译成所述目标从设备的控制参数,以完成对所述目标从设备的控制任务;
当所述数据类型为数据信息时,将所述目标配置数据发送至寄存器进行存储,以完成所述目标从设备所需的数据传输任务。
4.根据权利要求1所述的总线协议上配置数据处理方法,其特征在于,所述在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号的步骤之后,所述方法还包括:
若在预定周期内每隔预设时长查询未接收到目标从设备的数据传输请求信号,则将所述预定周期内的配置寄存器串置为空指令,并控制所述总线协议进入休眠状态。
5.根据权利要求1所述的总线协议上配置数据处理方法,其特征在于,所述判断所述目标从设备的串口通讯模块是否存在数据变动的步骤之后,所述方法还包括:
若判断所述目标从设备的串口通讯模块不存在数据变动,则从所述目标从设备的寄存器中加载前序工作时的优化配置数据,并执行所述优化配置数据,以完成本次所述数据传输请求信号的任务。
6.根据权利要求1所述的总线协议上配置数据处理方法,其特征在于,所述标识字段为所述总线协议的配置数据中唯一的字段,用于作为所述从设备的设备区分标识。
7.一种总线协议上配置数据处理系统,其特征在于,包括:
数据串接模块,用于将采用菊花链环状拓扑结构连接方式的多个从设备所需的配置数据依次首尾相连形成配置寄存器串;其中,每一所述配置数据中存在位于头部的标识字段;
信号查询模块,用于在预定周期内每隔预设时长查询是否接收到目标从设备的数据传输请求信号;
数据输送模块,用于若在预定周期内每隔预设时长查询接收到目标从设备的数据传输请求信号,将所述配置寄存器串输入至串行链路,以使所述配置寄存器串在所述从设备之间依序传输;
数据截取模块,用于通过所述标识字段从所述配置寄存器串中查找所述目标从设备对应的目标配置数据,并将所述目标配置数据从所述配置寄存器串中截取;
判断模块,用于判断所述目标从设备的串口通讯模块是否存在数据变动;
数据处置模块,用于判断若所述目标从设备的串口通讯模块存在数据变动,则通过所述目标从设备的配置控制器实时处理所述数据传输请求信号;
其中,所述数据截取模块包括:
转换单元,用于将所述数据传输请求信号转换成具有可识别设备功能的识别码;
比对单元,用于将所述识别码与所述标识字段进行逐一比对;
截取单元,用于当获取与所述识别码相吻合的目标标识字段时,将所述目标标识字段所在的目标配置数据从所述配置寄存器串中截取;
重串单元,用于将截取处理后的所述配置寄存器串重新组串,以使其继续在所述从设备之间依序传输。
8.一种设备,包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至6中任一项所述的总线协议上配置数据处理方法。
9.一种存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1至6中任一项所述的总线协议上配置数据处理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211092593.XA CN115168282B (zh) | 2022-09-08 | 2022-09-08 | 总线协议上配置数据处理方法、系统、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211092593.XA CN115168282B (zh) | 2022-09-08 | 2022-09-08 | 总线协议上配置数据处理方法、系统、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115168282A CN115168282A (zh) | 2022-10-11 |
CN115168282B true CN115168282B (zh) | 2022-12-02 |
Family
ID=83480637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211092593.XA Active CN115168282B (zh) | 2022-09-08 | 2022-09-08 | 总线协议上配置数据处理方法、系统、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115168282B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452419A (en) * | 1992-03-06 | 1995-09-19 | Pitney Bowes Inc. | Serial communication control system between nodes having predetermined intervals for synchronous communications and mediating asynchronous communications for unused time in the predetermined intervals |
CN101278352A (zh) * | 2005-09-30 | 2008-10-01 | 莫塞德技术公司 | 菊花链级联设备 |
CN101836258A (zh) * | 2007-08-29 | 2010-09-15 | 莫塞德技术公司 | 菊花链存储器配置和用途 |
CN101989244A (zh) * | 2009-08-05 | 2011-03-23 | 华为技术有限公司 | 一种信号转换装置、方法及通信设备 |
CN104714908A (zh) * | 2013-12-13 | 2015-06-17 | 上海华虹集成电路有限责任公司 | 支持主从模式的spi接口 |
CN112699075A (zh) * | 2020-12-25 | 2021-04-23 | 成都天锐星通科技有限公司 | 通讯方法、装置、计算机设备和可读存储介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0552288A1 (en) * | 1990-10-03 | 1993-07-28 | Thinking Machines Corporation | Parallel computer system |
CN109145334B (zh) * | 2017-06-27 | 2023-04-07 | 深圳市中兴微电子技术有限公司 | 一种芯片设计处理的方法及装置 |
CN113448902A (zh) * | 2020-03-25 | 2021-09-28 | 意法设计与应用股份有限公司 | 有排队串行外围接口的处理系统、集成电路、设备和方法 |
-
2022
- 2022-09-08 CN CN202211092593.XA patent/CN115168282B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452419A (en) * | 1992-03-06 | 1995-09-19 | Pitney Bowes Inc. | Serial communication control system between nodes having predetermined intervals for synchronous communications and mediating asynchronous communications for unused time in the predetermined intervals |
CN101278352A (zh) * | 2005-09-30 | 2008-10-01 | 莫塞德技术公司 | 菊花链级联设备 |
CN101836258A (zh) * | 2007-08-29 | 2010-09-15 | 莫塞德技术公司 | 菊花链存储器配置和用途 |
CN101989244A (zh) * | 2009-08-05 | 2011-03-23 | 华为技术有限公司 | 一种信号转换装置、方法及通信设备 |
CN104714908A (zh) * | 2013-12-13 | 2015-06-17 | 上海华虹集成电路有限责任公司 | 支持主从模式的spi接口 |
CN112699075A (zh) * | 2020-12-25 | 2021-04-23 | 成都天锐星通科技有限公司 | 通讯方法、装置、计算机设备和可读存储介质 |
Non-Patent Citations (3)
Title |
---|
Effect of daisy chain structure on electromigration reliability of microbumps: A simulation study;Chenkan Yan等;《2021 22nd International Conference on Electronic Packaging Technology (ICEPT)》;20211026;全文 * |
MEDA芯片菊花链的自动容错设计;张玲;《计算机工程与科学》;20210731;第43卷(第7期);第1192-1199页 * |
基于FPDP和VME总线的多DSP通用并行处理系统设计;陈栋等;《电子测量技术》;20080315(第03期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115168282A (zh) | 2022-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101831550B1 (ko) | 다중슬롯 링크 계층 플릿에서의 제어 메시징 | |
EP3080708B1 (en) | Method and apparatus for transferring information within and between system-on-chips via intra-chip and inter-chip hopping buses | |
JP3836838B2 (ja) | マルチプロセッサ・システムでのプロセッサ相互接続を使用するマイクロプロセッサ通信の方法およびデータ処理システム | |
US9959237B2 (en) | Method and apparatus for transferring information within and between system-on-chips via intra-chip and inter-chip hopping buses | |
JP2004192622A (ja) | クラスタベースのマルチプロセッサ無線ネットワークでのマイクロプロセッサ通信の方法およびデータ処理システム | |
CN110119304B (zh) | 一种中断处理方法、装置及服务器 | |
CN105677605A (zh) | 一种高效的可配置片上互联系统及其实现方法、装置 | |
WO2021244168A1 (zh) | 片上系统、数据传送方法及广播模块 | |
CN111630487A (zh) | 用于神经网络处理的共享存储器的集中式-分布式混合组织 | |
US10437750B2 (en) | Relative data width indication for read responses routed by an interconnect | |
EP1733309B1 (en) | Integrated circuit and method for transaction retraction | |
NO343359B1 (en) | Interconnect switch in multiprocessor systems | |
CN103222286B (zh) | 路由交换装置、网络交换系统和路由交换方法 | |
CN115168282B (zh) | 总线协议上配置数据处理方法、系统、设备及存储介质 | |
CN113168388A (zh) | 总线上的存储器请求链接 | |
CN103347098A (zh) | RapidIO总线互联系统的网络枚举方法 | |
US20130311699A1 (en) | Operations using direct memory access | |
CN113196254A (zh) | 增强速度模式下的数据通信 | |
EP4022445B1 (en) | An apparatus and method for handling ordered transactions | |
US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
US11768990B1 (en) | Interconnect flow graph for integrated circuit design | |
CN116431558B (zh) | 一种基于axi协议的请求响应方法、装置、系统及介质 | |
US6499080B1 (en) | Post write buffer for a dual clock system | |
CN104102604A (zh) | 一种业务处理装置 | |
US9081743B2 (en) | Communication system and communicaton method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |